JPH09172138A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09172138A JPH09172138A JP7328462A JP32846295A JPH09172138A JP H09172138 A JPH09172138 A JP H09172138A JP 7328462 A JP7328462 A JP 7328462A JP 32846295 A JP32846295 A JP 32846295A JP H09172138 A JPH09172138 A JP H09172138A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- electrode
- semiconductor element
- semiconductor device
- support plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/501—Inductive arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/13—Containers comprising a conductive base serving as an interconnection
- H10W76/138—Containers comprising a conductive base serving as an interconnection having another interconnection being formed by a cover plate parallel to the conductive base, e.g. sandwich type
Landscapes
- Thyristors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】複数個の半導体チップを平型パッケージに収納
する半導体装置において、不良の半導体チップを良品の
半導体チップに交換して製造歩留りを向上させる。 【解決手段】ゲートライナー７が形成された絶縁体の枠
６に４個の四角形の位置決めガイド５が互いに接触する
ように嵌め込まれて位置決めされ、各位置決めガイド５
で、半導体エレメント２０とコンタクト端子体４とが位
置決めされている。この半導体エレメント２０は半導体
チップ３、はんだ２および支持板１で構成される。この
半導体エレメント２０、コンタクト端子体４および位置
決めガイド５で半導体ユニット３０が構成される。半導
体エレメントに不良が発生した場合は交換されない良品
の半導体エレメントの厚さと同一にされた良品半導体エ
レメントで構成された良品半導体ユニット３１と交換
し、良品の半導体装置とする。
する半導体装置において、不良の半導体チップを良品の
半導体チップに交換して製造歩留りを向上させる。 【解決手段】ゲートライナー７が形成された絶縁体の枠
６に４個の四角形の位置決めガイド５が互いに接触する
ように嵌め込まれて位置決めされ、各位置決めガイド５
で、半導体エレメント２０とコンタクト端子体４とが位
置決めされている。この半導体エレメント２０は半導体
チップ３、はんだ２および支持板１で構成される。この
半導体エレメント２０、コンタクト端子体４および位置
決めガイド５で半導体ユニット３０が構成される。半導
体エレメントに不良が発生した場合は交換されない良品
の半導体エレメントの厚さと同一にされた良品半導体エ
レメントで構成された良品半導体ユニット３１と交換
し、良品の半導体装置とする。
Description
【０００１】
【発明の属する技術分野】この発明は、複数個の絶縁ゲ
ート型バイポーラトランジスタ（ＩＧＢＴ）などを同一
の平型パッケージ内に組み込んだ半導体装置に関する。
ート型バイポーラトランジスタ（ＩＧＢＴ）などを同一
の平型パッケージ内に組み込んだ半導体装置に関する。
【０００２】
【従来の技術】ＩＧＢＴはパワースイッチングデバイス
としてモータＰＷＭ制御インバータの応用などに幅広く
使われている。また、このＩＧＢＴは電圧駆動型で扱い
易い点などから、市場の要求は大容量化へと向かってい
る。このような中で、容量の増加を図るために、ＩＧＢ
Ｔチップを複数個、同一パッケージ内に集積したモジュ
ール構造が採用されている。
としてモータＰＷＭ制御インバータの応用などに幅広く
使われている。また、このＩＧＢＴは電圧駆動型で扱い
易い点などから、市場の要求は大容量化へと向かってい
る。このような中で、容量の増加を図るために、ＩＧＢ
Ｔチップを複数個、同一パッケージ内に集積したモジュ
ール構造が採用されている。
【０００３】ところで、ＩＧＢＴのようなＭＯＳ制御型
のデバイスでは、半導体チップの主面上にエミッタ電極
とゲート電極とが並んで作られている。このため、ＩＧ
ＢＴをパッケージ容器に組み込む場合に、下面側に作ら
れたコレクタ電極は、放熱体兼用の金属ベースである支
持板上にはんだ等でマウントして、この支持板を外部導
出端子とすることができるが、エミッタ電極とゲート電
極は別々にボンディングワイヤなどで外部導出端子に接
続する必要がある。このボンディングワイヤの線径は３
００μｍ程度のアルミ導線であるため、エミッタ電極側
からの放熱は極めて悪く、コレクタ電極側からの片面放
熱となる。また内部配線インダクタンスも大きい。
のデバイスでは、半導体チップの主面上にエミッタ電極
とゲート電極とが並んで作られている。このため、ＩＧ
ＢＴをパッケージ容器に組み込む場合に、下面側に作ら
れたコレクタ電極は、放熱体兼用の金属ベースである支
持板上にはんだ等でマウントして、この支持板を外部導
出端子とすることができるが、エミッタ電極とゲート電
極は別々にボンディングワイヤなどで外部導出端子に接
続する必要がある。このボンディングワイヤの線径は３
００μｍ程度のアルミ導線であるため、エミッタ電極側
からの放熱は極めて悪く、コレクタ電極側からの片面放
熱となる。また内部配線インダクタンスも大きい。
【０００４】これらの解決のために、従来のサイリスタ
やＧＴＯサイリスタと同様に、セラミックの絶縁外筒を
有する平型パッケージに実装した加圧接触型のＩＧＢＴ
が提案されているが、ＧＴＯサイリスタと違って、ＩＧ
ＢＴのエミッタ電極側はＭＯＳ構造をしており、電気的
特性と長期信頼性を確保するために、このＭＯＳ構造部
以外の領域に集電電極を設けて加圧する必要がある。
やＧＴＯサイリスタと同様に、セラミックの絶縁外筒を
有する平型パッケージに実装した加圧接触型のＩＧＢＴ
が提案されているが、ＧＴＯサイリスタと違って、ＩＧ
ＢＴのエミッタ電極側はＭＯＳ構造をしており、電気的
特性と長期信頼性を確保するために、このＭＯＳ構造部
以外の領域に集電電極を設けて加圧する必要がある。
【０００５】加圧接触型のＩＧＢＴは複数の半導体チッ
プを同一の支持板（金属ベース）に位置決めガイドを利
用してはんだで固着されている。また集電電極はコンタ
クト端子体を介して上部の共通電極と加圧接触するが、
このコンタクト端子体と半導体チップとの位置決めに、
フッ素樹脂などで製作された位置決めガイドが使用され
ていた。
プを同一の支持板（金属ベース）に位置決めガイドを利
用してはんだで固着されている。また集電電極はコンタ
クト端子体を介して上部の共通電極と加圧接触するが、
このコンタクト端子体と半導体チップとの位置決めに、
フッ素樹脂などで製作された位置決めガイドが使用され
ていた。
【０００６】
【発明が解決しようとする課題】しかし、前記した従来
のワイヤボンデングを利用する組立構造ではコレクタ側
から放熱はできるが、エミッタ側からの放熱は殆ど行わ
れないために素子の電流容量が大幅に制限される。また
大電流容量の素子ではエミッタ電極に接続したボンディ
ングワイヤの本数も多くなり、特に複数個のＩＧＢＴを
同一パッケージに組み込んでモジュール化した構成では
ワイヤ本数が数百本にも及ぶため、内部配線インダクタ
ンスが増大し、これが基でＩＧＢＴのスイッチング動作
時に大きなサージが発生するといった問題や、信頼性的
な問題なども派生する。
のワイヤボンデングを利用する組立構造ではコレクタ側
から放熱はできるが、エミッタ側からの放熱は殆ど行わ
れないために素子の電流容量が大幅に制限される。また
大電流容量の素子ではエミッタ電極に接続したボンディ
ングワイヤの本数も多くなり、特に複数個のＩＧＢＴを
同一パッケージに組み込んでモジュール化した構成では
ワイヤ本数が数百本にも及ぶため、内部配線インダクタ
ンスが増大し、これが基でＩＧＢＴのスイッチング動作
時に大きなサージが発生するといった問題や、信頼性的
な問題なども派生する。
【０００７】一方、前記の組立構造による放熱性、内部
配線インダクタンスなどの問題を解消することを狙い
に、ＧＴＯサイリスタなどの平型の半導体装置と同様に
ＩＧＢＴを平型パッケージに組み込み、その主面に形成
されたエミッタ電極、コレクタ電極をそれぞれ平型パッ
ケージの上下面に露出する共通電極板に面接触させて引
き出すようにすることが考えられる。しかしながら、Ｉ
ＧＢＴはゲート電極を覆う絶縁層の上にエミッタ電極が
延長して作られるために、半導体チップのエミッタ電極
に平型パッケージ側の共通電極板を加圧接触させると、
ＭＯＳ構造に加圧力が加わって応力の生じるおそれがあ
り、このままでは実用に供し得ない。このため、ＩＧＢ
Ｔのエミッタ電極側にＭＯＳ構造を持たない、電流通路
と放熱を目的とした集電電極と呼ばれる構造を設け、そ
の集電電極部にコンタクト端子体を位置決めガイドを用
い正確に位置決めして接触させ、加圧による応力がＭＯ
Ｓ構造部に及ばないようにしている。このように横方向
のずれがないように位置決めガイドで半導体チップおよ
びコンタクトが正確に位置決めされる構造となってい
る。しかしながら、従来の平型構造のＩＧＢＴでは、同
一の支持板に複数個の半導体チップのコレクタ電極を同
時に加圧によりはんだ付けしているために、組み立て後
に半導体チップに不良が発見されても、その半導体チッ
プを取り替えることができずに、半導体装置の製造コス
トが非常に高くなるという問題が生じていた。例えば、
１２個の半導体チップを複合化する半導体装置で、組み
立て後の１個の半導体チップの不良でも、半導体装置が
不良となってしまう。
配線インダクタンスなどの問題を解消することを狙い
に、ＧＴＯサイリスタなどの平型の半導体装置と同様に
ＩＧＢＴを平型パッケージに組み込み、その主面に形成
されたエミッタ電極、コレクタ電極をそれぞれ平型パッ
ケージの上下面に露出する共通電極板に面接触させて引
き出すようにすることが考えられる。しかしながら、Ｉ
ＧＢＴはゲート電極を覆う絶縁層の上にエミッタ電極が
延長して作られるために、半導体チップのエミッタ電極
に平型パッケージ側の共通電極板を加圧接触させると、
ＭＯＳ構造に加圧力が加わって応力の生じるおそれがあ
り、このままでは実用に供し得ない。このため、ＩＧＢ
Ｔのエミッタ電極側にＭＯＳ構造を持たない、電流通路
と放熱を目的とした集電電極と呼ばれる構造を設け、そ
の集電電極部にコンタクト端子体を位置決めガイドを用
い正確に位置決めして接触させ、加圧による応力がＭＯ
Ｓ構造部に及ばないようにしている。このように横方向
のずれがないように位置決めガイドで半導体チップおよ
びコンタクトが正確に位置決めされる構造となってい
る。しかしながら、従来の平型構造のＩＧＢＴでは、同
一の支持板に複数個の半導体チップのコレクタ電極を同
時に加圧によりはんだ付けしているために、組み立て後
に半導体チップに不良が発見されても、その半導体チッ
プを取り替えることができずに、半導体装置の製造コス
トが非常に高くなるという問題が生じていた。例えば、
１２個の半導体チップを複合化する半導体装置で、組み
立て後の１個の半導体チップの不良でも、半導体装置が
不良となってしまう。
【０００８】この発明は、前記の課題を解決するため
に、従来複数個の半導体チップと固着する共通の支持板
（金属ベース）を各半導体チップ毎に分離個別化し、そ
れぞれの半導体チップに個別に支持板を固着した半導体
エレメントを製作し、不良の半導体エレメントが発生し
たとき、その不良の半導体エレメントと良品の半導体エ
レメントの交換を可能とすることで、高良品率で製造で
きる複数個の半導体エレメントを集積した半導体装置を
提供できることを目的としている。
に、従来複数個の半導体チップと固着する共通の支持板
（金属ベース）を各半導体チップ毎に分離個別化し、そ
れぞれの半導体チップに個別に支持板を固着した半導体
エレメントを製作し、不良の半導体エレメントが発生し
たとき、その不良の半導体エレメントと良品の半導体エ
レメントの交換を可能とすることで、高良品率で製造で
きる複数個の半導体エレメントを集積した半導体装置を
提供できることを目的としている。
【０００９】
【課題を解決するための手段】前記の目的を達成するた
めに、例えばＩＧＢＴの場合、第１主面に第１主電極エ
ミッタ電極）と制御電極（ゲート電極）、第２主面に第
２主電極（コレクタ電極）を有する半導体チップを複数
個並設して平型パッケージに組み込んだ半導体装置にお
いて、両面に露出する一対の共通電極板と、両共通電極
板の間に挟まれる絶縁外筒とからなる平型パッケージ
に、半導体チップと支持板（コレクタ電極と固着する）
とが位置決めガイドで位置決めされて半導体チップの第
２主電極が個別の支持板に固着されてなる半導体エレメ
ントを収納し、一方の共通電極板と支持体とが加圧接触
し、他方の共通電極板と第１主電極との間に個別の加
圧、導電および放熱を兼ねるコンタクト端子体を備えた
構成とする。前記の位置決めガイドで半導体エレメント
とコンタクト端子体とが位置決めされることよい。位置
決めガイドが耐熱性プラスチックスで形成されるとよ
い。またこの耐熱性プラスチックスが液晶ポリマーまた
はポリイミド樹脂のいずれかであるとよい。平型パッケ
ージに収納される複数個の半導体エレメントの厚さ（半
導体エレメントを構成する第１主電極表面と支持板表面
との間の距離）が各々の半導体エレメントで一定になる
ように、半導体チップの第２電極と支持板とに挟まれる
固着材（はんだなど）の厚みを調整すると効果的であ
る。不良の半導体エレメントを交換する場合、不良の半
導体エレメントの厚さが交換されない良品の半導体エレ
メントの厚さと同一になるように、交換される不良の半
導体エレメントの第２電極と支持板とに挟まれる固着材
の厚みを調整するとよい。位置決めガイドがゲートライ
ナーを形成した枠で正確に位置決めされるとよい。第１
主面に第１主電極と制御電極、第２主面に第２主電極を
有する半導体チップが絶縁ゲート型バイポーラトランジ
スタ、ＭＯＳ制御サイリスタもしくはＭＯＳトランジス
タのいずれかであり、同一の平型パッケージ内に複数個
の前記の半導体チップと並置してフライホイールダイオ
ードが組み込まれ、他方の共通電極とフライホイールダ
イオードのアノード電極との間に加圧、導電および放熱
を兼ねたコンタクト端子体を備えた構成とする。
めに、例えばＩＧＢＴの場合、第１主面に第１主電極エ
ミッタ電極）と制御電極（ゲート電極）、第２主面に第
２主電極（コレクタ電極）を有する半導体チップを複数
個並設して平型パッケージに組み込んだ半導体装置にお
いて、両面に露出する一対の共通電極板と、両共通電極
板の間に挟まれる絶縁外筒とからなる平型パッケージ
に、半導体チップと支持板（コレクタ電極と固着する）
とが位置決めガイドで位置決めされて半導体チップの第
２主電極が個別の支持板に固着されてなる半導体エレメ
ントを収納し、一方の共通電極板と支持体とが加圧接触
し、他方の共通電極板と第１主電極との間に個別の加
圧、導電および放熱を兼ねるコンタクト端子体を備えた
構成とする。前記の位置決めガイドで半導体エレメント
とコンタクト端子体とが位置決めされることよい。位置
決めガイドが耐熱性プラスチックスで形成されるとよ
い。またこの耐熱性プラスチックスが液晶ポリマーまた
はポリイミド樹脂のいずれかであるとよい。平型パッケ
ージに収納される複数個の半導体エレメントの厚さ（半
導体エレメントを構成する第１主電極表面と支持板表面
との間の距離）が各々の半導体エレメントで一定になる
ように、半導体チップの第２電極と支持板とに挟まれる
固着材（はんだなど）の厚みを調整すると効果的であ
る。不良の半導体エレメントを交換する場合、不良の半
導体エレメントの厚さが交換されない良品の半導体エレ
メントの厚さと同一になるように、交換される不良の半
導体エレメントの第２電極と支持板とに挟まれる固着材
の厚みを調整するとよい。位置決めガイドがゲートライ
ナーを形成した枠で正確に位置決めされるとよい。第１
主面に第１主電極と制御電極、第２主面に第２主電極を
有する半導体チップが絶縁ゲート型バイポーラトランジ
スタ、ＭＯＳ制御サイリスタもしくはＭＯＳトランジス
タのいずれかであり、同一の平型パッケージ内に複数個
の前記の半導体チップと並置してフライホイールダイオ
ードが組み込まれ、他方の共通電極とフライホイールダ
イオードのアノード電極との間に加圧、導電および放熱
を兼ねたコンタクト端子体を備えた構成とする。
【００１０】前記の構成とすることで、個別のコレクタ
電極とエミッタ側コンタクト端子体を用いて形成された
半導体エレメントを複数個集積して大容量半導体装置を
製作するため、パッケージに収納された半導体エレメン
トに不良が発生しても、正常なエレメントに容易に交換
でき、従来のように、半導体エレメントの不良が半導体
装置の不良となる場合に比べ、半導体装置となる確率は
極めて高くなり、製造コストの低減を大幅に図ることが
できる。
電極とエミッタ側コンタクト端子体を用いて形成された
半導体エレメントを複数個集積して大容量半導体装置を
製作するため、パッケージに収納された半導体エレメン
トに不良が発生しても、正常なエレメントに容易に交換
でき、従来のように、半導体エレメントの不良が半導体
装置の不良となる場合に比べ、半導体装置となる確率は
極めて高くなり、製造コストの低減を大幅に図ることが
できる。
【００１１】
【発明の実施の形態】図１はこの発明の一実施例の要部
構成図で、同図（ａ）は全体の断面図、同図（ｂ）は半
導体ユニットの断面図、同図（ｃ）はゲートライナーを
形成した枠の平面図を示す。ゲートライナー７が形成さ
れた絶縁体の枠６に４個の四角形の位置決めガイド５が
互いに接触するように嵌め込まれて位置決めされ、各位
置決めガイド５で、半導体エレメント２０とコンタクト
端子体４とが位置決めされている。半導体エレメント２
０は半導体チップ３、固着材としてのはんだ２および支
持板１で構成され、この半導体エレメント２０、コンタ
クト端子体４および位置決めガイド５で半導体ユニット
３０が構成される。またコンタクト端子体４は半導体チ
ップ３上に形成された図示されていない集電電極と位置
決めガイド５で正確に位置決めされて加圧接触し、加圧
体、導電体および放熱体を兼ねた働きをする。つぎに、
半導体エレメント２０を製作する方法を説明する。個別
の支持板１（Ｍｏ板などの金属板で、半導体チップ３の
コレクタ電極と固着される）に対して、位置決めガイド
５（液晶ポリマー、ポリイミド樹脂などの耐熱性プラス
チックス）をガイドとして、はんだ２のシート、半導体
チップ３、コンタクト端子体４（半導体チップ１のエミ
ッタ電極と接触する）とを同時に、しかも必要な個数を
平坦な金属板により加圧し、昇温し、はんだの固相、液
晶間の塑性変形を利用してはんだ２の厚さを調整し、そ
れぞれの半導体エレメント２０の厚さ（半導体チップ３
の図示されていないエミッタ電極表面と支持板１表面の
間の距離Ｌ）を揃える。それぞれの半導体エレメント２
０の厚さが揃った時点でそれ以上塑性変形しないように
加圧はんだ装置にはストッパが設けられている。こうす
ることで半導体エレメント２０とコンタクト端子体４と
を合わせた厚さが各半導体エレメント２０で同じにな
り、コンタクト端子体４表面と支持板１表面とに接触す
る一対の共通電極板４１、４２で各半導体エレメント２
０が均一に加圧されることになる。尚、この実施例では
４個の半導体エレメント２０の場合を示したが半導体装
置の電流容量の大きさで個数は変えても勿論よい。また
位置決めガイド５ははんだ付け温度よりも高い温度に耐
えられるもがよく、例えば、はんだ付け温度が３２０℃
なら３４０℃程度の耐熱性のものがよい。尚、この枠６
は長方形や正方形をしており、複数個の半導体ユニット
３０をその枠内に嵌め込む。図示されていないボンデン
グワイヤで半導体チップ３のゲートパッドとゲートライ
ナー７とを接続し半導体装置とする。
構成図で、同図（ａ）は全体の断面図、同図（ｂ）は半
導体ユニットの断面図、同図（ｃ）はゲートライナーを
形成した枠の平面図を示す。ゲートライナー７が形成さ
れた絶縁体の枠６に４個の四角形の位置決めガイド５が
互いに接触するように嵌め込まれて位置決めされ、各位
置決めガイド５で、半導体エレメント２０とコンタクト
端子体４とが位置決めされている。半導体エレメント２
０は半導体チップ３、固着材としてのはんだ２および支
持板１で構成され、この半導体エレメント２０、コンタ
クト端子体４および位置決めガイド５で半導体ユニット
３０が構成される。またコンタクト端子体４は半導体チ
ップ３上に形成された図示されていない集電電極と位置
決めガイド５で正確に位置決めされて加圧接触し、加圧
体、導電体および放熱体を兼ねた働きをする。つぎに、
半導体エレメント２０を製作する方法を説明する。個別
の支持板１（Ｍｏ板などの金属板で、半導体チップ３の
コレクタ電極と固着される）に対して、位置決めガイド
５（液晶ポリマー、ポリイミド樹脂などの耐熱性プラス
チックス）をガイドとして、はんだ２のシート、半導体
チップ３、コンタクト端子体４（半導体チップ１のエミ
ッタ電極と接触する）とを同時に、しかも必要な個数を
平坦な金属板により加圧し、昇温し、はんだの固相、液
晶間の塑性変形を利用してはんだ２の厚さを調整し、そ
れぞれの半導体エレメント２０の厚さ（半導体チップ３
の図示されていないエミッタ電極表面と支持板１表面の
間の距離Ｌ）を揃える。それぞれの半導体エレメント２
０の厚さが揃った時点でそれ以上塑性変形しないように
加圧はんだ装置にはストッパが設けられている。こうす
ることで半導体エレメント２０とコンタクト端子体４と
を合わせた厚さが各半導体エレメント２０で同じにな
り、コンタクト端子体４表面と支持板１表面とに接触す
る一対の共通電極板４１、４２で各半導体エレメント２
０が均一に加圧されることになる。尚、この実施例では
４個の半導体エレメント２０の場合を示したが半導体装
置の電流容量の大きさで個数は変えても勿論よい。また
位置決めガイド５ははんだ付け温度よりも高い温度に耐
えられるもがよく、例えば、はんだ付け温度が３２０℃
なら３４０℃程度の耐熱性のものがよい。尚、この枠６
は長方形や正方形をしており、複数個の半導体ユニット
３０をその枠内に嵌め込む。図示されていないボンデン
グワイヤで半導体チップ３のゲートパッドとゲートライ
ナー７とを接続し半導体装置とする。
【００１２】図２は各半導体ユニットを枠に組み込む図
である。半導体エレメント２０とコンタクト端子体４が
位置決めガイド５で位置決めされた４個の半導体ユニッ
ト３０をゲートライナー７を兼ねた枠６に嵌め込む過程
を示している。図３は不良の半導体ユニットを交換する
図を示す。組み立て後、半導体エレメントに不良が発生
した場合のリペアの仕方を示している。不良の半導体エ
レメント２０を含む不良の半導体ユニット３２はゲート
ライナー７を備えた枠６から取り除かれ、その部分には
前記の加圧はんだ装置で他の交換されない良品の半導体
エレメントの厚さと同一にされた良品の半導体エレメン
トで構成された良品の半導体ユニット３１を挿入し、良
品の半導体装置とする。コンタクト端子体４の加工精度
は一般に著しく高いので、半導体エレメント２０のみを
交換しても勿論よい。
である。半導体エレメント２０とコンタクト端子体４が
位置決めガイド５で位置決めされた４個の半導体ユニッ
ト３０をゲートライナー７を兼ねた枠６に嵌め込む過程
を示している。図３は不良の半導体ユニットを交換する
図を示す。組み立て後、半導体エレメントに不良が発生
した場合のリペアの仕方を示している。不良の半導体エ
レメント２０を含む不良の半導体ユニット３２はゲート
ライナー７を備えた枠６から取り除かれ、その部分には
前記の加圧はんだ装置で他の交換されない良品の半導体
エレメントの厚さと同一にされた良品の半導体エレメン
トで構成された良品の半導体ユニット３１を挿入し、良
品の半導体装置とする。コンタクト端子体４の加工精度
は一般に著しく高いので、半導体エレメント２０のみを
交換しても勿論よい。
【００１３】また半導体装置を構成する半導体エレメン
ト２０としては、絶縁ゲート型バイポーラトランジス
タ、ＭＯＳ制御サイリスタおよびＭＯＳトランジスタな
どのゲート制御型の半導体エレメント２０をいうが、こ
の半導体エレメント２０と逆並列に並置されるフライホ
イールダイオードなどの半導体エレメント２０を含んで
もよい。
ト２０としては、絶縁ゲート型バイポーラトランジス
タ、ＭＯＳ制御サイリスタおよびＭＯＳトランジスタな
どのゲート制御型の半導体エレメント２０をいうが、こ
の半導体エレメント２０と逆並列に並置されるフライホ
イールダイオードなどの半導体エレメント２０を含んで
もよい。
【００１４】
【発明の効果】この発明によれば、複数個の半導体エレ
メントが平型パッケージに収納された半導体装置におい
て、半導体装置を構成する半導体エレメントが不良とな
った場合、厚さを揃えて、半導体エレメントを交換する
ことで、半導体装置の良品率を著しく向上できる。また
複数個の半導体エレメントを平型パッケージ内に組み込
み、面接触による均一な加圧接触を達成し、、各半導体
エレメントの両面から放熱を可能とすることで、電流容
量の大幅な増加が図れるほか、主電極からの電流の引出
しにボンデングワイヤを使用しないことで、内部配線イ
ンダクタンスを小さくし、またハーメチックシール構造
の平型パッケージに複数個の半導体エレメントを収納す
ることで、大幅な信頼性の向上を図る。
メントが平型パッケージに収納された半導体装置におい
て、半導体装置を構成する半導体エレメントが不良とな
った場合、厚さを揃えて、半導体エレメントを交換する
ことで、半導体装置の良品率を著しく向上できる。また
複数個の半導体エレメントを平型パッケージ内に組み込
み、面接触による均一な加圧接触を達成し、、各半導体
エレメントの両面から放熱を可能とすることで、電流容
量の大幅な増加が図れるほか、主電極からの電流の引出
しにボンデングワイヤを使用しないことで、内部配線イ
ンダクタンスを小さくし、またハーメチックシール構造
の平型パッケージに複数個の半導体エレメントを収納す
ることで、大幅な信頼性の向上を図る。
【図１】この発明の一実施例の要部構成図で、（ａ）は
全体の断面図、（ｂ）は半導体ユニットの断面図、
（ｃ）はゲートライナーを形成した枠の平面図
全体の断面図、（ｂ）は半導体ユニットの断面図、
（ｃ）はゲートライナーを形成した枠の平面図
【図２】各半導体ユニットを枠に組み込む図
【図３】不良半導体ユニットを交換する図
１ 支持板 ２ はんだ ３ 半導体チップ ４ コンタクト端子体 ５ 位置決めガイド ６ 枠 ７ ゲートライナー ２０ 半導体エレメント ３０ 半導体ユニット ３１ 良品の半導体ユニット ３２ 不良の半導体ユニット Ｌ 距離
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78
Claims (8)
- 【請求項１】第１主面に第１主電極と制御電極、第２主
面に第２主電極を有する半導体チップを複数個並設して
平型パッケージに組み込んだ半導体装置において、両面
に露出する一対の共通電極板と、両共通電極板の間に挟
まれる絶縁外筒とからなる平型パッケージに、半導体チ
ップの第２主電極が個別の支持板に固着され、半導体チ
ップと支持板とが位置決めガイドで位置決めされてなる
半導体エレメントを収納し、一方の共通電極板と支持板
とが加圧接触し、他方の共通電極板と第１主電極との間
に加圧、導電および放熱を兼ねる個別のコンタクト端子
体を具備することを特徴とする半導体装置。 - 【請求項２】位置決めガイドで半導体エレメントとコン
タクト端子体とが位置決めされることを特徴とする請求
項１記載の半導体装置。 - 【請求項３】位置決めガイドが耐熱性プラスチックスで
形成されることを特徴とする請求項２記載の半導体装
置。 - 【請求項４】耐熱性プラスチックスが液晶ポリマーまた
はポリイミド樹脂のいずれかであることを特徴とする請
求項３記載の半導体装置。 - 【請求項５】平型パッケージに収納される複数個の半導
体エレメントの厚さ（半導体エレメントを構成する第１
主電極表面と支持板表面との間の距離）が各々の半導体
エレメントで一定になるように、半導体チップの第２電
極と支持板とに挟まれる固着材の厚みを調整することを
特徴とする請求項１記載の半導体装置。 - 【請求項６】不良の半導体エレメントを交換する場合、
不良の半導体エレメントの厚さが交換されない良品の半
導体エレメントの厚さと同一になるように、交換される
不良の半導体エレメントの第２電極と支持板とに挟まれ
る固着材の厚みを調整することを特徴とする請求項１記
載の半導体装置。 - 【請求項７】位置決めガイドがゲートライナーを形成し
た枠で正確に位置決めされることを特徴とする請求項１
記載の半導体装置。 - 【請求項８】第１主面に第１主電極と制御電極、第２主
面に第２主電極を有する半導体チップが絶縁ゲート型バ
イポーラトランジスタ、ＭＯＳ制御サイリスタもしくは
ＭＯＳトランジスタのいずれかであり、同一の平型パッ
ケージ内に複数個の前記の半導体チップと並置してフラ
イホイールダイオードが組み込まれ、他方の共通電極と
フライホイールダイオードのアノード電極との間に加
圧、導電および放熱を兼ねたコンタクト端子体を具備す
ることを特徴とする請求項１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7328462A JP3018971B2 (ja) | 1995-12-18 | 1995-12-18 | 半導体装置 |
| US08/768,244 US5874774A (en) | 1995-12-18 | 1996-12-17 | Flat package semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7328462A JP3018971B2 (ja) | 1995-12-18 | 1995-12-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09172138A true JPH09172138A (ja) | 1997-06-30 |
| JP3018971B2 JP3018971B2 (ja) | 2000-03-13 |
Family
ID=18210543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7328462A Expired - Fee Related JP3018971B2 (ja) | 1995-12-18 | 1995-12-18 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5874774A (ja) |
| JP (1) | JP3018971B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0962973A1 (en) * | 1998-06-02 | 1999-12-08 | Fuji Electric Co., Ltd. | Multichip press-contact power semiconductor device |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147411A (en) * | 1998-03-31 | 2000-11-14 | Micron Technology, Inc. | Vertical surface mount package utilizing a back-to-back semiconductor device module |
| DE10008328A1 (de) * | 2000-02-23 | 2002-01-31 | Tesa Ag | Datenspeicher |
| EP2244289B1 (en) * | 2000-04-19 | 2014-03-26 | Denso Corporation | Coolant cooled type semiconductor device |
| JP4403631B2 (ja) * | 2000-04-24 | 2010-01-27 | ソニー株式会社 | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 |
| JP2001313350A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
| EP1168446A3 (en) | 2000-06-23 | 2008-01-23 | Westcode Semiconductors Limited | Housing semiconductor chips |
| GB0015484D0 (en) * | 2000-06-23 | 2000-08-16 | Westcode Semiconductors Limite | Housing semiconductor chips |
| US6678163B1 (en) | 2002-12-19 | 2004-01-13 | Westcode Semiconductors Limited | Housing for semiconductor chips |
| DE102014102493A1 (de) * | 2014-02-26 | 2015-08-27 | Infineon Technologies Bipolar Gmbh & Co. Kg | Verbesserte Scheibenzelle für mehrere druckkontaktierte Halbleiterbauelemente |
| WO2017220949A1 (en) * | 2016-06-20 | 2017-12-28 | Zhuzhou Crrc Times Electric Co. Ltd. | A semiconductor device sub-assembly |
| CN108962835B (zh) * | 2018-05-31 | 2020-06-23 | 平高集团有限公司 | Igbt封装组件的封装方法及igbt封装组件、直流断路器 |
| CN113053831B (zh) * | 2019-12-27 | 2023-09-05 | 株洲中车时代半导体有限公司 | 一种压接式igbt模块及功率半导体器件 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194565A (ja) * | 1984-03-15 | 1985-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| JPS62269322A (ja) * | 1986-05-17 | 1987-11-21 | Toshiba Corp | 電力用半導体装置 |
| JPH081914B2 (ja) * | 1987-03-31 | 1996-01-10 | 株式会社東芝 | 圧接型半導体装置 |
| US5006921A (en) * | 1988-03-31 | 1991-04-09 | Kabushiki Kaisha Toshiba | Power semiconductor switching apparatus with heat sinks |
| JP2739970B2 (ja) * | 1988-10-19 | 1998-04-15 | 株式会社東芝 | 圧接型半導体装置 |
| JP2502386B2 (ja) * | 1989-04-11 | 1996-05-29 | 富士電機株式会社 | 半導体装置 |
| JPH0760893B2 (ja) * | 1989-11-06 | 1995-06-28 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH0744191B2 (ja) * | 1989-12-15 | 1995-05-15 | 三菱電機株式会社 | 半導体装置およびそのための電極ブロック |
| US5371386A (en) * | 1992-04-28 | 1994-12-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of assembling the same |
| JP3180863B2 (ja) * | 1993-07-27 | 2001-06-25 | 富士電機株式会社 | 加圧接触形半導体装置およびその組立方法 |
| JP2991010B2 (ja) * | 1993-09-29 | 1999-12-20 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP3284811B2 (ja) * | 1994-03-17 | 2002-05-20 | 富士電機株式会社 | 半田接合方法および半導体製造治具と半導体装置の製造方法 |
| JP3256636B2 (ja) * | 1994-09-15 | 2002-02-12 | 株式会社東芝 | 圧接型半導体装置 |
| JP3277751B2 (ja) * | 1994-10-03 | 2002-04-22 | 富士電機株式会社 | 平型半導体装置およびその製造方法 |
-
1995
- 1995-12-18 JP JP7328462A patent/JP3018971B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-17 US US08/768,244 patent/US5874774A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0962973A1 (en) * | 1998-06-02 | 1999-12-08 | Fuji Electric Co., Ltd. | Multichip press-contact power semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3018971B2 (ja) | 2000-03-13 |
| US5874774A (en) | 1999-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2930074B1 (ja) | 半導体装置 | |
| JP3256636B2 (ja) | 圧接型半導体装置 | |
| US5539220A (en) | Pressure contact semiconductor device in a flat package | |
| KR930007517B1 (ko) | 압접형 반도체장치 | |
| JP3129020B2 (ja) | 半導体装置 | |
| JP3533317B2 (ja) | 圧接型半導体装置 | |
| JP3018971B2 (ja) | 半導体装置 | |
| US6373129B1 (en) | Semiconductor apparatus with pressure contact semiconductor chips | |
| JP2000124398A (ja) | パワー半導体モジュール | |
| JPH0799284A (ja) | 半導体装置およびその製造方法 | |
| JP7118204B1 (ja) | 半導体装置 | |
| JP4409064B2 (ja) | パワー素子を含む半導体装置 | |
| US20130256920A1 (en) | Semiconductor device | |
| JPH08213547A (ja) | 半導体装置 | |
| JPH05211259A (ja) | 半導体装置 | |
| JP3264190B2 (ja) | 半導体装置 | |
| JP2002151646A (ja) | 圧接型半導体装置 | |
| JP3166527B2 (ja) | 加圧接触形半導体装置 | |
| JP3180868B2 (ja) | 加圧接触形半導体装置の製造方法 | |
| US20250279388A1 (en) | Semiconductor device | |
| US20240105560A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2993268B2 (ja) | 半導体装置 | |
| JPH09275186A (ja) | 半導体装置 | |
| JPH11251339A (ja) | 半導体装置 | |
| CN116913792A (zh) | 一种双面散热封装模块及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |