JPH08330367A - Apparatus for marking semiconductor wafer and its marking method - Google Patents
Apparatus for marking semiconductor wafer and its marking methodInfo
- Publication number
- JPH08330367A JPH08330367A JP7133700A JP13370095A JPH08330367A JP H08330367 A JPH08330367 A JP H08330367A JP 7133700 A JP7133700 A JP 7133700A JP 13370095 A JP13370095 A JP 13370095A JP H08330367 A JPH08330367 A JP H08330367A
- Authority
- JP
- Japan
- Prior art keywords
- marking
- mark
- area
- semiconductor
- surface area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体ウェハのマーキ
ング装置及びそのマーキング方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer marking apparatus and a marking method thereof.
【0002】[0002]
【従来の技術】半導体ウェハに、所定の回路機能を有す
る半導体素子を多数形成した後、このウェハの製造プロ
セスの最終段階において、所望の回路が形成されている
か否かの電気的特性試験が、プローバの探針をウェハの
半導体素子上の電極に各々当接させることにより、実施
される。2. Description of the Related Art After forming a large number of semiconductor elements having a predetermined circuit function on a semiconductor wafer, at the final stage of the manufacturing process of this wafer, an electrical characteristic test is performed to determine whether a desired circuit is formed. This is carried out by bringing the prober probe into contact with each electrode on the semiconductor element of the wafer.
【0003】この試験で半導体素子毎に良品と不良品と
の判定が行われ、不良品についてはその半導体素子の表
面に所定のマーキングが行われ廃棄されることになる
が、良品についてはマーキングが行われず、後の半導体
素子毎の分離工程及び組立工程に移され、半導体装置と
して完成される。In this test, a good product and a bad product are determined for each semiconductor element, and the defective product is subjected to predetermined marking on the surface of the semiconductor device and discarded, but the good product is marked. The process is not performed, and the process is moved to the subsequent separating process and assembling process for each semiconductor element to complete the semiconductor device.
【0004】ここで、不良半導体素子の表面にマーキン
グを施す装置として、レーザ・マーカ,スクラッチ式マ
ーカやインク式マーカ等があるが、これらいずれの装置
を使用したとしても、例えば後工程で使用する半導体素
子の表面の画像処理装置が確実に識別できるように、マ
ークを施す必要がある。Here, as a device for marking the surface of a defective semiconductor element, there are a laser marker, a scratch type marker, an ink type marker and the like. Even if any of these devices is used, for example, it is used in a later step. It is necessary to make a mark so that the image processing device on the surface of the semiconductor element can be surely identified.
【0005】例に、不良品を示すマークを識別できなか
った場合には、不良品の半導体素子を良品として組み立
てて半導体装置を製造することになり、製造プロセス
上,原材料上,無駄が発生する。For example, when a mark indicating a defective product cannot be identified, a defective semiconductor element is assembled as a non-defective product to manufacture a semiconductor device, which causes waste in the manufacturing process and raw materials. .
【0006】このような識別不能事故は、半導体素子の
表面積に比較して、マークの表面積が小さい場合にしば
しば発生する。画像処理装置では、このように相対的に
検出されるマークが小さいと識別不能となるからであ
る。Such an unidentifiable accident often occurs when the surface area of the mark is smaller than the surface area of the semiconductor element. This is because, in the image processing apparatus, if the relatively detected mark is small as described above, the mark cannot be identified.
【0007】逆にマークの表面積が大きすぎると、画像
処理装置での識別は可能であるが、表面積の小さい半導
体素子が流れて来た場合には隣接の半導体素子表面にま
でマークを付けてしまうことになるばかりでなく、レー
ザマーカ等を使用した場合では多くの発塵をともなう等
の欠点がある。On the other hand, if the surface area of the mark is too large, the image processing apparatus can identify it, but if a semiconductor element with a small surface area flows in, the mark will be attached even to the surface of the adjacent semiconductor element. Not only that, but when using a laser marker or the like, there is a drawback that a lot of dust is generated.
【0008】特に半導体素子の表面積が、多種多用途の
ため、バリアブルである場合、これに応じてマークの表
面積を自動的に変更することは、不可欠な機能となって
いる。In particular, when the surface area of the semiconductor element is variable due to various uses, it is an indispensable function to automatically change the surface area of the mark according to the variable.
【0009】以上のような状況から、半導体素子の表面
積に対して所定範囲の割合を有するマークを自動的に形
成することは、製造プロセス上極めて重要な課題となっ
ている。Under the circumstances as described above, it is an extremely important subject in the manufacturing process to automatically form a mark having a ratio of a predetermined range to the surface area of a semiconductor element.
【0010】このようなマークを自動的に形成するプロ
ーバを示す図5のブロック図を参照すると、半導体素子
の表面にマークを付けるマーキング部53と、このマー
クを検出するマーキング後認識部51と、マーキング面
積算出部52と、マーキング面積規格格納部55と、マ
ーキング面積の算出結果と規格値とを比較する比較部5
6と、比較結果の判断部57と、ステージ駆動部58
と、ステージ54とを備える。Referring to the block diagram of FIG. 5 showing a prober for automatically forming such marks, a marking portion 53 for marking the surface of the semiconductor device, a post-marking recognition portion 51 for detecting the marks, The marking area calculation unit 52, the marking area standard storage unit 55, and the comparison unit 5 that compares the calculation result of the marking area with the standard value.
6, a comparison result judgment unit 57, and a stage drive unit 58
And a stage 54.
【0011】まず、マーキング部53でマーキングされ
たマーキング後を認識部51て認識し、マーキング面積
を算出部52で算出する。算出部52で算出されたマー
キング面積と、格納部55で格納されているマーキング
面積規格とを比較し、判断部57で規格を満たしている
か否かを判断する。規格を満たしている(OK)場合
は、ステージ駆動部58に信号を送り、次のマーキング
する半導体素子へステージ54を移動する。規格を満た
していない(NG)場合は、マーキング部53に信号を
送り、再度同じ素子の同じ位置にマーキングを行い、判
断部57が規格を満たしていると判断するまで、上述の
動作を繰り返す。First, after the marking made by the marking unit 53 is recognized by the recognition unit 51, the marking area is calculated by the calculation unit 52. The marking area calculated by the calculating section 52 is compared with the marking area standard stored in the storing section 55, and the judging section 57 judges whether or not the standard is satisfied. If the standard is satisfied (OK), a signal is sent to the stage drive unit 58 to move the stage 54 to the next semiconductor element to be marked. When the standard is not satisfied (NG), a signal is sent to the marking unit 53 to mark the same position on the same element again, and the above-described operation is repeated until the determination unit 57 determines that the standard is satisfied.
【0012】しかしながら、この種のプローバでは、半
導体素子の表面積に対するマーキング面積の大きさを判
定情報としておらず、マーキング面積比が小さいと、後
工程でマーキング後を認識できなくなる欠点がある。However, in this type of prober, the size of the marking area with respect to the surface area of the semiconductor element is not used as the determination information, and if the marking area ratio is small, there is a disadvantage that the post-marking cannot be recognized in the subsequent process.
【0013】また、マーキング面積が規格を見たしてい
ない場合、再度マーキングを行うが、同一位置にマーキ
ングを行う為、例えばプローバの探針で決まる大きさで
マーキングするだけに留まり、必要な面積を得る為に
は、別途後工程で半導体素子の位置を変えて、再度マー
キングするという問題があった。If the marking area does not meet the standard, the marking is performed again. However, since the marking is performed at the same position, the marking area is limited to the size determined by the prober probe, for example, and the required area is required. In order to obtain the above, there is a problem that the position of the semiconductor element is changed in a separate step and the marking is performed again.
【0014】ちなみに従来の半導体チップの不良マーク
形成方法を示す特開昭61−52151号公報を参照す
ると、くし歯状のニードル部を有するマーカで、半導体
チップ上に複数本の不良マークを同時に形成する方法だ
けが記載されている。しかし、半導体チップの表面積を
変更した場合等には、上述した技術と共通した問題点が
発生し、面積比の問題がなんら解決されていない。By the way, referring to Japanese Unexamined Patent Publication No. 61-52151, which shows a conventional method of forming a defective mark on a semiconductor chip, a marker having a comb-shaped needle portion is used to simultaneously form a plurality of defective marks on a semiconductor chip. Only the method to do is described. However, when the surface area of the semiconductor chip is changed, the problems common to the above-mentioned techniques occur, and the problem of the area ratio has not been solved at all.
【0015】[0015]
【発明が解決しようとする課題】以上の諸問題点に鑑
み、本発明では、次の各課題を掲げる。(1)半導体素
子の表面積に対するマーク面積の割合を所定の許容範囲
内に留めるようにすること。(2)半導体素子の表面積
を変更した場合、これに自動的に応じて、マーク面積を
変更するようにすること。(3)マーキング後の画像処
理装置が、正確にマークの存在を認識できるようにする
こと。(4)製造プロセス及び原材料上、無駄を生じな
いようにすること。(5)隣接した半導体素子の表面に
まで、マーキングを行わないようにすること。(6)マ
ーキング時に、極力発塵を少なくし、破損事故を生じな
いようにすること。(7)マーキング作業が、短時間で
済むようにすること。(8)製造プロセスを追加しない
で済むようにすること。In view of the above problems, the present invention has the following problems. (1) The ratio of the mark area to the surface area of the semiconductor element should be kept within a predetermined allowable range. (2) When the surface area of the semiconductor element is changed, the mark area is automatically changed accordingly. (3) The image processing apparatus after marking should be able to accurately recognize the presence of the mark. (4) To prevent waste in the manufacturing process and raw materials. (5) Do not mark on the surface of the adjacent semiconductor element. (6) Minimize dust generation during marking to prevent damage accidents. (7) Make marking work in a short time. (8) To avoid adding a manufacturing process.
【0016】[0016]
【課題を解決するための手段】本発明の第1の構成は、
所定の規格内に入っていない半導体素子の表面にマーク
を施す手段を備えた半導体ウェハのマーキング装置にお
いて、前記表面のマークを検出してその表面積を算出す
る算出手段と、前記算出手段で得られた値が、あらかじ
め設定された許容範囲に入っているか否かを比較・判断
する手段と、この手段で許容範囲内に達していない場合
にはマークの形成位置を移動させて、さらにマークを形
成する手段とを備えたことを特徴とする。The first structure of the present invention is as follows.
In a marking device for a semiconductor wafer provided with a means for marking a surface of a semiconductor element that does not fall within a predetermined standard, a calculating means for detecting a mark on the surface and calculating the surface area thereof, and a calculating means obtained by the calculating means. The measured value is compared / determined to see if it is within the preset allowable range, and if this value does not fall within the allowable range, the mark formation position is moved to form another mark. And means for doing so.
【0017】本発明の第2の構成は、所定の規格内に入
っていない半導体素子の表面にマークを施す手段を備え
た半導体ウェハのマーキング装置において、前記半導体
素子の表面積を検出して算出する手段と、この手段に基
いて前記マークの必要表面積を指定する手段と、この手
段の指定値に基いて前記マークを形成する制御手段とを
備えたことを特徴とする。According to a second aspect of the present invention, in a semiconductor wafer marking apparatus equipped with means for marking a surface of a semiconductor element which is not within a predetermined standard, the surface area of the semiconductor element is detected and calculated. Means, a means for designating the required surface area of the mark based on this means, and a control means for forming the mark based on the designated value of this means are provided.
【0018】本発明の第3の構成は、所定の規格内に入
っていない半導体素子の表面にマークを施す工程を備え
た半導体ウェハのマーキング方法において、前記半導体
素子の表面積に対する前記マークの総表面積が所定の許
容範囲内に入るように、前記マークの形成位置を移動さ
せて、複数回前記マークを施すことを特徴とする。A third structure of the present invention is a marking method of a semiconductor wafer, which comprises a step of marking a surface of a semiconductor device which does not fall within a predetermined standard, in a total surface area of the mark with respect to a surface area of the semiconductor device. Is moved within a predetermined allowable range, the mark forming position is moved, and the mark is applied a plurality of times.
【0019】本発明の第4の構成は、所定の規格内に入
っていない半導体素子の表面にマークを施す工程を備え
た半導体ウェハのマーキング方法において、前記半導体
素子の表面積に対して、所定の許容範囲内に入るような
前記マークの表面積を指定する工程と、この工程で指定
された値に基いて前記マークを施す工程とを設けたこと
を特徴とする。A fourth structure of the present invention is a marking method for a semiconductor wafer, which comprises a step of marking a surface of a semiconductor element which does not fall within a predetermined standard, in a predetermined surface area of the semiconductor element. It is characterized in that a step of designating a surface area of the mark that falls within an allowable range and a step of applying the mark based on the value designated in this step are provided.
【0020】特に第4の構成において、前記マークを施
す工程の後に、この工程で所定のマークが形成されてい
るか否かを確認する工程と、前記マークが所定通り形成
されていない場合には、再度前記マークを施すことを特
徴とする。Particularly in the fourth structure, after the step of applying the mark, a step of confirming whether a predetermined mark is formed in this step, and a case where the mark is not formed in a predetermined manner, It is characterized in that the mark is applied again.
【0021】[0021]
【実施例】本発明の第1の実施例のマーキング装置を示
す図1のブロック図を参照すると、この実施例は、レー
ザ・マーカ,スクラッチ式マーカやインク式マーカ等を
用いて半導体素子の表面にマークを付けるマーキング部
13と、マーキング後の存在を検出するマーキング後認
識部11と、認識されたマークの面積を算出するマーキ
ング面積算出部12と、この半導体素子に必要とされる
マーキング面積を規格化してあらかじめ記憶させておく
マーキング面積規格格納部15と、算出部12と格納部
15とのデータを比較する比較部16と、比較したデー
タが所定の許容範囲内に入っているか否かを判断する判
断部17と、比較したデータが所定の範囲内に入ってい
る場合にはこの半導体素子の次の半導体素子の判定を行
うべく、ステージを移動するステージ駆動部18と、こ
の駆動部18により移動するステージ14と、所定の許
容範囲内に入っていない場合にマーキング面積不足分に
対応したマーキング回数即ちあと何階マーキングを行う
べきかを決定するマーキング回数算出部20と、このマ
ーキング回数を一時記憶しておく不足分マーキング回数
格納部19と、マーキング位置が半導体素子の表面のど
こに存在するかを検出するマーキング位置認識部14
と、認識部14の位置をもとにステージの移動量を算出
するステージ移動量算出部21と、この算出部21のデ
ータを一時記憶しておくステージ移動量格納部22とを
備えている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to the block diagram of FIG. 1 showing a marking device according to a first embodiment of the present invention, this embodiment uses a laser marker, a scratch type marker, an ink type marker or the like to form the surface of a semiconductor device. A marking part 13 for marking a mark, a post-marking recognition part 11 for detecting the presence after marking, a marking area calculation part 12 for calculating the area of the recognized mark, and a marking area required for this semiconductor element. The marking area standard storage unit 15 that is standardized and stored in advance, the comparison unit 16 that compares the data of the calculation unit 12 and the storage unit 15, and whether or not the compared data is within a predetermined allowable range When the compared data is within a predetermined range, the stage for determining the semiconductor device next to this semiconductor device The moving stage drive unit 18, the stage 14 moved by the drive unit 18, and the number of markings corresponding to the insufficient marking area, that is, the number of floors to be performed, is determined when the stage 14 is not within the predetermined allowable range. Marking number calculating section 20, a shortfall marking number storing section 19 for temporarily storing the marking number, and a marking position recognizing section 14 for detecting where the marking position is on the surface of the semiconductor element.
And a stage movement amount calculation unit 21 that calculates the movement amount of the stage based on the position of the recognition unit 14, and a stage movement amount storage unit 22 that temporarily stores the data of the calculation unit 21.
【0022】ここで、ステージ駆動部18は、格納部1
9,22のデータにも基いて駆動される。Here, the stage drive unit 18 is the storage unit 1.
It is driven based on the data of 9 and 22.
【0023】まず、最初に第1回目のマークとして、半
導体素子の表面に最小面積単位のマークを施す。First, as the first mark, a mark having a minimum area unit is formed on the surface of the semiconductor element.
【0024】この次に、マーキング部13でマーキング
されたマーキング跡を、マーキング後認識部11で認識
し、そのマーク面積をマーキング面積算出部12で算出
し、そのマークの位置をマーキング位置認識部14で認
識する。算出部12で算出された面積と、マーキング面
積規格格納部4にあらかじめ格納されている規格値を、
比較部9で比較し、判断部10で規格を満たしているか
否か、即ち所定の範囲内に入っているか否かを判断す
る。Next, the marking traces marked by the marking unit 13 are recognized by the post-marking recognition unit 11, the mark area is calculated by the marking area calculation unit 12, and the position of the mark is recognized by the marking position recognition unit 14. Recognize with. The area calculated by the calculation unit 12 and the standard value stored in advance in the marking area standard storage unit 4 are
The comparison unit 9 makes a comparison, and the determination unit 10 determines whether or not the standard is satisfied, that is, whether or not it is within a predetermined range.
【0025】ここで、規格を満たしている場合は、ステ
ージ駆動部18に信号を送り、次のマーキングすべき半
導体素子までステージ14を移動する。If the standard is satisfied, a signal is sent to the stage driving unit 18 to move the stage 14 to the next semiconductor element to be marked.
【0026】また規格を満たしていない場合には、不足
分マーキング回数算出部20で、規格に対する面積の不
足分を、何回マーキングすれば満たせるかの回数を算出
し、不足分マーキング回数格納部19に一時格納する。If the standard is not satisfied, the shortfall marking number calculation unit 20 calculates the number of times to mark the shortage of the area with respect to the standard, and the shortfall marking number storage unit 19 is calculated. Temporarily store in.
【0027】さらに、マーキング位置認識部14で認識
したマーキング位置を基準として、不足分マーキング回
数算出部20で算出したマーキング回数で、面積の不足
分を満たす為には、ステージ14をどれだけ移動させれ
ばよいかの移動寸法をステージ移動量算出部21で算出
し、ステージ移動量格納部22へ格納する。次に、不足
分マーキング回数格納部19に格納されたマーキング回
数と、ステージ移動量格納部22に格納されたステージ
移動量とを用いて、ステージ14を移動させてマーキン
グを行う事で、同じ半導体素子の表面に複数回マーキン
グ位置を変えることにより、全体のマークの面積を増大
させて、適切な大きさのマークを形成する。Further, with respect to the marking position recognized by the marking position recognizing unit 14, the stage 14 is moved by the number of markings calculated by the insufficient marking frequency calculating unit 20 in order to satisfy the insufficient area. The stage movement amount calculation unit 21 calculates the movement dimension, and stores it in the stage movement amount storage unit 22. Next, by using the number of markings stored in the insufficient marking number storage unit 19 and the stage movement amount stored in the stage movement amount storage unit 22 to move the stage 14 to perform marking, the same semiconductor By changing the marking position on the surface of the device multiple times, the area of the entire mark is increased to form a mark of an appropriate size.
【0028】この実施例のマーキング装置を用いて、半
導体ペレットの表面にマークを形成した状態を示す図2
の斜視図を参照すると、最初に第1回目のマーク31を
施す。次に図1の装置が上述した通り作動し、その結果
マーキング回数「1」の不足と判断され、駆動部18で
半導体ペレット30を移動した後、第2回目のマーク3
2を施す。ここで、マーキングは終了する。FIG. 2 shows a state where marks are formed on the surface of a semiconductor pellet by using the marking device of this embodiment.
Referring to the perspective view of 1), the first mark 31 is first applied. Next, the apparatus of FIG. 1 operates as described above, and as a result, it is determined that the number of markings “1” is insufficient, the semiconductor pellet 30 is moved by the drive unit 18, and then the second mark 3
Apply 2. At this point, the marking ends.
【0029】このような一つの半導体素子の表面積に対
するマーク総面積は、2%以上であれば可能であるが、
より好ましくは10%乃至30%程度である。これは、
画像処理能力にも依存している。It is possible that the total mark area with respect to the surface area of one semiconductor element is 2% or more.
More preferably, it is about 10% to 30%. this is,
It also depends on the image processing capability.
【0030】さらに、第2回目のマーク32が正常に行
われたか否かを確認するためには、さらにもう一度作動
させて、判断部17が規格を満足していることを確認す
ることが、信頼性を向上させる上で、より好ましい。Further, in order to confirm whether or not the mark 32 for the second time is normally performed, it is reliable to operate it again and to confirm that the judging section 17 satisfies the standard. It is more preferable for improving the property.
【0031】この実施例は、マーキング面積と規格とを
比較し、面積の不足分を何回マーキングすれは規格を満
たすかを算出する不足分マーキング回数算出部20と、
マーキング位置を変える為にどれだけステージを移動さ
せたらよいか算出するステージ移動量算出部22とを備
えているため、同じ素子に位置を変更して複数回のマー
キングが出来るため、マーキング面積を大きくする事が
可能となる。This embodiment compares a marking area with a standard, and calculates the number of times the shortage of the area is enough to meet the standard.
Since the stage movement amount calculation unit 22 that calculates how much the stage should be moved to change the marking position is provided, it is possible to change the position to the same element and perform marking multiple times, thus increasing the marking area. It becomes possible to do.
【0032】この結果、半導体素子の表面積を変更して
も、適切な大きさのマーキングが行われ、またマーキン
グ後の確認をしているため、製造プロセス上の無駄が発
生せず、必要以上に大きなマークを形成しないので発塵
も少なく、マーキング作業も短時間で行うことができ、
さらに別途製造プロセスを追加する必要がない等の利点
がある。As a result, even if the surface area of the semiconductor element is changed, marking of an appropriate size is performed, and since confirmation is performed after marking, waste in the manufacturing process does not occur, and it is unnecessary more than necessary. Since large marks are not formed, less dust is generated and marking work can be done in a short time.
Further, there is an advantage that it is not necessary to add a manufacturing process separately.
【0033】本発明の第2の実施例のマーキング装置を
示す図3のブロック図を参照すると、この実施例は、半
導体素子を載置するステージ40と、半導体素子の表面
を撮像する画像入力手段41と、上述したいずれかの方
法でマーキングを施すマーキング部4と、マーク表面積
算出部42′と、半導体素子の表面積の算出手段42
と、この手段42に基いて適切なマーク面積を算出して
指定する指定部43と、この指定部43の指定値に基い
てステージの移動量を算出する移動量算出部44と、算
出部42′と算出手段42との算出値を比較する比較部
48と、比較部48での比較値が「良」即ち正常にマー
キングされていた場合は、ステージを駆動し、正常にマ
ーキングされていない場合は再度マーキングを行うよう
に指示する判断部49と、ステージの駆動部45とを備
える。Referring to the block diagram of FIG. 3 showing the marking device of the second embodiment of the present invention, in this embodiment, a stage 40 on which a semiconductor element is mounted and an image input means for picking up an image of the surface of the semiconductor element. 41, a marking part 4 for marking by any of the above-mentioned methods, a mark surface area calculating part 42 ', and a surface area calculating means 42 for the semiconductor element.
A designating unit 43 that computes and designates an appropriate mark area based on the means 42, a moving amount computing unit 44 that computes the stage moving amount based on the designated value of the designating unit 43, and a computing unit 42. ′ Is compared with the calculated value of the calculation means 42, and when the comparison value in the comparison unit 48 is “good”, that is, normally marked, the stage is driven and when the marking is not normally performed. Includes a determination unit 49 for instructing to perform marking again, and a drive unit 45 for the stage.
【0034】まず、ステージ40上に半導体素子が載置
され、この素子表面を画像入力手段41で撮像し、撮像
された半導体素子の表面積を算出手段42で算出し、こ
れに基いて適切なマークの面積を指定する指定部43
と、この指定値に基いてマーキング部46の移動量を算
出部44で算出し、半導体素子の表面積に相応した面積
のマークをマーキング部46で形成する。First, a semiconductor element is placed on the stage 40, the surface of the element is imaged by the image input means 41, the surface area of the imaged semiconductor element is calculated by the calculation means 42, and an appropriate mark is based on this. Designation part 43 for designating the area of
Then, the movement amount of the marking portion 46 is calculated by the calculation portion 44 based on this designated value, and the marking portion 46 forms a mark having an area corresponding to the surface area of the semiconductor element.
【0035】以上のように、適切な面積のマークを形成
するだけの目的では、ステージ40,画像入力手段4
1,表面積算出手段42,マーク面積指定部43,算出
部44,マーキング部46が必要であるが、マーキング
跡を調べて正確にマーキングされているか否かの確認を
行うためには、マーク表面積算出部42′,比較部4
8,判断部49,ステージ駆動部45を上記ブロックに
追加構成する。As described above, the stage 40 and the image input means 4 are used only for the purpose of forming a mark having an appropriate area.
1, a surface area calculating means 42, a mark area designating section 43, a calculating section 44, and a marking section 46 are required, but in order to check the marking traces and confirm whether or not they are accurately marked, the mark surface area calculation Part 42 ', comparison part 4
8, a determination unit 49, and a stage drive unit 45 are added to the above block.
【0036】即ち、マーク表面積算出部42′で、マー
キング後の表面積を算出し、これが半導体素子の表面積
に相応した値となっているか否か算出手段42の算出値
と比較部48で比較し、許容範囲内であれば、この半導
体素子のマーキングを終了し、次の半導体素子のマーキ
ングを行うべく、ステージ40を移動させる。しかし、
許容値に入っていない場合には、再度マーキング部46
を用いて、第1回目と同じ移動量で、同じ半導体素子に
マークを形成する。That is, the mark surface area calculating section 42 'calculates the surface area after marking, and the comparing section 48 compares the calculated surface area of the semiconductor element with the calculated value of the semiconductor element surface area. If it is within the allowable range, the marking of this semiconductor element is completed, and the stage 40 is moved to mark the next semiconductor element. But,
If the allowable value is not entered, the marking portion 46 is re-displayed.
Using, the mark is formed on the same semiconductor element with the same movement amount as the first time.
【0037】上述した第2の実施例のマーキング装置を
使用して、不良半導体ペレットの表面にマーキングを施
した状態を示す図4の斜視図を参照すると、この半導体
ペレット47の表面には、算出部44で指定された移動
量に基いて、マーキング部46で、一回でマーク48を
施して、終了する。即ち、唯一回でマーキング作業が終
了する。このマーク48の面積を確認する場合には、上
述した通りの構成を利用する。Referring to the perspective view of FIG. 4 showing a state in which the surface of the defective semiconductor pellet is marked using the marking device of the second embodiment described above, the surface of the semiconductor pellet 47 is calculated. On the basis of the movement amount designated by the section 44, the marking section 46 makes the mark 48 once, and the processing is completed. That is, the marking work is completed only once. When confirming the area of the mark 48, the configuration as described above is used.
【0038】この第2の実施例によれば、半導体表面積
を算出してマーク面積を指定しているため、半導体素子
の表面積が変更となっても、直ちにマーク面積を変更す
ることができ、またマーキング後の確認をしているた
め、製造プロセス上の無駄が発生せず、必要以上の面積
をマークすることもないため、隣接した半導体素子にま
でマーキングしてしまうといった事故もなく、マーキン
グ作業が短時間で済む等の利点がある。さらに、従来の
図5と技術と比較しても、製造プロセスを新たに追加し
ないで済むという利点もある。また、唯一回のマーキン
グ作業で済むため、作業時間が極めて短時間となり、作
業能率が向上する。According to the second embodiment, since the semiconductor surface area is calculated and the mark area is designated, the mark area can be immediately changed even if the surface area of the semiconductor element is changed. Since the confirmation is done after marking, there is no waste in the manufacturing process, and there is no need to mark an area more than necessary, so there is no accident that even adjacent semiconductor elements will be marked, and marking work can be done. It has the advantage that it can be done in a short time. Further, compared with the conventional technique shown in FIG. 5, there is an advantage that a new manufacturing process need not be added. In addition, since only one marking operation is required, the working time is extremely short and the working efficiency is improved.
【0039】図2,図4に示した半導体ペレット30,
47は、すでに分離されたペレット単位で説明されてい
るが、これに限定されるものではなく、半導体ウェハ内
の半導体素子の状態即ち未分離状態の素子においても、
上述した第1,第2の実施例のマーキング装置が使用で
きる。この場合には、半導体ウェハ内に配列されている
半導体素子のうち不良素子にマーキングを行なうよう
に、ステージが制御される。The semiconductor pellet 30 shown in FIGS. 2 and 4,
Although 47 has already been described in units of separated pellets, the present invention is not limited to this, and even in the state of semiconductor elements in a semiconductor wafer, that is, in an element in an unseparated state,
The marking devices of the first and second embodiments described above can be used. In this case, the stage is controlled so as to mark a defective element among the semiconductor elements arranged in the semiconductor wafer.
【0040】第1,第2の実施例ではステージ14,4
0が移動する場合を説明したが、逆にマーキング部1
3,46の方が移動しても良く、要するに相対的に移動
する構成であれば良い。In the first and second embodiments, the stages 14 and 4
Although the case where 0 moves is explained, conversely the marking part 1
3, 46 may move, and in short, it is sufficient if the structure moves relatively.
【0041】また、図2,図4では、いずれのマーク3
1,32,48も、方形のペレットに対して斜方向にマ
ークの境目が形成されるようにしたが、ペレットの分離
帯や表面の配線等と、マーキングが明瞭に区別できるよ
うに、45度程度の傾斜マークが好ましく、30度乃至
60度でも可能である。Further, in FIGS. 2 and 4, any mark 3
In the case of 1, 32 and 48 as well, the boundary of the mark is formed obliquely with respect to the rectangular pellet, but it is 45 degrees so that the marking can be clearly distinguished from the separation band of the pellet and the wiring on the surface. Tilt marks of the order of magnitude are preferred, and can be 30 to 60 degrees.
【0042】尚、図1,図3の各ブロックは、機構部分
及び光学機器部分を除いて、半導体集積回路装置を主構
成とする配線基板の組み合わせによって実現できるが、
このような複数の配線基板に所定の回路機能を組み込む
他に、パーソナル・コンピュータを使用して、これに措
定のプログラムを組み込むことによっても実現すること
ができ、この場合はプログラムの変更により、簡単に機
能の変更ができる。Each block shown in FIGS. 1 and 3 can be realized by a combination of wiring boards having a semiconductor integrated circuit device as a main component except for the mechanical portion and the optical device portion.
In addition to incorporating a predetermined circuit function in such a plurality of wiring boards, it can be realized by using a personal computer and incorporating a prescribed program therein. In this case, it is easy to change the program. You can change the function.
【0043】[0043]
【発明の効果】以上の通り、本発明によれば、半導体素
子又は半導体ペレットに相応した面積のマークが形成さ
れるため、これを正確に判読できるようになり、上述し
た(1)乃至(8)の各課題がことごとく達成される。As described above, according to the present invention, since the mark having the area corresponding to the semiconductor element or the semiconductor pellet is formed, the mark can be accurately read, and the above-mentioned (1) to (8) are used. Each of the tasks) is achieved.
【図1】本発明の第1の実施例のブロック図である。FIG. 1 is a block diagram of a first embodiment of the present invention.
【図2】第1の実施例によって形成されたマークを示す
斜視図である。FIG. 2 is a perspective view showing a mark formed according to the first embodiment.
【図3】本発明の第2の実施例のブロック図である。FIG. 3 is a block diagram of a second embodiment of the present invention.
【図4】第2の実施例によって形成されたマークを示す
斜視図である。FIG. 4 is a perspective view showing a mark formed according to a second embodiment.
【図5】従来のマーキング装置を示すブロック図であ
る。FIG. 5 is a block diagram showing a conventional marking device.
11,51 マーキング跡認識部 12,52 マーキング面積算出部 13,46,53 マーキング部 14,40,54 ステージ 15,55 マーキング面積規格格納部 16,48,56 比較部 17,49,57 判断部 18,45,58 ステージ駆動部 19 不足分マーキング回数格納部 20 マーキング回数算出部 21 ステージ移動量算出部 22 ステージ移動量格納部 31,32,48 マーク 30,47 半導体ペレット 41 画像入力手段 42 表面積算出手段 42′ マーク表面積算出部 43 マーク面積指定部 44 ステージ移動量算出部 11,51 Marking mark recognition unit 12,52 Marking area calculation unit 13,46,53 Marking unit 14,40,54 Stage 15,55 Marking area standard storage unit 16,48,56 Comparison unit 17,49,57 Judgment unit 18 , 45, 58 Stage drive unit 19 Shortage marking count storage unit 20 Marking count calculation unit 21 Stage movement amount calculation unit 22 Stage movement amount storage unit 31, 32, 48 Mark 30, 47 Semiconductor pellet 41 Image input unit 42 Surface area calculation unit 42 'Mark surface area calculation unit 43 Mark area designation unit 44 Stage movement amount calculation unit
Claims (5)
の表面にマークを施す手段を備えた半導体ウェハのマー
キング装置において、前記表面のマークを検出してその
表面積を算出する算出手段と、前記算出手段で得られた
値が、あらかじめ設定された許容範囲に入っているか否
かを比較・判断する手段と、この手段で許容範囲内に達
していない場合にはマークの形成位置を移動させて、さ
らにマークを形成する手段とを備えたことを特徴とする
半導体ウェハのマーキング装置。1. A marking device for a semiconductor wafer comprising means for marking a surface of a semiconductor element which does not fall within a predetermined standard, and a calculating means for detecting the mark on the surface and calculating the surface area thereof. A means for comparing and judging whether or not the value obtained by the calculating means is within a preset allowable range, and if this means is not within the allowable range, the mark forming position is moved. A marking device for a semiconductor wafer, further comprising: a means for forming a mark.
の表面にマークを施す手段を備えた半導体ウェハのマー
キング装置において、前記半導体素子の表面積を検出し
て算出する手段と、この手段に基いて前記マークの必要
表面積を指定する手段と、この手段の指定値に基いて前
記マークを形成する制御手段とを備えたことを特徴とす
る半導体ウェハのマーキング装置。2. A marking device for a semiconductor wafer, comprising means for marking a surface of a semiconductor element which is not within a predetermined standard, a means for detecting and calculating a surface area of the semiconductor element, and a means based on this means. A marking device for a semiconductor wafer, comprising: means for designating the required surface area of the mark; and control means for forming the mark based on the designated value of this means.
の表面にマークを施す工程を備えた半導体ウェハのマー
キング方法において、前記半導体素子の表面積に対する
前記マークの総表面積が所定の許容範囲内に入るよう
に、前記マークの形成位置を移動させて、複数回前記マ
ークを施すことを特徴とする半導体ウェハのマーキング
方法。3. A marking method for a semiconductor wafer, comprising a step of marking a surface of a semiconductor device which does not fall within a predetermined standard, wherein the total surface area of the mark with respect to the surface area of the semiconductor device is within a predetermined allowable range. A method for marking a semiconductor wafer, wherein the mark forming position is moved so that the mark can be inserted, and the mark is applied a plurality of times.
の表面にマークを施す工程を備えた半導体ウェハのマー
キング方法において、前記半導体素子の表面積に対し
て、所定の許容範囲内に入るような前記マークの表面積
を指定する工程と、この工程で指定された値に基いて前
記マークを施す工程とを設けたことを特徴とする半導体
ウェハのマーキング方法。4. A method of marking a semiconductor wafer, which comprises a step of marking a surface of a semiconductor device that does not fall within a predetermined standard, such that the surface area of the semiconductor device falls within a predetermined allowable range. A method for marking a semiconductor wafer, comprising: a step of designating the surface area of the mark; and a step of applying the mark based on the value designated in this step.
で所定のマークが形成されているか否かを確認する工程
と、前記マークが所定通り形成されていない場合には再
度前記マークを施す請求項4記載の半導体ウェハのマー
キング方法。5. A step of confirming whether or not a predetermined mark is formed in this step after the step of forming the mark, and the step of forming the mark again when the mark is not formed as specified. Item 4. A method for marking a semiconductor wafer according to Item 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7133700A JP2818551B2 (en) | 1995-05-31 | 1995-05-31 | Semiconductor wafer marking equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7133700A JP2818551B2 (en) | 1995-05-31 | 1995-05-31 | Semiconductor wafer marking equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330367A true JPH08330367A (en) | 1996-12-13 |
| JP2818551B2 JP2818551B2 (en) | 1998-10-30 |
Family
ID=15110849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7133700A Expired - Fee Related JP2818551B2 (en) | 1995-05-31 | 1995-05-31 | Semiconductor wafer marking equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818551B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735333A (en) * | 1980-08-12 | 1982-02-25 | Nec Corp | Inspection equipment of semiconductor wafer |
| JPS6024031A (en) * | 1983-07-19 | 1985-02-06 | Telmec Co Ltd | Semiconductor wafer prober |
| JPS62136041A (en) * | 1985-12-10 | 1987-06-19 | Canon Inc | wafer prober |
| JPS62118691U (en) * | 1986-01-20 | 1987-07-28 | ||
| JPH04287338A (en) * | 1991-03-15 | 1992-10-12 | Nec Yamagata Ltd | Semiconductor wafer probing equipment |
-
1995
- 1995-05-31 JP JP7133700A patent/JP2818551B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735333A (en) * | 1980-08-12 | 1982-02-25 | Nec Corp | Inspection equipment of semiconductor wafer |
| JPS6024031A (en) * | 1983-07-19 | 1985-02-06 | Telmec Co Ltd | Semiconductor wafer prober |
| JPS62136041A (en) * | 1985-12-10 | 1987-06-19 | Canon Inc | wafer prober |
| JPS62118691U (en) * | 1986-01-20 | 1987-07-28 | ||
| JPH04287338A (en) * | 1991-03-15 | 1992-10-12 | Nec Yamagata Ltd | Semiconductor wafer probing equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2818551B2 (en) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3137687B2 (en) | Target Bonding Point Automatic Education Method | |
| US7013039B2 (en) | Image processing method, an image processing device and a bonding apparatus | |
| US6278193B1 (en) | Optical sensing method to place flip chips | |
| EP3960458A1 (en) | Printing parameter acquisition device | |
| US6212761B1 (en) | Method for manufacturing thin-film magnetic head | |
| US20020085746A1 (en) | Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks | |
| JP2591464B2 (en) | Die bonding equipment | |
| US7593571B2 (en) | Component edge detecting method, computer-readable recording medium and component inspection apparatus | |
| JP2993398B2 (en) | Pickup device and pickup method | |
| US5007097A (en) | Lead's position recognizing device | |
| JP2818551B2 (en) | Semiconductor wafer marking equipment | |
| JP2595962B2 (en) | Semiconductor device | |
| JP3189642B2 (en) | Lead tip position detection method | |
| JPH0536765A (en) | Prober | |
| KR100441275B1 (en) | Testing method for lead of semiconductor package | |
| US20020114520A1 (en) | Position detection device and method | |
| JP2000294466A (en) | Chip map generation method and device | |
| JPS6412091B2 (en) | ||
| JP3749021B2 (en) | Electronic component data input device and electronic component data input method | |
| JP3300264B2 (en) | Semiconductor chip recognition method | |
| JPS62291126A (en) | Pattern recognition mark | |
| JPS62154743A (en) | Pattern recognizing method for wire bonder | |
| JPH01194331A (en) | Die-bonding with marking | |
| JP3973668B2 (en) | Electronic component data input device | |
| JP3234027B2 (en) | Mark position recognition method for printed circuit boards, etc. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980721 |
|
| LAPS | Cancellation because of no payment of annual fees |