JPH08330367A - 半導体ウェハのマーキング装置及びそのマーキング方法 - Google Patents
半導体ウェハのマーキング装置及びそのマーキング方法Info
- Publication number
- JPH08330367A JPH08330367A JP7133700A JP13370095A JPH08330367A JP H08330367 A JPH08330367 A JP H08330367A JP 7133700 A JP7133700 A JP 7133700A JP 13370095 A JP13370095 A JP 13370095A JP H08330367 A JPH08330367 A JP H08330367A
- Authority
- JP
- Japan
- Prior art keywords
- marking
- mark
- area
- semiconductor
- surface area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】マーキング面積算出部１２，マーキング位置認
識部１４，不足分マーキング回数算出部２０，ステージ
移動量算出部２１を備えることで、規格に対するマーキ
ング面積の不足分を何回マーキングすれば良いかを算出
し、このマーキング回数で面積の不足分を満たす為に必
要なステージ１４の移動量を算出し、同じチップにマー
キング位置を変えながら、複数回のマーキングを行う。 【効果】チップサイズやマーキング装置等の種類によら
ず、マーキング面積を適宜大きくすることができる。
識部１４，不足分マーキング回数算出部２０，ステージ
移動量算出部２１を備えることで、規格に対するマーキ
ング面積の不足分を何回マーキングすれば良いかを算出
し、このマーキング回数で面積の不足分を満たす為に必
要なステージ１４の移動量を算出し、同じチップにマー
キング位置を変えながら、複数回のマーキングを行う。 【効果】チップサイズやマーキング装置等の種類によら
ず、マーキング面積を適宜大きくすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウェハのマーキ
ング装置及びそのマーキング方法に関する。
ング装置及びそのマーキング方法に関する。
【０００２】
【従来の技術】半導体ウェハに、所定の回路機能を有す
る半導体素子を多数形成した後、このウェハの製造プロ
セスの最終段階において、所望の回路が形成されている
か否かの電気的特性試験が、プローバの探針をウェハの
半導体素子上の電極に各々当接させることにより、実施
される。
る半導体素子を多数形成した後、このウェハの製造プロ
セスの最終段階において、所望の回路が形成されている
か否かの電気的特性試験が、プローバの探針をウェハの
半導体素子上の電極に各々当接させることにより、実施
される。
【０００３】この試験で半導体素子毎に良品と不良品と
の判定が行われ、不良品についてはその半導体素子の表
面に所定のマーキングが行われ廃棄されることになる
が、良品についてはマーキングが行われず、後の半導体
素子毎の分離工程及び組立工程に移され、半導体装置と
して完成される。
の判定が行われ、不良品についてはその半導体素子の表
面に所定のマーキングが行われ廃棄されることになる
が、良品についてはマーキングが行われず、後の半導体
素子毎の分離工程及び組立工程に移され、半導体装置と
して完成される。
【０００４】ここで、不良半導体素子の表面にマーキン
グを施す装置として、レーザ・マーカ，スクラッチ式マ
ーカやインク式マーカ等があるが、これらいずれの装置
を使用したとしても、例えば後工程で使用する半導体素
子の表面の画像処理装置が確実に識別できるように、マ
ークを施す必要がある。
グを施す装置として、レーザ・マーカ，スクラッチ式マ
ーカやインク式マーカ等があるが、これらいずれの装置
を使用したとしても、例えば後工程で使用する半導体素
子の表面の画像処理装置が確実に識別できるように、マ
ークを施す必要がある。
【０００５】例に、不良品を示すマークを識別できなか
った場合には、不良品の半導体素子を良品として組み立
てて半導体装置を製造することになり、製造プロセス
上，原材料上，無駄が発生する。
った場合には、不良品の半導体素子を良品として組み立
てて半導体装置を製造することになり、製造プロセス
上，原材料上，無駄が発生する。
【０００６】このような識別不能事故は、半導体素子の
表面積に比較して、マークの表面積が小さい場合にしば
しば発生する。画像処理装置では、このように相対的に
検出されるマークが小さいと識別不能となるからであ
る。
表面積に比較して、マークの表面積が小さい場合にしば
しば発生する。画像処理装置では、このように相対的に
検出されるマークが小さいと識別不能となるからであ
る。
【０００７】逆にマークの表面積が大きすぎると、画像
処理装置での識別は可能であるが、表面積の小さい半導
体素子が流れて来た場合には隣接の半導体素子表面にま
でマークを付けてしまうことになるばかりでなく、レー
ザマーカ等を使用した場合では多くの発塵をともなう等
の欠点がある。
処理装置での識別は可能であるが、表面積の小さい半導
体素子が流れて来た場合には隣接の半導体素子表面にま
でマークを付けてしまうことになるばかりでなく、レー
ザマーカ等を使用した場合では多くの発塵をともなう等
の欠点がある。
【０００８】特に半導体素子の表面積が、多種多用途の
ため、バリアブルである場合、これに応じてマークの表
面積を自動的に変更することは、不可欠な機能となって
いる。
ため、バリアブルである場合、これに応じてマークの表
面積を自動的に変更することは、不可欠な機能となって
いる。
【０００９】以上のような状況から、半導体素子の表面
積に対して所定範囲の割合を有するマークを自動的に形
成することは、製造プロセス上極めて重要な課題となっ
ている。
積に対して所定範囲の割合を有するマークを自動的に形
成することは、製造プロセス上極めて重要な課題となっ
ている。
【００１０】このようなマークを自動的に形成するプロ
ーバを示す図５のブロック図を参照すると、半導体素子
の表面にマークを付けるマーキング部５３と、このマー
クを検出するマーキング後認識部５１と、マーキング面
積算出部５２と、マーキング面積規格格納部５５と、マ
ーキング面積の算出結果と規格値とを比較する比較部５
６と、比較結果の判断部５７と、ステージ駆動部５８
と、ステージ５４とを備える。
ーバを示す図５のブロック図を参照すると、半導体素子
の表面にマークを付けるマーキング部５３と、このマー
クを検出するマーキング後認識部５１と、マーキング面
積算出部５２と、マーキング面積規格格納部５５と、マ
ーキング面積の算出結果と規格値とを比較する比較部５
６と、比較結果の判断部５７と、ステージ駆動部５８
と、ステージ５４とを備える。
【００１１】まず、マーキング部５３でマーキングされ
たマーキング後を認識部５１て認識し、マーキング面積
を算出部５２で算出する。算出部５２で算出されたマー
キング面積と、格納部５５で格納されているマーキング
面積規格とを比較し、判断部５７で規格を満たしている
か否かを判断する。規格を満たしている（ＯＫ）場合
は、ステージ駆動部５８に信号を送り、次のマーキング
する半導体素子へステージ５４を移動する。規格を満た
していない（ＮＧ）場合は、マーキング部５３に信号を
送り、再度同じ素子の同じ位置にマーキングを行い、判
断部５７が規格を満たしていると判断するまで、上述の
動作を繰り返す。
たマーキング後を認識部５１て認識し、マーキング面積
を算出部５２で算出する。算出部５２で算出されたマー
キング面積と、格納部５５で格納されているマーキング
面積規格とを比較し、判断部５７で規格を満たしている
か否かを判断する。規格を満たしている（ＯＫ）場合
は、ステージ駆動部５８に信号を送り、次のマーキング
する半導体素子へステージ５４を移動する。規格を満た
していない（ＮＧ）場合は、マーキング部５３に信号を
送り、再度同じ素子の同じ位置にマーキングを行い、判
断部５７が規格を満たしていると判断するまで、上述の
動作を繰り返す。
【００１２】しかしながら、この種のプローバでは、半
導体素子の表面積に対するマーキング面積の大きさを判
定情報としておらず、マーキング面積比が小さいと、後
工程でマーキング後を認識できなくなる欠点がある。
導体素子の表面積に対するマーキング面積の大きさを判
定情報としておらず、マーキング面積比が小さいと、後
工程でマーキング後を認識できなくなる欠点がある。
【００１３】また、マーキング面積が規格を見たしてい
ない場合、再度マーキングを行うが、同一位置にマーキ
ングを行う為、例えばプローバの探針で決まる大きさで
マーキングするだけに留まり、必要な面積を得る為に
は、別途後工程で半導体素子の位置を変えて、再度マー
キングするという問題があった。
ない場合、再度マーキングを行うが、同一位置にマーキ
ングを行う為、例えばプローバの探針で決まる大きさで
マーキングするだけに留まり、必要な面積を得る為に
は、別途後工程で半導体素子の位置を変えて、再度マー
キングするという問題があった。
【００１４】ちなみに従来の半導体チップの不良マーク
形成方法を示す特開昭６１−５２１５１号公報を参照す
ると、くし歯状のニードル部を有するマーカで、半導体
チップ上に複数本の不良マークを同時に形成する方法だ
けが記載されている。しかし、半導体チップの表面積を
変更した場合等には、上述した技術と共通した問題点が
発生し、面積比の問題がなんら解決されていない。
形成方法を示す特開昭６１−５２１５１号公報を参照す
ると、くし歯状のニードル部を有するマーカで、半導体
チップ上に複数本の不良マークを同時に形成する方法だ
けが記載されている。しかし、半導体チップの表面積を
変更した場合等には、上述した技術と共通した問題点が
発生し、面積比の問題がなんら解決されていない。
【００１５】
【発明が解決しようとする課題】以上の諸問題点に鑑
み、本発明では、次の各課題を掲げる。（１）半導体素
子の表面積に対するマーク面積の割合を所定の許容範囲
内に留めるようにすること。（２）半導体素子の表面積
を変更した場合、これに自動的に応じて、マーク面積を
変更するようにすること。（３）マーキング後の画像処
理装置が、正確にマークの存在を認識できるようにする
こと。（４）製造プロセス及び原材料上、無駄を生じな
いようにすること。（５）隣接した半導体素子の表面に
まで、マーキングを行わないようにすること。（６）マ
ーキング時に、極力発塵を少なくし、破損事故を生じな
いようにすること。（７）マーキング作業が、短時間で
済むようにすること。（８）製造プロセスを追加しない
で済むようにすること。
み、本発明では、次の各課題を掲げる。（１）半導体素
子の表面積に対するマーク面積の割合を所定の許容範囲
内に留めるようにすること。（２）半導体素子の表面積
を変更した場合、これに自動的に応じて、マーク面積を
変更するようにすること。（３）マーキング後の画像処
理装置が、正確にマークの存在を認識できるようにする
こと。（４）製造プロセス及び原材料上、無駄を生じな
いようにすること。（５）隣接した半導体素子の表面に
まで、マーキングを行わないようにすること。（６）マ
ーキング時に、極力発塵を少なくし、破損事故を生じな
いようにすること。（７）マーキング作業が、短時間で
済むようにすること。（８）製造プロセスを追加しない
で済むようにすること。
【００１６】
【課題を解決するための手段】本発明の第１の構成は、
所定の規格内に入っていない半導体素子の表面にマーク
を施す手段を備えた半導体ウェハのマーキング装置にお
いて、前記表面のマークを検出してその表面積を算出す
る算出手段と、前記算出手段で得られた値が、あらかじ
め設定された許容範囲に入っているか否かを比較・判断
する手段と、この手段で許容範囲内に達していない場合
にはマークの形成位置を移動させて、さらにマークを形
成する手段とを備えたことを特徴とする。
所定の規格内に入っていない半導体素子の表面にマーク
を施す手段を備えた半導体ウェハのマーキング装置にお
いて、前記表面のマークを検出してその表面積を算出す
る算出手段と、前記算出手段で得られた値が、あらかじ
め設定された許容範囲に入っているか否かを比較・判断
する手段と、この手段で許容範囲内に達していない場合
にはマークの形成位置を移動させて、さらにマークを形
成する手段とを備えたことを特徴とする。
【００１７】本発明の第２の構成は、所定の規格内に入
っていない半導体素子の表面にマークを施す手段を備え
た半導体ウェハのマーキング装置において、前記半導体
素子の表面積を検出して算出する手段と、この手段に基
いて前記マークの必要表面積を指定する手段と、この手
段の指定値に基いて前記マークを形成する制御手段とを
備えたことを特徴とする。
っていない半導体素子の表面にマークを施す手段を備え
た半導体ウェハのマーキング装置において、前記半導体
素子の表面積を検出して算出する手段と、この手段に基
いて前記マークの必要表面積を指定する手段と、この手
段の指定値に基いて前記マークを形成する制御手段とを
備えたことを特徴とする。
【００１８】本発明の第３の構成は、所定の規格内に入
っていない半導体素子の表面にマークを施す工程を備え
た半導体ウェハのマーキング方法において、前記半導体
素子の表面積に対する前記マークの総表面積が所定の許
容範囲内に入るように、前記マークの形成位置を移動さ
せて、複数回前記マークを施すことを特徴とする。
っていない半導体素子の表面にマークを施す工程を備え
た半導体ウェハのマーキング方法において、前記半導体
素子の表面積に対する前記マークの総表面積が所定の許
容範囲内に入るように、前記マークの形成位置を移動さ
せて、複数回前記マークを施すことを特徴とする。
【００１９】本発明の第４の構成は、所定の規格内に入
っていない半導体素子の表面にマークを施す工程を備え
た半導体ウェハのマーキング方法において、前記半導体
素子の表面積に対して、所定の許容範囲内に入るような
前記マークの表面積を指定する工程と、この工程で指定
された値に基いて前記マークを施す工程とを設けたこと
を特徴とする。
っていない半導体素子の表面にマークを施す工程を備え
た半導体ウェハのマーキング方法において、前記半導体
素子の表面積に対して、所定の許容範囲内に入るような
前記マークの表面積を指定する工程と、この工程で指定
された値に基いて前記マークを施す工程とを設けたこと
を特徴とする。
【００２０】特に第４の構成において、前記マークを施
す工程の後に、この工程で所定のマークが形成されてい
るか否かを確認する工程と、前記マークが所定通り形成
されていない場合には、再度前記マークを施すことを特
徴とする。
す工程の後に、この工程で所定のマークが形成されてい
るか否かを確認する工程と、前記マークが所定通り形成
されていない場合には、再度前記マークを施すことを特
徴とする。
【００２１】
【実施例】本発明の第１の実施例のマーキング装置を示
す図１のブロック図を参照すると、この実施例は、レー
ザ・マーカ，スクラッチ式マーカやインク式マーカ等を
用いて半導体素子の表面にマークを付けるマーキング部
１３と、マーキング後の存在を検出するマーキング後認
識部１１と、認識されたマークの面積を算出するマーキ
ング面積算出部１２と、この半導体素子に必要とされる
マーキング面積を規格化してあらかじめ記憶させておく
マーキング面積規格格納部１５と、算出部１２と格納部
１５とのデータを比較する比較部１６と、比較したデー
タが所定の許容範囲内に入っているか否かを判断する判
断部１７と、比較したデータが所定の範囲内に入ってい
る場合にはこの半導体素子の次の半導体素子の判定を行
うべく、ステージを移動するステージ駆動部１８と、こ
の駆動部１８により移動するステージ１４と、所定の許
容範囲内に入っていない場合にマーキング面積不足分に
対応したマーキング回数即ちあと何階マーキングを行う
べきかを決定するマーキング回数算出部２０と、このマ
ーキング回数を一時記憶しておく不足分マーキング回数
格納部１９と、マーキング位置が半導体素子の表面のど
こに存在するかを検出するマーキング位置認識部１４
と、認識部１４の位置をもとにステージの移動量を算出
するステージ移動量算出部２１と、この算出部２１のデ
ータを一時記憶しておくステージ移動量格納部２２とを
備えている。
す図１のブロック図を参照すると、この実施例は、レー
ザ・マーカ，スクラッチ式マーカやインク式マーカ等を
用いて半導体素子の表面にマークを付けるマーキング部
１３と、マーキング後の存在を検出するマーキング後認
識部１１と、認識されたマークの面積を算出するマーキ
ング面積算出部１２と、この半導体素子に必要とされる
マーキング面積を規格化してあらかじめ記憶させておく
マーキング面積規格格納部１５と、算出部１２と格納部
１５とのデータを比較する比較部１６と、比較したデー
タが所定の許容範囲内に入っているか否かを判断する判
断部１７と、比較したデータが所定の範囲内に入ってい
る場合にはこの半導体素子の次の半導体素子の判定を行
うべく、ステージを移動するステージ駆動部１８と、こ
の駆動部１８により移動するステージ１４と、所定の許
容範囲内に入っていない場合にマーキング面積不足分に
対応したマーキング回数即ちあと何階マーキングを行う
べきかを決定するマーキング回数算出部２０と、このマ
ーキング回数を一時記憶しておく不足分マーキング回数
格納部１９と、マーキング位置が半導体素子の表面のど
こに存在するかを検出するマーキング位置認識部１４
と、認識部１４の位置をもとにステージの移動量を算出
するステージ移動量算出部２１と、この算出部２１のデ
ータを一時記憶しておくステージ移動量格納部２２とを
備えている。
【００２２】ここで、ステージ駆動部１８は、格納部１
９，２２のデータにも基いて駆動される。
９，２２のデータにも基いて駆動される。
【００２３】まず、最初に第１回目のマークとして、半
導体素子の表面に最小面積単位のマークを施す。
導体素子の表面に最小面積単位のマークを施す。
【００２４】この次に、マーキング部１３でマーキング
されたマーキング跡を、マーキング後認識部１１で認識
し、そのマーク面積をマーキング面積算出部１２で算出
し、そのマークの位置をマーキング位置認識部１４で認
識する。算出部１２で算出された面積と、マーキング面
積規格格納部４にあらかじめ格納されている規格値を、
比較部９で比較し、判断部１０で規格を満たしているか
否か、即ち所定の範囲内に入っているか否かを判断す
る。
されたマーキング跡を、マーキング後認識部１１で認識
し、そのマーク面積をマーキング面積算出部１２で算出
し、そのマークの位置をマーキング位置認識部１４で認
識する。算出部１２で算出された面積と、マーキング面
積規格格納部４にあらかじめ格納されている規格値を、
比較部９で比較し、判断部１０で規格を満たしているか
否か、即ち所定の範囲内に入っているか否かを判断す
る。
【００２５】ここで、規格を満たしている場合は、ステ
ージ駆動部１８に信号を送り、次のマーキングすべき半
導体素子までステージ１４を移動する。
ージ駆動部１８に信号を送り、次のマーキングすべき半
導体素子までステージ１４を移動する。
【００２６】また規格を満たしていない場合には、不足
分マーキング回数算出部２０で、規格に対する面積の不
足分を、何回マーキングすれば満たせるかの回数を算出
し、不足分マーキング回数格納部１９に一時格納する。
分マーキング回数算出部２０で、規格に対する面積の不
足分を、何回マーキングすれば満たせるかの回数を算出
し、不足分マーキング回数格納部１９に一時格納する。
【００２７】さらに、マーキング位置認識部１４で認識
したマーキング位置を基準として、不足分マーキング回
数算出部２０で算出したマーキング回数で、面積の不足
分を満たす為には、ステージ１４をどれだけ移動させれ
ばよいかの移動寸法をステージ移動量算出部２１で算出
し、ステージ移動量格納部２２へ格納する。次に、不足
分マーキング回数格納部１９に格納されたマーキング回
数と、ステージ移動量格納部２２に格納されたステージ
移動量とを用いて、ステージ１４を移動させてマーキン
グを行う事で、同じ半導体素子の表面に複数回マーキン
グ位置を変えることにより、全体のマークの面積を増大
させて、適切な大きさのマークを形成する。
したマーキング位置を基準として、不足分マーキング回
数算出部２０で算出したマーキング回数で、面積の不足
分を満たす為には、ステージ１４をどれだけ移動させれ
ばよいかの移動寸法をステージ移動量算出部２１で算出
し、ステージ移動量格納部２２へ格納する。次に、不足
分マーキング回数格納部１９に格納されたマーキング回
数と、ステージ移動量格納部２２に格納されたステージ
移動量とを用いて、ステージ１４を移動させてマーキン
グを行う事で、同じ半導体素子の表面に複数回マーキン
グ位置を変えることにより、全体のマークの面積を増大
させて、適切な大きさのマークを形成する。
【００２８】この実施例のマーキング装置を用いて、半
導体ペレットの表面にマークを形成した状態を示す図２
の斜視図を参照すると、最初に第１回目のマーク３１を
施す。次に図１の装置が上述した通り作動し、その結果
マーキング回数「１」の不足と判断され、駆動部１８で
半導体ペレット３０を移動した後、第２回目のマーク３
２を施す。ここで、マーキングは終了する。
導体ペレットの表面にマークを形成した状態を示す図２
の斜視図を参照すると、最初に第１回目のマーク３１を
施す。次に図１の装置が上述した通り作動し、その結果
マーキング回数「１」の不足と判断され、駆動部１８で
半導体ペレット３０を移動した後、第２回目のマーク３
２を施す。ここで、マーキングは終了する。
【００２９】このような一つの半導体素子の表面積に対
するマーク総面積は、２％以上であれば可能であるが、
より好ましくは１０％乃至３０％程度である。これは、
画像処理能力にも依存している。
するマーク総面積は、２％以上であれば可能であるが、
より好ましくは１０％乃至３０％程度である。これは、
画像処理能力にも依存している。
【００３０】さらに、第２回目のマーク３２が正常に行
われたか否かを確認するためには、さらにもう一度作動
させて、判断部１７が規格を満足していることを確認す
ることが、信頼性を向上させる上で、より好ましい。
われたか否かを確認するためには、さらにもう一度作動
させて、判断部１７が規格を満足していることを確認す
ることが、信頼性を向上させる上で、より好ましい。
【００３１】この実施例は、マーキング面積と規格とを
比較し、面積の不足分を何回マーキングすれは規格を満
たすかを算出する不足分マーキング回数算出部２０と、
マーキング位置を変える為にどれだけステージを移動さ
せたらよいか算出するステージ移動量算出部２２とを備
えているため、同じ素子に位置を変更して複数回のマー
キングが出来るため、マーキング面積を大きくする事が
可能となる。
比較し、面積の不足分を何回マーキングすれは規格を満
たすかを算出する不足分マーキング回数算出部２０と、
マーキング位置を変える為にどれだけステージを移動さ
せたらよいか算出するステージ移動量算出部２２とを備
えているため、同じ素子に位置を変更して複数回のマー
キングが出来るため、マーキング面積を大きくする事が
可能となる。
【００３２】この結果、半導体素子の表面積を変更して
も、適切な大きさのマーキングが行われ、またマーキン
グ後の確認をしているため、製造プロセス上の無駄が発
生せず、必要以上に大きなマークを形成しないので発塵
も少なく、マーキング作業も短時間で行うことができ、
さらに別途製造プロセスを追加する必要がない等の利点
がある。
も、適切な大きさのマーキングが行われ、またマーキン
グ後の確認をしているため、製造プロセス上の無駄が発
生せず、必要以上に大きなマークを形成しないので発塵
も少なく、マーキング作業も短時間で行うことができ、
さらに別途製造プロセスを追加する必要がない等の利点
がある。
【００３３】本発明の第２の実施例のマーキング装置を
示す図３のブロック図を参照すると、この実施例は、半
導体素子を載置するステージ４０と、半導体素子の表面
を撮像する画像入力手段４１と、上述したいずれかの方
法でマーキングを施すマーキング部４と、マーク表面積
算出部４２′と、半導体素子の表面積の算出手段４２
と、この手段４２に基いて適切なマーク面積を算出して
指定する指定部４３と、この指定部４３の指定値に基い
てステージの移動量を算出する移動量算出部４４と、算
出部４２′と算出手段４２との算出値を比較する比較部
４８と、比較部４８での比較値が「良」即ち正常にマー
キングされていた場合は、ステージを駆動し、正常にマ
ーキングされていない場合は再度マーキングを行うよう
に指示する判断部４９と、ステージの駆動部４５とを備
える。
示す図３のブロック図を参照すると、この実施例は、半
導体素子を載置するステージ４０と、半導体素子の表面
を撮像する画像入力手段４１と、上述したいずれかの方
法でマーキングを施すマーキング部４と、マーク表面積
算出部４２′と、半導体素子の表面積の算出手段４２
と、この手段４２に基いて適切なマーク面積を算出して
指定する指定部４３と、この指定部４３の指定値に基い
てステージの移動量を算出する移動量算出部４４と、算
出部４２′と算出手段４２との算出値を比較する比較部
４８と、比較部４８での比較値が「良」即ち正常にマー
キングされていた場合は、ステージを駆動し、正常にマ
ーキングされていない場合は再度マーキングを行うよう
に指示する判断部４９と、ステージの駆動部４５とを備
える。
【００３４】まず、ステージ４０上に半導体素子が載置
され、この素子表面を画像入力手段４１で撮像し、撮像
された半導体素子の表面積を算出手段４２で算出し、こ
れに基いて適切なマークの面積を指定する指定部４３
と、この指定値に基いてマーキング部４６の移動量を算
出部４４で算出し、半導体素子の表面積に相応した面積
のマークをマーキング部４６で形成する。
され、この素子表面を画像入力手段４１で撮像し、撮像
された半導体素子の表面積を算出手段４２で算出し、こ
れに基いて適切なマークの面積を指定する指定部４３
と、この指定値に基いてマーキング部４６の移動量を算
出部４４で算出し、半導体素子の表面積に相応した面積
のマークをマーキング部４６で形成する。
【００３５】以上のように、適切な面積のマークを形成
するだけの目的では、ステージ４０，画像入力手段４
１，表面積算出手段４２，マーク面積指定部４３，算出
部４４，マーキング部４６が必要であるが、マーキング
跡を調べて正確にマーキングされているか否かの確認を
行うためには、マーク表面積算出部４２′，比較部４
８，判断部４９，ステージ駆動部４５を上記ブロックに
追加構成する。
するだけの目的では、ステージ４０，画像入力手段４
１，表面積算出手段４２，マーク面積指定部４３，算出
部４４，マーキング部４６が必要であるが、マーキング
跡を調べて正確にマーキングされているか否かの確認を
行うためには、マーク表面積算出部４２′，比較部４
８，判断部４９，ステージ駆動部４５を上記ブロックに
追加構成する。
【００３６】即ち、マーク表面積算出部４２′で、マー
キング後の表面積を算出し、これが半導体素子の表面積
に相応した値となっているか否か算出手段４２の算出値
と比較部４８で比較し、許容範囲内であれば、この半導
体素子のマーキングを終了し、次の半導体素子のマーキ
ングを行うべく、ステージ４０を移動させる。しかし、
許容値に入っていない場合には、再度マーキング部４６
を用いて、第１回目と同じ移動量で、同じ半導体素子に
マークを形成する。
キング後の表面積を算出し、これが半導体素子の表面積
に相応した値となっているか否か算出手段４２の算出値
と比較部４８で比較し、許容範囲内であれば、この半導
体素子のマーキングを終了し、次の半導体素子のマーキ
ングを行うべく、ステージ４０を移動させる。しかし、
許容値に入っていない場合には、再度マーキング部４６
を用いて、第１回目と同じ移動量で、同じ半導体素子に
マークを形成する。
【００３７】上述した第２の実施例のマーキング装置を
使用して、不良半導体ペレットの表面にマーキングを施
した状態を示す図４の斜視図を参照すると、この半導体
ペレット４７の表面には、算出部４４で指定された移動
量に基いて、マーキング部４６で、一回でマーク４８を
施して、終了する。即ち、唯一回でマーキング作業が終
了する。このマーク４８の面積を確認する場合には、上
述した通りの構成を利用する。
使用して、不良半導体ペレットの表面にマーキングを施
した状態を示す図４の斜視図を参照すると、この半導体
ペレット４７の表面には、算出部４４で指定された移動
量に基いて、マーキング部４６で、一回でマーク４８を
施して、終了する。即ち、唯一回でマーキング作業が終
了する。このマーク４８の面積を確認する場合には、上
述した通りの構成を利用する。
【００３８】この第２の実施例によれば、半導体表面積
を算出してマーク面積を指定しているため、半導体素子
の表面積が変更となっても、直ちにマーク面積を変更す
ることができ、またマーキング後の確認をしているた
め、製造プロセス上の無駄が発生せず、必要以上の面積
をマークすることもないため、隣接した半導体素子にま
でマーキングしてしまうといった事故もなく、マーキン
グ作業が短時間で済む等の利点がある。さらに、従来の
図５と技術と比較しても、製造プロセスを新たに追加し
ないで済むという利点もある。また、唯一回のマーキン
グ作業で済むため、作業時間が極めて短時間となり、作
業能率が向上する。
を算出してマーク面積を指定しているため、半導体素子
の表面積が変更となっても、直ちにマーク面積を変更す
ることができ、またマーキング後の確認をしているた
め、製造プロセス上の無駄が発生せず、必要以上の面積
をマークすることもないため、隣接した半導体素子にま
でマーキングしてしまうといった事故もなく、マーキン
グ作業が短時間で済む等の利点がある。さらに、従来の
図５と技術と比較しても、製造プロセスを新たに追加し
ないで済むという利点もある。また、唯一回のマーキン
グ作業で済むため、作業時間が極めて短時間となり、作
業能率が向上する。
【００３９】図２，図４に示した半導体ペレット３０，
４７は、すでに分離されたペレット単位で説明されてい
るが、これに限定されるものではなく、半導体ウェハ内
の半導体素子の状態即ち未分離状態の素子においても、
上述した第１，第２の実施例のマーキング装置が使用で
きる。この場合には、半導体ウェハ内に配列されている
半導体素子のうち不良素子にマーキングを行なうよう
に、ステージが制御される。
４７は、すでに分離されたペレット単位で説明されてい
るが、これに限定されるものではなく、半導体ウェハ内
の半導体素子の状態即ち未分離状態の素子においても、
上述した第１，第２の実施例のマーキング装置が使用で
きる。この場合には、半導体ウェハ内に配列されている
半導体素子のうち不良素子にマーキングを行なうよう
に、ステージが制御される。
【００４０】第１，第２の実施例ではステージ１４，４
０が移動する場合を説明したが、逆にマーキング部１
３，４６の方が移動しても良く、要するに相対的に移動
する構成であれば良い。
０が移動する場合を説明したが、逆にマーキング部１
３，４６の方が移動しても良く、要するに相対的に移動
する構成であれば良い。
【００４１】また、図２，図４では、いずれのマーク３
１，３２，４８も、方形のペレットに対して斜方向にマ
ークの境目が形成されるようにしたが、ペレットの分離
帯や表面の配線等と、マーキングが明瞭に区別できるよ
うに、４５度程度の傾斜マークが好ましく、３０度乃至
６０度でも可能である。
１，３２，４８も、方形のペレットに対して斜方向にマ
ークの境目が形成されるようにしたが、ペレットの分離
帯や表面の配線等と、マーキングが明瞭に区別できるよ
うに、４５度程度の傾斜マークが好ましく、３０度乃至
６０度でも可能である。
【００４２】尚、図１，図３の各ブロックは、機構部分
及び光学機器部分を除いて、半導体集積回路装置を主構
成とする配線基板の組み合わせによって実現できるが、
このような複数の配線基板に所定の回路機能を組み込む
他に、パーソナル・コンピュータを使用して、これに措
定のプログラムを組み込むことによっても実現すること
ができ、この場合はプログラムの変更により、簡単に機
能の変更ができる。
及び光学機器部分を除いて、半導体集積回路装置を主構
成とする配線基板の組み合わせによって実現できるが、
このような複数の配線基板に所定の回路機能を組み込む
他に、パーソナル・コンピュータを使用して、これに措
定のプログラムを組み込むことによっても実現すること
ができ、この場合はプログラムの変更により、簡単に機
能の変更ができる。
【００４３】
【発明の効果】以上の通り、本発明によれば、半導体素
子又は半導体ペレットに相応した面積のマークが形成さ
れるため、これを正確に判読できるようになり、上述し
た（１）乃至（８）の各課題がことごとく達成される。
子又は半導体ペレットに相応した面積のマークが形成さ
れるため、これを正確に判読できるようになり、上述し
た（１）乃至（８）の各課題がことごとく達成される。
【図１】本発明の第１の実施例のブロック図である。
【図２】第１の実施例によって形成されたマークを示す
斜視図である。
斜視図である。
【図３】本発明の第２の実施例のブロック図である。
【図４】第２の実施例によって形成されたマークを示す
斜視図である。
斜視図である。
【図５】従来のマーキング装置を示すブロック図であ
る。
る。
１１，５１ マーキング跡認識部 １２，５２ マーキング面積算出部 １３，４６，５３ マーキング部 １４，４０，５４ ステージ １５，５５ マーキング面積規格格納部 １６，４８，５６ 比較部 １７，４９，５７ 判断部 １８，４５，５８ ステージ駆動部 １９ 不足分マーキング回数格納部 ２０ マーキング回数算出部 ２１ ステージ移動量算出部 ２２ ステージ移動量格納部 ３１，３２，４８ マーク ３０，４７ 半導体ペレット ４１ 画像入力手段 ４２ 表面積算出手段 ４２′ マーク表面積算出部 ４３ マーク面積指定部 ４４ ステージ移動量算出部
Claims (5)
- 【請求項１】 所定の規格内に入っていない半導体素子
の表面にマークを施す手段を備えた半導体ウェハのマー
キング装置において、前記表面のマークを検出してその
表面積を算出する算出手段と、前記算出手段で得られた
値が、あらかじめ設定された許容範囲に入っているか否
かを比較・判断する手段と、この手段で許容範囲内に達
していない場合にはマークの形成位置を移動させて、さ
らにマークを形成する手段とを備えたことを特徴とする
半導体ウェハのマーキング装置。 - 【請求項２】 所定の規格内に入っていない半導体素子
の表面にマークを施す手段を備えた半導体ウェハのマー
キング装置において、前記半導体素子の表面積を検出し
て算出する手段と、この手段に基いて前記マークの必要
表面積を指定する手段と、この手段の指定値に基いて前
記マークを形成する制御手段とを備えたことを特徴とす
る半導体ウェハのマーキング装置。 - 【請求項３】 所定の規格内に入っていない半導体素子
の表面にマークを施す工程を備えた半導体ウェハのマー
キング方法において、前記半導体素子の表面積に対する
前記マークの総表面積が所定の許容範囲内に入るよう
に、前記マークの形成位置を移動させて、複数回前記マ
ークを施すことを特徴とする半導体ウェハのマーキング
方法。 - 【請求項４】 所定の規格内に入っていない半導体素子
の表面にマークを施す工程を備えた半導体ウェハのマー
キング方法において、前記半導体素子の表面積に対し
て、所定の許容範囲内に入るような前記マークの表面積
を指定する工程と、この工程で指定された値に基いて前
記マークを施す工程とを設けたことを特徴とする半導体
ウェハのマーキング方法。 - 【請求項５】 前記マークを施す工程の後に、この工程
で所定のマークが形成されているか否かを確認する工程
と、前記マークが所定通り形成されていない場合には再
度前記マークを施す請求項４記載の半導体ウェハのマー
キング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7133700A JP2818551B2 (ja) | 1995-05-31 | 1995-05-31 | 半導体ウェハのマーキング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7133700A JP2818551B2 (ja) | 1995-05-31 | 1995-05-31 | 半導体ウェハのマーキング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330367A true JPH08330367A (ja) | 1996-12-13 |
| JP2818551B2 JP2818551B2 (ja) | 1998-10-30 |
Family
ID=15110849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7133700A Expired - Fee Related JP2818551B2 (ja) | 1995-05-31 | 1995-05-31 | 半導体ウェハのマーキング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818551B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735333A (en) * | 1980-08-12 | 1982-02-25 | Nec Corp | Inspection equipment of semiconductor wafer |
| JPS6024031A (ja) * | 1983-07-19 | 1985-02-06 | Telmec Co Ltd | 半導体ウエハプロ−バ |
| JPS62136041A (ja) * | 1985-12-10 | 1987-06-19 | Canon Inc | ウエハプロ−バ |
| JPS62118691U (ja) * | 1986-01-20 | 1987-07-28 | ||
| JPH04287338A (ja) * | 1991-03-15 | 1992-10-12 | Nec Yamagata Ltd | 半導体ウェーハプロービング装置 |
-
1995
- 1995-05-31 JP JP7133700A patent/JP2818551B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735333A (en) * | 1980-08-12 | 1982-02-25 | Nec Corp | Inspection equipment of semiconductor wafer |
| JPS6024031A (ja) * | 1983-07-19 | 1985-02-06 | Telmec Co Ltd | 半導体ウエハプロ−バ |
| JPS62136041A (ja) * | 1985-12-10 | 1987-06-19 | Canon Inc | ウエハプロ−バ |
| JPS62118691U (ja) * | 1986-01-20 | 1987-07-28 | ||
| JPH04287338A (ja) * | 1991-03-15 | 1992-10-12 | Nec Yamagata Ltd | 半導体ウェーハプロービング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2818551B2 (ja) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3137687B2 (ja) | ターゲットボンディング点自動教育方法 | |
| US7013039B2 (en) | Image processing method, an image processing device and a bonding apparatus | |
| US6278193B1 (en) | Optical sensing method to place flip chips | |
| US20040220770A1 (en) | Pass/fail judgment device, pass/fail judgment program, pass/fail judgment method, and multivariate statistics analyzer | |
| US6212761B1 (en) | Method for manufacturing thin-film magnetic head | |
| US6421456B1 (en) | Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks | |
| JP2591464B2 (ja) | ダイボンディング装置 | |
| JPH04315907A (ja) | 半田の形状検査方法 | |
| US7593571B2 (en) | Component edge detecting method, computer-readable recording medium and component inspection apparatus | |
| JP2993398B2 (ja) | ピックアップ装置及びピックアップ方法 | |
| JPH08330367A (ja) | 半導体ウェハのマーキング装置及びそのマーキング方法 | |
| US5007097A (en) | Lead's position recognizing device | |
| JP2595962B2 (ja) | 半導体装置 | |
| JP3189642B2 (ja) | リード先端部の位置検出方法 | |
| KR100441275B1 (ko) | 반도체 패키지의 리드 검사방법 | |
| US20020114520A1 (en) | Position detection device and method | |
| JP2000294466A (ja) | チップマップ生成方法およびその装置 | |
| JPS6412091B2 (ja) | ||
| JP3749021B2 (ja) | 電子部品の部品データ入力装置及び電子部品の部品データ入力方法 | |
| JP3300264B2 (ja) | 半導体チップ認識方法 | |
| JPH08110216A (ja) | 外観検査装置の対象面認識処理装置 | |
| JPS62291126A (ja) | パタ−ン認識マ−ク | |
| JPS62154743A (ja) | ワイヤ−ボンダ−用パタ−ン認識方法 | |
| JPH01194331A (ja) | マーキングによるダイボンディング方法 | |
| JP3973668B2 (ja) | 電子部品の部品データ入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980721 |
|
| LAPS | Cancellation because of no payment of annual fees |