JPH08330464A - ピン・グリッド・アレイ構造ｌｓｉ - Google Patents
ピン・グリッド・アレイ構造ｌｓｉInfo
- Publication number
- JPH08330464A JPH08330464A JP13367995A JP13367995A JPH08330464A JP H08330464 A JPH08330464 A JP H08330464A JP 13367995 A JP13367995 A JP 13367995A JP 13367995 A JP13367995 A JP 13367995A JP H08330464 A JPH08330464 A JP H08330464A
- Authority
- JP
- Japan
- Prior art keywords
- guide pin
- lead terminal
- lsi
- pin
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】実装時の位置決め用ガイドピン付を備えるピン
・グリッド・アレイ構造ＬＳＩにおいて、ガイドピンの
製造を容易にし、しかも実装時の位置決め精度を従来よ
り高める。 【構成】位置決め用ガイドピン１１の材料を信号処理用
リード端子２の材料と同一とすると共に、形状を、根元
部分においてはリード端子２より太い柱状で、その柱状
部分より先においては先細りの形状とする。
・グリッド・アレイ構造ＬＳＩにおいて、ガイドピンの
製造を容易にし、しかも実装時の位置決め精度を従来よ
り高める。 【構成】位置決め用ガイドピン１１の材料を信号処理用
リード端子２の材料と同一とすると共に、形状を、根元
部分においてはリード端子２より太い柱状で、その柱状
部分より先においては先細りの形状とする。
Description
【０００１】
【産業上の利用分野】本発明はピン・グリッド・アレイ
（ＰＧＡ）構造ＬＳＩに関し、特に、ＬＳＩ実装時の位
置決め用ガイドピンを備えるＰＧＡ構造ＬＳＩに関す
る。
（ＰＧＡ）構造ＬＳＩに関し、特に、ＬＳＩ実装時の位
置決め用ガイドピンを備えるＰＧＡ構造ＬＳＩに関す
る。
【０００２】
【従来の技術】ストレート・リード・タイプのＬＳＩで
面付け可能な部品としては、従来、デュアル・イン・ラ
イン型のＭＳＰ（ミニ・スクエア・パッケージ）のもの
が知られている。これに対し、ＰＧＡ（ピン・グリッド
・アレイ）構造のＬＳＩのように、ストレートタイプリ
ードがパッケージ下面に上からは見えないように格子状
に配列されたＬＳＩを面付け可能にする技術が、特開昭
６２ー２４３３４７号公報に開示されている。この公報
記載のＰＧＡ構造ＬＳＩの斜視図および底面図をそれぞ
れ、図４（ａ），（ｂ）に示す。図４を参照して、この
ＬＳＩ１はパッケージの下面に、信号の入出力や電源の
供給のための格子状配列のリード端子２を多数備えてい
る。更に、パッケージの四隅には、ガイドピン１０が設
けられている。このＬＳＩ１をプリント配線基板などに
実装するときは、ガイドピン１０を基板側に設けたガイ
ド用のスルーホールに挿入することにより、信号処理用
の多数のリード端子２を基板側の電極に、同時に正しく
位置合せできる。
面付け可能な部品としては、従来、デュアル・イン・ラ
イン型のＭＳＰ（ミニ・スクエア・パッケージ）のもの
が知られている。これに対し、ＰＧＡ（ピン・グリッド
・アレイ）構造のＬＳＩのように、ストレートタイプリ
ードがパッケージ下面に上からは見えないように格子状
に配列されたＬＳＩを面付け可能にする技術が、特開昭
６２ー２４３３４７号公報に開示されている。この公報
記載のＰＧＡ構造ＬＳＩの斜視図および底面図をそれぞ
れ、図４（ａ），（ｂ）に示す。図４を参照して、この
ＬＳＩ１はパッケージの下面に、信号の入出力や電源の
供給のための格子状配列のリード端子２を多数備えてい
る。更に、パッケージの四隅には、ガイドピン１０が設
けられている。このＬＳＩ１をプリント配線基板などに
実装するときは、ガイドピン１０を基板側に設けたガイ
ド用のスルーホールに挿入することにより、信号処理用
の多数のリード端子２を基板側の電極に、同時に正しく
位置合せできる。
【０００３】
【発明が解決しようとする課題】このＰＧＡ構造ＬＳＩ
では、上記公報の図面第４図および３図から明かなよう
に、ガイドピン１０は信号処理用リード端子２と同じ太
さで、長さを長くされているだけである。又、ガイドピ
ン１０の先端は長手方向軸に垂直に切り落されており、
根元部分の太さと先端部分の太さとは同一である。ガイ
ドピン１０の構造がこのようなものである場合、実装基
板側の位置決め用スルーホールの形状にガイドピン１０
とのクリアランスを持たせないと、ガイドピンの挿入が
非常に困難である。しかしながら、そのクリアランスが
大きすぎる場合は逆に、位置決め精度が低下することに
なる。又、リード端子２と同じ太さのガイドピン１０
に、上記公報に記載されているような、外力によるリー
ド端子２の変形防護機能を持たせるには、ガイドピン１
０をリード端子２に比べて剛性の高い別の材料で形成し
なければならない。その結果、製造工程が複雑になって
しまう。
では、上記公報の図面第４図および３図から明かなよう
に、ガイドピン１０は信号処理用リード端子２と同じ太
さで、長さを長くされているだけである。又、ガイドピ
ン１０の先端は長手方向軸に垂直に切り落されており、
根元部分の太さと先端部分の太さとは同一である。ガイ
ドピン１０の構造がこのようなものである場合、実装基
板側の位置決め用スルーホールの形状にガイドピン１０
とのクリアランスを持たせないと、ガイドピンの挿入が
非常に困難である。しかしながら、そのクリアランスが
大きすぎる場合は逆に、位置決め精度が低下することに
なる。又、リード端子２と同じ太さのガイドピン１０
に、上記公報に記載されているような、外力によるリー
ド端子２の変形防護機能を持たせるには、ガイドピン１
０をリード端子２に比べて剛性の高い別の材料で形成し
なければならない。その結果、製造工程が複雑になって
しまう。
【０００４】従って本発明は、実装時の位置決め精度が
従来のものよりも高く、しかも製造が容易なＰＧＡ構造
ＬＳＩを提供することを目的とするものである。
従来のものよりも高く、しかも製造が容易なＰＧＡ構造
ＬＳＩを提供することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明のピン・グリッド
・アレイ構造ＬＳＩは、パッケージ下面に、その面から
垂直に外方に延びる複数の信号処理用リード端子と実装
時の位置決め用ガイドピンとを備えるガイドピン付きの
ピン・グリッド・アレイ構造ＬＳＩにおいて、前記ガイ
ドピンの材料を前記リード端子の材料と同一とすると共
に、形状を、根元部分においては前記リード端子より太
い柱状で、その柱状部分より先においては先細りの形状
としたことを特徴とする。
・アレイ構造ＬＳＩは、パッケージ下面に、その面から
垂直に外方に延びる複数の信号処理用リード端子と実装
時の位置決め用ガイドピンとを備えるガイドピン付きの
ピン・グリッド・アレイ構造ＬＳＩにおいて、前記ガイ
ドピンの材料を前記リード端子の材料と同一とすると共
に、形状を、根元部分においては前記リード端子より太
い柱状で、その柱状部分より先においては先細りの形状
としたことを特徴とする。
【０００６】
【作用】本発明においてパッケージの四隅に設けたガイ
ドピンは、材料がパッケージ下面の信号処理用リード端
子と同じ材料であり、太く、長い。従って、製造が容易
で且つ、外力によるリード端子の変形に対する防護機能
が高い。しかも、ガイドピンが先細りになっているの
で、実装基板側の位置決め用スルーホールは、ガイドピ
ンの先端に対しては大きなクリアランスをもって容易な
挿入を保証し、ガイドピンの根元部分に対してはクリア
ランスを小さくし、高度な位置決め精度を保証する。す
なわち、挿入が簡単でしかも高い位置決め精度が得られ
る。
ドピンは、材料がパッケージ下面の信号処理用リード端
子と同じ材料であり、太く、長い。従って、製造が容易
で且つ、外力によるリード端子の変形に対する防護機能
が高い。しかも、ガイドピンが先細りになっているの
で、実装基板側の位置決め用スルーホールは、ガイドピ
ンの先端に対しては大きなクリアランスをもって容易な
挿入を保証し、ガイドピンの根元部分に対してはクリア
ランスを小さくし、高度な位置決め精度を保証する。す
なわち、挿入が簡単でしかも高い位置決め精度が得られ
る。
【０００７】
【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１（ａ），（ｂ）はそれぞれ、
本発明の第１の実施例によるＰＧＡ構造ＬＳＩの斜視図
および底面図である。図１を参照して、このＬＳＩ１
は、パッケージの四隅に横断面が円形のガイドピン１１
を備えている。このガイドピン１１の材料が信号処理用
のリード端子２の材料と同じである点と、ガイドピン１
１の形状が根元部分は太い円柱状でそれより先は先細り
となっている点とが、図４に示す従来のＰＧＡ構造ＬＳ
Ｉと異なっている。ガイドピン１１はパッケージから、
リード端子２の長さ＋実装用基板の厚さ（基板上の電極
パッドの厚さを含む）程度の長さ迄はリード端子２より
太く、それより先は円錐形に先細りになっている。ガイ
ドピン１１先端の形状はイメージとしては、円錐の先端
を少しカットした形状である。
を参照して説明する。図１（ａ），（ｂ）はそれぞれ、
本発明の第１の実施例によるＰＧＡ構造ＬＳＩの斜視図
および底面図である。図１を参照して、このＬＳＩ１
は、パッケージの四隅に横断面が円形のガイドピン１１
を備えている。このガイドピン１１の材料が信号処理用
のリード端子２の材料と同じである点と、ガイドピン１
１の形状が根元部分は太い円柱状でそれより先は先細り
となっている点とが、図４に示す従来のＰＧＡ構造ＬＳ
Ｉと異なっている。ガイドピン１１はパッケージから、
リード端子２の長さ＋実装用基板の厚さ（基板上の電極
パッドの厚さを含む）程度の長さ迄はリード端子２より
太く、それより先は円錐形に先細りになっている。ガイ
ドピン１１先端の形状はイメージとしては、円錐の先端
を少しカットした形状である。
【０００８】図２に、本実施例をプリント配線基板に実
装するときの状態および実装後の接続状態を示す。図２
を参照して、ガイドピン１１が配線基板３のスルーホー
ル５に挿入される。ＬＳＩ１は先端に行くほど先細りに
なっているガイドピン９にガイドされ、挿入すればする
ほど、パッケージ下面のリード端子２が配線基板上の電
極パッド４に正しく位置決めされて行く。これにより、
ガイドピン１１のスルーホール５への挿入当初にたとえ
多少の位置ずれがあっても、最終的には各リード端子２
が電極パッド４に正しく位置合せされる。
装するときの状態および実装後の接続状態を示す。図２
を参照して、ガイドピン１１が配線基板３のスルーホー
ル５に挿入される。ＬＳＩ１は先端に行くほど先細りに
なっているガイドピン９にガイドされ、挿入すればする
ほど、パッケージ下面のリード端子２が配線基板上の電
極パッド４に正しく位置決めされて行く。これにより、
ガイドピン１１のスルーホール５への挿入当初にたとえ
多少の位置ずれがあっても、最終的には各リード端子２
が電極パッド４に正しく位置合せされる。
【０００９】次に、本発明の第２の実施例について説明
する。図３は、本発明の第２の実施例によるＰＧＡ構造
ＬＳＩの斜視図および底面図である。図３を参照して、
本実施例は、パッケージの四隅に設けたガイドピン１２
の形状が第１の実施例と異っている。すなわち、ガイド
ピン１２は横断面の形状が四角形であり、根元からリー
ド端子２＋実装基板の厚さ（基板上の電極パッドの厚さ
を含む）程度の長さ迄は太い角柱状で、それより先は先
細りとなっている。ガイドピン７先端の形状はイメージ
としては、四角錐を少しカットした形状である。本実施
例でも、第１の実施例と同様に、ガイドピン１２先端が
先細りとなっているので、実装基板側のスルーホールに
挿入しやすく、挿入するにつれてガイドピンとスルーホ
ールとの間のクリアランスが小さくなって行って、それ
ぞれのリード端子２は最終的に実装基板側の電極パッド
に正しく位置合せされる。しかも、リード端子２は太い
ガイドピン１２で、外力によって変形しないように防護
される。
する。図３は、本発明の第２の実施例によるＰＧＡ構造
ＬＳＩの斜視図および底面図である。図３を参照して、
本実施例は、パッケージの四隅に設けたガイドピン１２
の形状が第１の実施例と異っている。すなわち、ガイド
ピン１２は横断面の形状が四角形であり、根元からリー
ド端子２＋実装基板の厚さ（基板上の電極パッドの厚さ
を含む）程度の長さ迄は太い角柱状で、それより先は先
細りとなっている。ガイドピン７先端の形状はイメージ
としては、四角錐を少しカットした形状である。本実施
例でも、第１の実施例と同様に、ガイドピン１２先端が
先細りとなっているので、実装基板側のスルーホールに
挿入しやすく、挿入するにつれてガイドピンとスルーホ
ールとの間のクリアランスが小さくなって行って、それ
ぞれのリード端子２は最終的に実装基板側の電極パッド
に正しく位置合せされる。しかも、リード端子２は太い
ガイドピン１２で、外力によって変形しないように防護
される。
【００１０】尚、これまでの実施例においてガイドピン
は、実装時の位置決めのみならずＬＳＩの製造時に、自
動製造装置における位置決めに利用されて、その精度向
上や製造能力の向上に寄与した。
は、実装時の位置決めのみならずＬＳＩの製造時に、自
動製造装置における位置決めに利用されて、その精度向
上や製造能力の向上に寄与した。
【００１１】
【発明の効果】以上説明したように、本発明は、パッケ
ージ下面に、その面から垂直に外方に延びる複数の信号
処理用リード端子と実装時の位置決め用ガイドピンとを
備えるガイドピン付きのピン・グリッド・アレイ構造Ｌ
ＳＩに対して、ガイドピンの材料をリード端子の材料と
同一とすると共に、形状を、根元部分においてはリード
端子より太い柱状で、その柱状部分より先においては先
細りの形状としている。これにより本発明によれば、ガ
イドピンを実装用基板側の位置決め用スルーホールに挿
入するに際して、当初多少の位置ずれが有ったとして
も、挿入するにつれてガイドピンとスルーホールとのク
リアランスが小さくなって行き、最終的に、リード端子
と実装用基板側の電極パッドとが高精度で位置合せされ
る。又、ガイドピンをリード端子と同一の材料で太くし
ているので、製造が容易でしかも、外力によるリード端
子の変形防護機能が高い。
ージ下面に、その面から垂直に外方に延びる複数の信号
処理用リード端子と実装時の位置決め用ガイドピンとを
備えるガイドピン付きのピン・グリッド・アレイ構造Ｌ
ＳＩに対して、ガイドピンの材料をリード端子の材料と
同一とすると共に、形状を、根元部分においてはリード
端子より太い柱状で、その柱状部分より先においては先
細りの形状としている。これにより本発明によれば、ガ
イドピンを実装用基板側の位置決め用スルーホールに挿
入するに際して、当初多少の位置ずれが有ったとして
も、挿入するにつれてガイドピンとスルーホールとのク
リアランスが小さくなって行き、最終的に、リード端子
と実装用基板側の電極パッドとが高精度で位置合せされ
る。又、ガイドピンをリード端子と同一の材料で太くし
ているので、製造が容易でしかも、外力によるリード端
子の変形防護機能が高い。
【図１】本発明の第１の実施例によるガイドピン付きＰ
ＧＡ構造ＬＳＩの、斜視図および底面図である。
ＧＡ構造ＬＳＩの、斜視図および底面図である。
【図２】図１に示すＬＳＩを実装基板に実装するときの
状態および実装後の状態を示す図である。
状態および実装後の状態を示す図である。
【図３】本発明の第２の実施例によるガイドピン付きＰ
ＧＡ構造ＬＳＩの、斜視図および底面図である。
ＧＡ構造ＬＳＩの、斜視図および底面図である。
【図４】従来のガイドピン付きＰＧＡ構造ＬＳＩの、斜
視図および底面図である。
視図および底面図である。
１ ＬＳＩ ２ リード端子 ３ プリント配線基板 ４ 電極パッド ５ スルーホール １０，１１，１２ ガイドピン
Claims (3)
- 【請求項１】 パッケージ下面に、その面から垂直に外
方に延びる複数の信号処理用リード端子と実装時の位置
決め用ガイドピンとを備えるガイドピン付きのピン・グ
リッド・アレイ構造ＬＳＩにおいて、 前記ガイドピンの材料を前記リード端子の材料と同一と
すると共に、形状を、根元部分においては前記リード端
子より太い柱状で、その柱状部分より先においては先細
りの形状としたことを特徴とするガイドピン付きのピン
・グリッド・アレイ構造ＬＳＩ。 - 【請求項２】 請求項１に記載のピン・グリッド・アレ
イ構造ＬＳＩにおいて、 前記ガイドピンは、横断面が円形であることを特徴とす
るピン・グリッド・アレイ構造ＬＳＩ。 - 【請求項３】 請求項１に記載のピン・グリッド・アレ
イ構造ＬＳＩにおいて、 前記ガイドピンは、横断面が四角形であることを特徴と
するピン・グリッド・アレイ構造ＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13367995A JPH08330464A (ja) | 1995-05-31 | 1995-05-31 | ピン・グリッド・アレイ構造ｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13367995A JPH08330464A (ja) | 1995-05-31 | 1995-05-31 | ピン・グリッド・アレイ構造ｌｓｉ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330464A true JPH08330464A (ja) | 1996-12-13 |
Family
ID=15110354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13367995A Pending JPH08330464A (ja) | 1995-05-31 | 1995-05-31 | ピン・グリッド・アレイ構造ｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330464A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001043188A1 (fr) * | 1999-12-06 | 2001-06-14 | Ibiden Co., Ltd. | Module de piece electronique, son procede de production, etc. |
| CN103617964A (zh) * | 2013-11-20 | 2014-03-05 | 常州唐龙电子有限公司 | 一种铜镍合金封装针栅阵列式集成电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57139953A (en) * | 1981-02-24 | 1982-08-30 | Nec Corp | Semiconductor device |
| JPS6047037A (ja) * | 1983-08-24 | 1985-03-14 | Hitachi Chem Co Ltd | 発泡性スチレン系樹脂粒子の製造法 |
| JPH04239166A (ja) * | 1991-01-11 | 1992-08-27 | Nec Corp | 電子部品 |
| JPH0513614A (ja) * | 1991-07-08 | 1993-01-22 | Nec Corp | プラスチツクｐｇａパツケージ |
-
1995
- 1995-05-31 JP JP13367995A patent/JPH08330464A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57139953A (en) * | 1981-02-24 | 1982-08-30 | Nec Corp | Semiconductor device |
| JPS6047037A (ja) * | 1983-08-24 | 1985-03-14 | Hitachi Chem Co Ltd | 発泡性スチレン系樹脂粒子の製造法 |
| JPH04239166A (ja) * | 1991-01-11 | 1992-08-27 | Nec Corp | 電子部品 |
| JPH0513614A (ja) * | 1991-07-08 | 1993-01-22 | Nec Corp | プラスチツクｐｇａパツケージ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001043188A1 (fr) * | 1999-12-06 | 2001-06-14 | Ibiden Co., Ltd. | Module de piece electronique, son procede de production, etc. |
| CN103617964A (zh) * | 2013-11-20 | 2014-03-05 | 常州唐龙电子有限公司 | 一种铜镍合金封装针栅阵列式集成电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5643835A (en) | Process for manufacturing and mounting a semiconductor device leadframe having alignment tabs | |
| US6674156B1 (en) | Multiple row fine pitch leadless leadframe package with use of half-etch process | |
| KR100513941B1 (ko) | Ｉｃ 소켓 | |
| EP0446868A1 (en) | Tape carrier having improved test pads | |
| US5105261A (en) | Semiconductor device package having particular lead structure for mounting multiple circuit boards | |
| JPH10242374A (ja) | 半導体装置 | |
| JPH08330464A (ja) | ピン・グリッド・アレイ構造ｌｓｉ | |
| US5475569A (en) | Method of testing fine pitch surface mount IC packages | |
| KR100296845B1 (ko) | 반도체패키지및그제조방법 | |
| JPS61174656A (ja) | 集積回路装置 | |
| JPH04184968A (ja) | 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法 | |
| JPH039355Y2 (ja) | ||
| JPS6245200A (ja) | 半導体装置 | |
| JP2923012B2 (ja) | プリント配線板 | |
| KR19990066375A (ko) | 반도체 볼 그리드 어레이 패키지 구조 및 그 제조방법 | |
| JPH10223705A (ja) | プローブカード | |
| JPH05114663A (ja) | 半導体装置とその製造方法 | |
| JPH0513915A (ja) | プリント基板 | |
| JPS6017915Y2 (ja) | 多端子電気素子の実装用治具 | |
| JPS6129164A (ja) | 半導体装置 | |
| JP3170033B2 (ja) | 電子回路装置 | |
| JPH1041359A (ja) | 半導体装置用テープキャリア | |
| JPH02199856A (ja) | Ｉｃ用パッケージ | |
| JPS59138392A (ja) | 半導体装置の実装体 | |
| JPH02137290A (ja) | 電子部品実装用プリント基板及び電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971014 |