JPH08331023A

JPH08331023A - 識別システム

Info

Publication number: JPH08331023A
Application number: JP15999195A
Authority: JP
Inventors: Akihiko Nakamura; 明彦中村
Original assignee: Omron Corp; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1995-06-02
Filing date: 1995-06-02
Publication date: 1996-12-13

Abstract

(57)【要約】【目的】書込／読出制御ユニットより断続した信号を
送信し、この発振の停止期間にデータキャリアより残響
を制御して信号を伝送する識別システムにおいて、残響
停止期間に複数ビットの信号を伝送できるようにするこ
と。【構成】データキャリア３０より信号を伝送する際
に、残響の停止の間に２ビットづつ符号化回路６３によ
って符号化する。そしてシャントタイミング制御回路６
４によりシャントパルスの発生タイミングを制御する。
こうしてシャント回路４１を介して残響を制御する。こ
うすれば書込／読出制御ユニット側で残響停止のタイミ
ングに基づいて信号が復調できることとなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は工具や製品の管理を行う
物流システムや人体等の識別等に用いられる識別システ
ムに関するものである。

【０００２】

【従来の技術】従来工作機の工具の管理や工場における
組立搬送ラインでの部品，製品の識別等を機械化するた
めには、工具，部品，製品等の種々の物品を識別して管
理するシステムが必要となる。そこで特開平１−151831
号に示されているように、識別対象物にメモリを有する
メモリユニット（データキャリア）を設け、外部からデ
ータ伝送によってこのようなメモリに必要な情報を書込
んでおき、必要に応じてその情報を読出すようにした識
別シテスムが提案されている。

【０００３】このような従来の識別システムは、図６に
示すようにＩＤコントローラ１とリードライトヘッド
（ＲＷＨ）２から成る書込／読出制御ユニット及びデー
タキャリア３から構成される。そしてリードライトヘッ
ド２から一定の周波数で発振を断続しデータキャリア３
側に信号を伝送しており、データの受信時には一定デュ
ーティ比の信号を送出してデータキャリア内の共振回路
によって残響を制御する。リードライトヘッド２内では
共振回路によってこの残響の有無を判別することによっ
て信号を受信している。

【０００４】図６において、書込／読出制御ユニットは
リードライトヘッド１側からデータキャリア３へのデー
タ伝送時には送信データ信号に対応した第１，第２のデ
ューティ比を有し、データの受信時には一定の第３のデ
ューティ比、例えば５０％のデューティ比によって断続
した一定周波数の送信信号を発生するものである。第１
のデューティ比は例えば３０％、第２のデューティ比は
例えば７０％とする。この信号は送信回路１２に伝えら
れ、発振が断続されて送信用コイルＬ１が駆動される。
コイルＬ１はデータキャリア２に対向する面に設けられ
る。又受信回路１４にはコイルＬ２，コンデンサＣ１か
ら成る共振回路１３が設けられる。この共振回路１３に
得られる出力は受信回路１４によって受信され、増幅回
路１５を介して包絡線検波回路１６に伝えられる。包絡
線検波回路１６は入力信号の包絡線検波を行うもので、
その出力は判定回路１７に与えられる。判定回路１７は
所定の閾値に基づいて入力信号をＨ又はＬレベルに弁別
して受信信号として出力するものである。

【０００５】図７は従来のデータキャリア３の構成を示
すブロック図である。本図においてデータキャリア３は
共振回路３１を有している。共振回路３１はコイルＬ３
と、このコイルＬ３に並列に接続されているコンデンサ
Ｃ２より構成される。そして共振回路３１の両端には全
波整流回路３２が接続される。全波整流回路３２は得ら
れた信号を全波整流して、電源回路３３を介してデータ
キャリアの各部に電源Ｖccとして供給するものである。

【０００６】又共振回路３１の一端にはＤＥＭ抽出回路
３４が接続される。ＤＥＭ抽出回路３４はキャリアの周
波数を通過周波数とし、送信信号のキャリアを半波整流
して整形することにより、方形波に変換するものであっ
て、その出力は復調回路３５に与えられる。又積分コン
パレート回路３６が共振回路３１の一端に接続されてい
る。積分コンパレート回路３６は共振回路３１に得られ
る信号の包絡線検波をし、電源を分圧した閾値で弁別す
ることによってクロック信号ＣＫＡを抽出してその出力
を復調回路３５に出力するものである。復調回路３５は
データキャリアが信号を受信する際に、ＣＫＡに基づい
てＤＥＭ抽出回路３４より抽出されるキャリアパルス数
を計数し、送信の断続のデューティ比によってＨレベル
又はＬレベルのいずれかを判別するものである。こうし
て復調された信号はメモリ制御部３７によってコマンド
及びデータに分離され、メモリ３８に必要なデータが書
込まれ、又メモリ３８からデータが読出される。メモリ
制御部３７から読出されたＮＲＺの信号は、変換回路４
０によって例えば直列のバイフェーズ符号に変換されて
シャントパルス発生回路３９に入力される。シャントパ
ルス発生回路３９はこれらの論理積によってシャントパ
ルスを発生するものであって、シャント回路４１に入力
される。シャント回路４１はシャントパルスに基づき共
振回路３１の両端を接地する一対のスイッチング素子を
有しており、共振回路の両端を同時に接地させることに
よって、残響を短時間で停止させるものである。

【０００７】次にこの書込／読出制御ユニット及びデー
タキャリアの各部の波形について説明する。図８（ａ）
〜（ｇ）は図６，図７のａ〜ｇの各部の波形を示してい
る。図８（ａ）はリードライトヘッド２がデータキャリ
ア３からの信号を受信する際の送信回路１２の波形を示
している。又図８（ｂ）はデータキャリアから書込／読
出制御ユニットに伝送する送信データを示しており、１
サイクルの間に図示のように１ビット、即ち「１」又は
「０」を伝送するものとする。「１」レベルの伝送では
シャントパルスを生成せず、「０」レベルの伝送時には
図８（ｃ）のように送信の停止直後に、シャントパルス
発生回路３９よりシャントパルスを発生する。このシャ
ントパルスの発生により図８（ｄ）に示すようにデータ
キャリアの共振波形は残響が停止される。従って「１」
レベルのデータ伝送時には残響が残り、「０」レベルの
伝送時には残響が停止される。この信号が図８（ｅ）に
示すようにリードライトヘッド２の受信コイルＬ２に受
信され、受信回路１４によって受信して増幅し、包絡線
検波を行う。図８（ｆ）はこの包絡線検波波形を示して
おり、この信号を所定の閾値で弁別することによって図
８（ｇ）に示すように送信信号が復調されることとな
る。

【０００８】

【発明が解決しようとする課題】しかしながらこのよう
な従来のデータキャリアからリードライトヘッドへの通
信方式にあっては、残響振動の有無でデータを判別して
いるため、１周期の間に１ビットのデータしか伝送する
ことができなかった。又従来のデータ伝送方式では、リ
ードライトヘッド側で包絡線検波をしていたため、ホワ
イトノイズ等の定常的なノイズの影響を受け易く、信号
が正常に復調できないことがあるという欠点があった。

【０００９】本発明はこのような従来の問題点に鑑みて
なされたものであって、１回の残響振動によって複数ビ
ットを伝送すると共に、耐ノイズ性を向上させることを
目的とする。

【００１０】

【課題を解決するための手段】本発明はデータキャリア
と、前記データキャリアにデータを伝送し送出されたデ
ータを受信する書込／読出制御ユニットと、を具備する
識別システムであって、前記書込／読出制御ユニット
は、データ受信時に一定のデューティ比の送信信号を発
生する変調回路と、第１のコイルを有し、前記変調回路
より与えられる送信信号に基づいて発振を断続する送信
回路と、第２のコイルを含み、前記送信回路の発振停止
時に得られる残響振動を受信する受信回路と、前記受信
回路に得られる残響振動を同期検波する同期検波手段
と、前記同期検波手段より得られる検波信号のパルス幅
に基づいて前記データキャリアより送信された信号を復
調する復調手段と、を有するものであり、前記データキ
ャリアは、第３のコイルを含む共振回路と、前記共振回
路に受信される信号の包絡線信号に基づいて信号を復調
する復調回路と、前記書込／読出制御ユニットに送信す
る送信データを複数ビット単位に符号化する符号化回路
と、前記符号化回路の符号化データに基づいて前記共振
回路に生じる残響停止のタイミングを異ならせたシャン
トパルスを発生するシャントタイミング制御回路と、前
記シャントタイミング制御回路からのシャントパルスに
より前記共振回路の残響を制御する残響制御回路と、を
有することを特徴とするものである。

【００１１】

【作用】このような特徴を有する本発明によれば、デー
タキャリアより書込／読出制御ユニットに信号を伝送す
る際には書込／読出制御ユニットの発振断続の１サイク
ルのうちの発振の停止時に複数ビットのデータを符号化
回路によって符号化し、シャントパルスのタイミングを
制御するようにしている。書込／読出制御ユニットでは
この信号を受信し、残響が生じている間のパルス幅を同
期検波手段によって検出する。そしてそのパルス幅に基
づいて元の信号を復調するようにしている。

【００１２】

【実施例】図１は本発明の一実施例による識別システム
の書込／読出制御ユニットの構成を示すブロック図であ
り、前述した従来例と同一部分は同一符号を付して詳細
な説明を省略する。本実施例ではリードライトヘッド２
の変調回路１１，送信回路１２と送信コイルＬ１の構成
は従来例と同様であり、共振回路１３の出力は受信回路
１４を介してＩＤコントローラ４のバンドパスフィルタ
（ＢＰＦ）５１、及び増幅回路５２に入力される。増幅
回路５２はバンドパスフィルタ５１を通過した信号を増
幅するものであって、その出力は同期検波回路５３に入
力される。同期検波回路５３は送信クロックから生成さ
れた同期クロックに基づいて同期検波を行うものであっ
て、その出力はパルスカウンタ５４に与えられる。パル
スカウンタ５４は計数用クロック信号をこの同期出力に
基づいて計数するものであって、計数値は判定回路５５
に入力される。判定回路５５は計数値を所定の閾値と弁
別して受信データを復調するものである。又同期クロッ
ク生成回路５６は送信クロックから同期クロックを生成
するものである。ここでパルスカウンタ５４，判定回路
５５は同期検波信号のパルス幅から信号を復調する復調
手段を構成している。

【００１３】次に書込／読出制御ユニットと共に識別シ
ステムを構成するデータキャリアについて図２を参照し
つつ説明する。本図において前述した従来例と同一部分
は同一符号を付して詳細な説明を省略する。本実施例で
はデータキャリア３０の共振回路３１には直列に外部か
らの制御信号によって抵抗値が変化する可変抵抗器Ｒを
直列に接続している。データキャリア３０は従来例と同
様に共振回路３１の両端に全波整流回路３２が接続さ
れ、電源回路３３を介して各部に電源が供給される。又
ＤＥＭ抽出回路３４，復調回路３５，積分コンパレート
回路３６，メモリ３８については前述した従来のデータ
キャリアと同一である。復調回路３５の出力は制御部６
１に入力され、制御部６１はデータ及びコマンドに分離
して書込コマンドに基づいてメモリにデータを書込み、
又はデータを読出す。又データの送受信時にこの制御信
号は制御部６１からの信号に基づきＱ制御回路６２によ
って共振回路３１の抵抗値がスイッチング動作される。
即ちデータキャリアからリードライトヘッド側にデータ
を送信するときには抵抗値を０又は小さい値とし、デー
タキャリアがデータを受信するときには抵抗値を大きく
して共振回路のＱを低下させるように制御する。又制御
部６１から読出された信号は符号化回路６３に入力され
る。符号化回路６３は伝送すべきデータを複数ビット、
ここでは２ビット単位で符号化するものであり、その出
力はシャントタイミング制御回路６４に入力される。シ
ャントタイミング制御回路６４は伝送すべき送信データ
に応じてリードライトヘッドから伝送されてきたキャリ
アの停止後、シャントパルスを生成するタイミングを制
御するものであり、その出力はシャント回路４１に入力
される。シャント回路４１は前述した従来例と同様に、
共振回路３１の両端を接地することによって残響を制御
するものである。

【００１４】次に本実施例によるデータ伝送方式につい
て図３を用いて説明する。メモリ３８から読出されリー
ドライトヘッド側に伝送する送信信号は符号化回路６３
によって２ビット毎に分離される。このデータは「０
０」，「０１」，「１０」，「１１」のいずれかとなる
が、その送信データに応じてシャントパルスを発生させ
るタイミングを図３のように制御するものである。即ち
図３（ａ）に示すようにデータ「００」を伝送する際に
は、送信されてきた図３（ｅ）に示す信号の立上り時か
ら一定時間Ｔ₀₀を経過した後に、所定のパルス幅Ｔｓの
シャントパルスを発生するものとする。データ「０１」
を伝送する際には、図３（ｂ）に示すように送信波形の
立上り後、時間Ｔ₀₁が経過した後にパルス幅Ｔｓのシャ
ントパルスを発生するものとする。同様にしてデータ
「１０」を伝送する際には、図３（ｃ）に示すようにリ
ードライトヘッドからの送信波形の立上り後、時間Ｔ₁₀
を経過した後にパルス幅Ｔｓのシャントパルスを発生す
るものとする。又データ「１１」を伝送する際には、図
３（ｄ）に示すようにシャントパルスを発生させないも
のとする。ここでＴ₀₀＋Ｔｓ＝Ｔ₀₁ Ｔ₀₁＋Ｔｓ＝Ｔ₁₀ とする。Ｔ₀₀はリードライトヘッドより伝送されるキャ
リアの断続の１サイクルの５０％の時間に等しいものと
し、残響の最大時間は３Ｔｓ以上に設定する。即ち残響
の時間を分割して夫々のデータの伝送に用いている。

【００１５】こうすればリードライトヘッド２の受信コ
イルＬ２で受信される信号は図３（ａ）〜（ｄ）に示す
ようにシャントパルスのタイミングに応じてそのレベル
及びパルス幅が変化する。このためＩＤコントローラ４
は同期検波を行い、受信データに応じたパルス幅の信号
に変換することによって、２ビットの信号をＩＤコント
ローラ４側で復調することができる。

【００１６】次に本実施例の動作について図４を用いて
説明する。図４（ａ）〜（ｈ）は図１，図２のａ〜ｈの
各部の波形を示す波形図である。図４（ａ）はリードラ
イトヘッド２から送信された送信波形を示している。リ
ードライトヘッド２は前述した従来例と同様にデータキ
ャリア３０からの信号を受信する際には、デューティ比
５０％で発振を断続する。図４（ｂ）はデータキャリア
からリードライトヘッド２側に伝送する送信データであ
る。本実施例では１サイクルの間に２ビットの信号をリ
ードライトヘッド２側に伝送するため、これに応じた速
度でメモリ３８より送信データを読出す。そしてデータ
キャリア３０は送信データに基づいて符号化回路６３に
よってデータを符号化し、シャントパルスのタイミング
を制御する。即ち図４（ｃ）に示すように、「１０」の
伝送時にはリードライトヘッドからの発振の立上り後Ｔ
₁₀を経過した後にシャントパルスを発生する。又次のサ
イクルでは送信データが「０１」とすると、送信波形の
立上り後Ｔ₀₁を経過した後にシャントパルスを発生す
る。又「００」の伝送時にはＴ₀₀後にシャントパルスを
発生し、伝送データが「１１」ではシャントパルスを発
生しない。こうすればデータキャリアの共振回路３１の
波形は図４（ｄ）に示すものとなり、残響の幅が制御さ
れる。このためリードライトヘッド２のコイルＬ２に受
信される信号は図４（ｅ）に示すものとなる。この信号
をバンドパスフィルタ５１を介して増幅回路５２によっ
て増幅する。そして同期検波回路５３により図４（ｆ）
に示すように同期検波を行う。

【００１７】図５は書込／読出制御ユニットの各部の波
形を詳細に示す波形図である。図５（ａ）に示すように
受信回路１４に残響振動が得られると、バンドパスフィ
ルタ５１を介して増幅することによって図５（ｂ）に示
す出力が得られ、これを同期検波回路５３で二値化する
と、図５（ｃ）に示す信号が得られる。この信号を同期
クロックによって同期検波する。この同期検波はリード
ライトヘッドのフィルタ等による群遅延を考慮した送信
クロックと同一の信号であり、同期クロックによってノ
イズなく図４（ｆ），図５（ｅ）に示すように矩形波の
信号が検出されることとなる。この信号の長さをパルス
カウンタ５４によって計数する。このカウント用クロッ
クとして同期クロックよりも高い周波数のクロック信号
を用いるものとすれば、より正確にパルス幅が計測でき
る。従ってパルス幅に基づいて元のデータを復調するこ
とができる。判定回路５５はこの計数値によってパルス
幅を計数し、そのパルス幅に基づいて元の２ビットの信
号、即ち「００」から「１１」を復調するものである。
こうすれば図４（ｈ）に示すように元の信号を復調する
ことができる。

【００１８】尚本実施例は１サイクルの残響を生じる時
間内に２ビットの信号を符号化してデータ伝送するよう
にしているが、更に多数のビットを符号化してデータ伝
送することが可能である。

【００１９】

【発明の効果】以上詳細に説明したように本発明によれ
ば、シャントパルスのタイミングを変化させることによ
ってデータを伝送しているため、従来１サイクルの残響
を生じる時間に１ビットのデータ伝送しかできなかった
のに対し、２ビット以上の伝送が可能となる。従って従
来の伝送速度を大幅に高速化することができる。又残響
振動の長さを判定するようにしているため、従来のよう
な包絡線検波に比べ耐ノイズ性を向上させることができ
るという効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例による識別システムの書込／
読出制御ユニットの構成を示すブロック図である。

【図２】本実施例のデータキャリアの構成を示すブロッ
ク図である。

【図３】本実施例によるデータキャリアからリードライ
トヘッド側に伝送する際のデータ伝送を示す概略図であ
る。

【図４】本実施例の動作を示すタイムチャートである。

【図５】本実施例による同期検波及びこれに基づいて信
号を復調する動作を示すタイムチャートである。

【図６】従来の識別システムの書込／読出制御ユニット
の構成を示すブロック図である。

【図７】従来のデータキャリアの構成を示すブロック図
である。

【図８】従来の識別システムの動作を示すタイムチャー
トである。

【符号の説明】

１，４ＩＤコントローラ２リードライトヘッド３，３０データキャリア１１変調回路１２送信回路１３，３１共振回路１４受信回路１５，５２増幅回路５１バンドパスフィルタ５３同期検波回路５４パルスカウンタ５５判定回路５６同期クロック生成回路６１制御部６２Ｑ制御回路６３符号化回路６シャントタイミング制御回路

Claims

【特許請求の範囲】

【請求項１】データキャリアと、前記データキャリア
にデータを伝送し送出されたデータを受信する書込／読
出制御ユニットと、を具備する識別システムであって、前記書込／読出制御ユニットは、データ受信時に一定のデューティ比の送信信号を発生す
る変調回路と、第１のコイルを有し、前記変調回路より与えられる送信
信号に基づいて発振を断続する送信回路と、第２のコイルを含み、前記送信回路の発振停止時に得ら
れる残響振動を受信する受信回路と、前記受信回路に得られる残響振動を同期検波する同期検
波手段と、前記同期検波手段より得られる検波信号のパルス幅に基
づいて前記データキャリアより送信された信号を復調す
る復調手段と、を有するものであり、前記データキャリアは、第３のコイルを含む共振回路と、前記共振回路に受信される信号の包絡線信号に基づいて
信号を復調する復調回路と、前記書込／読出制御ユニットに送信する送信データを複
数ビット単位に符号化する符号化回路と、前記符号化回路の符号化データに基づいて前記共振回路
に生じる残響停止のタイミングを異ならせたシャントパ
ルスを発生するシャントタイミング制御回路と、前記シャントタイミング制御回路からのシャントパルス
により前記共振回路の残響を制御する残響制御回路と、
を有するものであることを特徴とする識別システム。