JPH08335653A - 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア - Google Patents

半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア

Info

Publication number
JPH08335653A
JPH08335653A JP7283642A JP28364295A JPH08335653A JP H08335653 A JPH08335653 A JP H08335653A JP 7283642 A JP7283642 A JP 7283642A JP 28364295 A JP28364295 A JP 28364295A JP H08335653 A JPH08335653 A JP H08335653A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
semiconductor chip
auxiliary wiring
board piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7283642A
Other languages
English (en)
Inventor
Kazumasa Igarashi
一雅 五十嵐
Toku Nagasawa
徳 長沢
Satoshi Tanigawa
聡 谷川
Hideyuki Usui
英之 薄井
信彦 ▲吉▼尾
Nobuhiko Yoshio
Hisataka Itou
久貴 伊藤
Tadao Okawa
忠男 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP7283642A priority Critical patent/JPH08335653A/ja
Priority to US08/627,996 priority patent/US5814894A/en
Priority to KR1019960010336A priority patent/KR100392148B1/ko
Publication of JPH08335653A publication Critical patent/JPH08335653A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)

Abstract

(57)【要約】 【課題】導通不良の発生が防止された半導体装置を提供
する。 【解決手段】補助配線板片２の板面に、電極１１を備え
た半導体チップ１が、その電極１１側の面を対面させた
状態で搭載され、上記補助配線板片２の内部に引回し導
体２３が配設され、この引回し導体２３の一端が上記補
助配線板片２の上記半導体チップ１搭載側の面から突出
する内側電極２１に形成され、上記引回し導体２３の他
端が上記補助配線板片２の上記半導体チップ１搭載側と
反対側の面から突出する外側電極２２に形成され、上記
内側電極２１と半導体チップ１の電極１１とが接合して
いる半導体装置であって、少なくとも上記半導体チップ
１と補助配線板片２との間隙が、熱融着性ポリイミド樹
脂層３により封止されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップスケールパ
ッケージ（以下「ＣＳＰ」という）タイプの半導体装置
にかかるものであり、詳しくは、耐湿信頼性に優れたＣ
ＳＰタイプの半導体装置およびその製法ならびに上記半
導体装置の製造に使用する半導体装置用テープキャリア
に関するものである。
【０００２】
【従来の技術】パッケージタイプの半導体装置として、
リードフレームのダイパッドに半導体チップを搭載し、
半導体チップとリードフレームのインナーリードとをワ
イヤーボンディングし、アウターリードを除き半導体チ
ップをリードフレームとともに樹脂で封止した構造をと
るものが、一般的なものとして知られている。しかし、
このタイプの半導体装置では、半田付けの精度上、リー
ドフレームのアウターリードのピッチをかなり広くとる
必要があり、このためパッケージの大形化を避けること
ができず、高密度化実装に不利なものとなる。
【０００３】この問題を解決するために、パッケージス
ケールを小さくした種々のＣＳＰタイプの半導体装置が
開発されている。例えば、図１２に示すＣＳＰタイプの
半導体装置があげられる。図示のように、この半導体装
置において、絶縁支持板２５′の板面に、半導体チップ
１′が、その電極１１′を備えた回路形成面を上記絶縁
支持板２５′と対面させた状態で搭載され、上記半導体
チップ１′が、これと略同等の大きさの樹脂硬化体４で
封止されたものである。上記半導体チップ１′は、その
底部に電極１１′を備えている。この半導体装置では、
上記絶縁支持板２５′の半導体チップ１′の搭載側の面
の所定位置に引回し導体２４′が印刷形成され、この引
回し導体２４′の一端と金属バンプ２１１′の一端とが
接合しており、またこの金属バンプ２１１′の他端は上
記半導体チップ１′の電極１１′に固着している。そし
て、上記引回し導体２４′の他端は、上記絶縁支持板２
５′の所定位置に穿孔された孔２２１′まで延びてお
り、この孔２２１′には半田２２２′が充填され、この
半田２２１′の一端と上記引回し導体２４′の他端と接
合している。また、上記孔２２１′に充填された半田２
２１′の他端は、絶縁支持板２５′の半導体チップ搭載
側と反対側の面から突出し、この突出部分が半田バンプ
２２３′に形成され、外部電極２２′となっている。そ
して、この外部電極２２′を利用して、この半導体装置
が、被実装回路基板に実装されるのである。
【０００４】このような構造の半導体装置では、絶縁支
持板２５′に形成される引回し導体を自由に形成するこ
とが可能であるため、用いる半導体チップ１′の電極１
１′の配置に拘束されることなく、所定の位置に実装用
の半田バンプ２２３′を形成することが可能となる。こ
のため、この半導体装置では、外部電極２２′間の相互
の間隔を充分に広くとることができ、半田精度が向上す
るようになる。
【０００５】
【発明が解決しようとする課題】このように、ＣＳＰタ
イプの半導体装置は、高密度実装が可能なものであるた
め、現在ではその需要が増加傾向にある。そして、この
需要の増加に伴い、このＣＳＰタイプの半導体装置に対
し、信頼性の向上が求められている。具体的には、ＣＳ
Ｐタイプの半導体装置の導通不良発生問題を解決するこ
とである。この導通不良の発生は、封止樹脂の吸湿が原
因であると推察されている。先に述べたように、ＣＳＰ
タイプの半導体装置では、半導体チップの回路形成面を
絶縁支持板と対面させた状態で搭載され、半導体チップ
と絶縁支持板との間隙が封止樹脂により封止され、上記
回路形成面や接続部が保護されている。しかし、回路基
板への半田実装時のような加熱処理を半導体装置に行う
と、上記半導体チップ裏面（回路形成面）と封止樹脂と
の界面に間隙が生じる場合がある。そして、この間隙に
封止樹脂が吸湿した水分が滞留して気化膨張し圧力を生
じて封止樹脂にクラックが発生し、このクラックが水分
やイオン等の侵入経路となる。この結果、半導体装置内
に水分等が侵入し、導通不良が発生するのである。
【０００６】この問題を解決するために、従来から、様
々な措置がとられている。例えば、半田付け等の熱処理
前に、半導体装置を予備乾燥して封止樹脂が吸湿した水
分を除去する方法がある。また、半田付け等の熱処理の
直前まで、半導体装置を防湿袋で梱包し、封止樹脂の吸
湿を防止する方法がある。しかし、上記予備乾燥法で
は、回路基板に半導体装置を複数回にわたって半田付け
する場合、その都度予備乾燥処理の必要があって煩雑と
なり、しかも、予備乾燥後、半田付けするまでの可使時
間の管理の問題を生じる。一方、防湿袋で梱包する方法
は、この防湿袋に大きな費用がかかり、半導体装置のコ
ストが向上するという問題がある。この他の方法とし
て、封止樹脂自身の吸湿性を改善する方法があるが、封
止樹脂のクラックを完全に防止するような封止樹脂の吸
湿性改善方法は、完成されるに至っていないのが実情で
ある。
【０００７】本発明は、このような事情に鑑みなされた
もので、耐湿信頼性に優れた半導体装置およびその製法
ならびに上記半導体装置の製造に用いる半導体装置用テ
ープキャリアの提供をその目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、補助配線板片の板面に、電極を備えた半
導体チップが、その電極側を対面させた状態で搭載さ
れ、上記補助配線板片の内部に引回し導体が配設され、
この引回し導体の一端が上記補助配線板片の上記半導体
チップ搭載側の面から突出する内側電極に形成され、上
記引回し導体の他端が上記補助配線板片の上記半導体チ
ップ搭載側と反対側の面から突出する外側電極に形成さ
れ、上記内側電極と半導体チップの電極とが接合してい
る半導体装置であって、少なくとも上記半導体チップと
補助配線板片との間隙が、熱融着性ポリイミド樹脂層に
より封止されている半導体装置を第１の要旨とする。
【０００９】また、本発明は、半導体チップを搭載する
補助配線板片であり、その内部に引回し導体が配設さ
れ、この引回し導体の一端が上記補助配線板片の上記半
導体チップ搭載側の面から突出する内側電極に形成さ
れ、上記引回し導体の他端が上記補助配線板片の上記半
導体チップ搭載側と反対側の面から突出する外側電極に
形成された補助配線板片と、電極を備えた半導体チップ
と、熱融着性ポリイミドフィルムとを準備し、上記補助
配線板片の板面に、上記半導体チップを、上記電極側を
下側とした状態で上記補助配線板片の上に上記熱融着性
ポリイミドフィルムを介して搭載し、この状態で加熱し
ながら上記補助配線板片と半導体チップとを相互に圧接
して上記熱融着性ポリイミドフィルムを融解した後固化
することにより熱融着性ポリイミド樹脂層を形成して上
記補助配線板片と半導体チップとの間隙を封止し、この
封止の際あるいは封止の後、上記補助配線板片の内側電
極と上記半導体チップの電極とを接合する半導体装置の
製法を第２の要旨とし、半導体チップを搭載する補助配
線板片であり、その内部に引回し導体が配設され、この
引回し導体の一端が上記補助配線板片の上記半導体チッ
プ搭載側の面から突出する内側電極に形成され、上記引
回し導体の他端が上記補助配線板片の上記半導体チップ
搭載側と反対側の面から突出する外側電極に形成され、
上記半導体チップ搭載側の面に熱融着性ポリイミドフィ
ルムを備えた補助配線板片と、電極を備えた半導体チッ
プとを準備し、上記補助配線板片の熱融着性ポリイミド
フィルムの上に、この半導体チップを、上記電極側の面
を上記熱融着性ポリイミドフィルムと対面させた状態で
搭載し、この状態で加熱しながら上記補助配線板片と半
導体チップとを相互に圧接して上記熱融着性ポリイミド
フィルムを融解した後固化して熱融着性ポリイミド樹脂
層を形成することにより上記補助配線板片と半導体チッ
プとの間隙を封止し、この封止の際あるいは封止の後、
上記補助配線板片の内側電極と上記半導体チップの電極
とを接合する半導体装置の製法を第３の要旨とする。
【００１０】そして、本発明は、高分子フィルムの内部
に引回し導体が配設され、この引回し導体の一端が上記
高分子フィルムの表面から突出する内側電極に形成さ
れ、上記引回し導体の他端が上記高分子フィルムの裏面
から突出する外側電極に形成され、上記内側電極の表面
を含む上記高分子フィルムの表面が、下記の一般式
（１）〜一般式（５）で表される熱融着性ポリイミドの
少なくとも一つから形成された熱融着性ポリイミドフィ
ルムで被覆されている半導体装置用テープキャリアを第
４の要旨とし、高分子フィルムの内部に引回し導体が配
設され、この引回し導体の一端が上記高分子フィルムの
表面から突出する内側電極に形成され、上記引回し導体
の他端が上記高分子フィルムの裏面から突出する外側電
極に形成され、上記内側電極の表面を除く上記高分子フ
ィルムの表面が、下記の一般式（１）〜一般式（５）で
表される熱融着性ポリイミドの少なくとも一つから形成
された熱融着性ポリイミドフィルムで被覆され、上記内
側電極が上記熱融着性ポリイミドフィルムの表面から突
出している半導体装置用テープキャリアを第５の要旨と
する。
【００１１】
【化３０】
【００１２】
【化３１】
【００１３】
【化３２】
【００１４】
【化３３】
【００１５】
【化３４】
【００１６】本発明者らは、封止樹脂と、半導体チップ
および補助配線板片との接着性の向上を中心課題とし、
一連の研究を重ねた。これは、従来から行われている、
半導体装置の吸湿を防止したり封止樹脂の吸湿性を改善
する等の解決法は、根本的な解決法ではないと判断した
からである。すなわち、半導体装置にクラックが発生す
るのは、半導体チップと封止樹脂との間に間隙が発生す
るからであり、封止樹脂の接着力を高め、この間隙の発
生を防止すれば、水分の滞留が発生せず、加熱処理によ
るクラックの発生が防止できるからである。そこで、こ
の着想に基づき、研究を続行したところ、半導体チップ
と補助配線板片との空隙を熱融着性ポリイミド樹脂層の
形成により封止した半導体装置は、上記ポリイミド樹脂
層が半導体チップと補助配線板片とに対し強固に接着す
ることを突き止めた。そして、この熱融着性ポリイミド
樹脂層を備えた半導体装置は、信頼性に優れるようにな
ることを見出し本発明に到達した。また、半導体チップ
と補助配線板片との間隙に熱融着性ポリイミド樹脂層を
形成する方法として、上記２種類の製法も開発した。す
なわち、半導体チップを補助配線板片の上に搭載する際
に、熱融着性ポリイミドフィルムを上記両者の間に介在
させる方法と、半導体チップ搭載側の面に熱融着性ポリ
イミドフィルムを備えた補助配線板片を使用する方法で
ある。また、この製法の開発に加え、本発明者らは、半
導体チップと補助配線板片との間隙が熱融着性ポリイミ
ド樹脂層で封止された半導体装置をより一層効率よく作
製するために、半導体装置用テープキャリアも開発し
た。このテープキャリアは、引回し導体が埋設された高
分子フィルムの一面を熱融着性ポリイミドフィルムで被
覆したものである。この半導体装置用テープキャリアの
熱融着性ポリイミドフィルムの上に半導体チップを配置
し、加熱しながら上記半導体装置用テープキャリアと半
導体チップとを相互に圧接すれば、上記熱融着性ポリイ
ミドフィルムが溶融し、上記半導体チップと補助配線板
片に融着する。ついで、上記溶融した熱融着性ポリイミ
ドフィルムを冷却等により固化すれば熱融着性ポリイミ
ド樹脂層が形成され、これにより、半導体チップと補助
配線板片との間隙が封止されるのである。
【００１７】また、本発明の半導体装置，半導体装置の
製法，半導体装置用テープキャリアにおいて、特定の化
学構造を有する熱融着性ポリイミドを用いることによ
り、さらに封止樹脂（熱融着性ポリイミド樹脂層）と半
導体チップおよび補助配線板片との接着力を向上させる
ことが可能となり、半導体装置の導通不良の発生が効果
的に防止されるようになる。そして、本発明において、
熱融着性ポリイミド樹脂層と補助配線板片との間に、プ
ライマー層を設けることにより、上記熱融着性ポリイミ
ド樹脂層と補助配線板片との接着性がさらに向上するよ
うになる。また、補助配線板片の表面を所定の表面張力
や凹凸面にすることにより、上記熱融着性ポリイミド樹
脂層と補助配線板片との接着力が向上するようになる。
【００１８】
【発明の実施の形態】つぎに、本発明を詳しく説明す
る。
【００１９】最初に、本発明の半導体装置について説明
する。
【００２０】図１（イ）および同図（ロ）に本発明の半
導体装置の一例を示す。同図（イ）は、半導体装置の構
成を示す断面図であり、同図（ロ）は、その一部切り欠
き図であり、同一部分には同一符号を付している。図示
のように、この半導体装置は、ＣＳＰタイプのものであ
り、補助配線板片２の板面に、半導体チップ１が、その
電極１１側（回路形成面側）を上記補助配線板面に対面
させた状態で搭載されている。上記補助配線板片２は、
絶縁層２４，２５を積層したものであり、この絶縁層２
４，２５には、ポリイミドフィルムを使用することが、
耐熱性の観点から好ましい。そして、上記半導体チップ
１の電極１１が、補助配線板片２の内側電極２１に接合
されている。この内側電極２１は、絶縁層２４の所定位
置に穿孔された孔２１２に金属２１３が充填され、この
充填金属の一端は、半導体チップ１搭載面からバンプ状
に突出（同図において上方）して金属バンプ２１１に形
成されたものである。そして、上記充填された金属２１
３の他端は、補助配線板片２の内部に配設された引き回
し導体２３の一端と接続している。また、この引回し導
体２３の他端は、外側電極２２と接続されている。この
外側電極２２は、上記内側電極２１と同様に、絶縁層２
５の所定の位置に穿孔された孔２２１に金属２２２が充
填されており、この充填金属２２２の一端が、上記引回
し導体２３の一端と接続し、充填金属２２２の他端は、
半導体チップ１搭載側と反対側の面からバンプ状に突出
（同図において下方）して金属バンプ２２３が形成され
たものである。このように、補助配線板片２の内側電極
２１，引回し導体２３，外側電極２２を通じて、半導体
チップ１の外部に対する電気的な接続がとれるのであ
る。また、この半導体装置の特徴としては、引回し導体
２３を任意に形成することができることから、内側電極
２１と外側電極２２の形成位置を自由に選択できる点が
あげられる。これにより、半導体チップの種類にかかわ
らず、半導体装置を標準化することが可能となり、被実
装回路基板への適用が広範囲なものとなる。図１
（イ′）には、上記同図（イ）に示された半導体装置と
は異なった電極位置を有する半導体装置の一例を示す。
同図において、図１（イ）と同一部分には同一符号を付
している。
【００２１】また、この半導体装置では、半導体チップ
１の回路形成面（電極１１側の面）を除く全面が、樹脂
４により封止されている。この樹脂４としては、通常の
パッケージに使用されるエポキシ樹脂等が使用される
が、後述する熱融着性ポリイミド樹脂を用いてもよい。
そして、この半導体装置において注目すべき点は、半導
体チップ１と補助配線板片２との間隙が熱融着性ポリイ
ミド樹脂層３により封止されている点である。この熱融
着性ポリイミド樹脂層３は、半導体チップ１および補助
配線板片２に対し強固に接着しているため、回路基板へ
の半田実装時のような熱処理の際、半導体チップ１と熱
融着性ポリイミド樹脂層３との間等の空隙の発生が防止
されるようになる。
【００２２】この熱融着性ポリイミド樹脂層の形成材料
としては、ガラス転移温度が３００℃以下の熱融着性ポ
リイミド樹脂が好ましく、特に好ましくはガラス転移温
度が１５０〜２５０℃のものである。また、このような
ガラス転移温度を有し、かつ、下記の一般式（１）〜一
般式（５）で表される熱融着性ポリイミド樹脂が最適で
ある。なお、この一般式（１）〜一般式（５）で表され
る熱融着性ポリイミド樹脂は、シリコーン変性している
ことが好ましいが、シリコーン変性していなくてもよ
い。すなわち、上記一般式（１）〜一般式（５）におい
て、ａ／（ａ＋ｂ）＝１の場合は、未変性熱融着性ポリ
イミド樹脂となる。両樹脂を比較すると、シリコーン変
性熱融着性ポリイミド樹脂は、接着力や導通不良発生防
止において優れ、一方、未変性熱融着性ポリイミド樹脂
は、半田リフロー時等の高温下での接着力が優れるもの
である。なお、シリコーン変性熱融着性ポリイミド樹脂
は、未変性のものに比べ劣るものの高温下での接着力は
充分に備えている。したがって、両樹脂のなかで、シリ
コーン変性熱融着性ポリイミド樹脂を適用すれば、より
好結果を得ることができるようになる。
【００２３】
【化３５】
【００２４】
【化３６】
【００２５】
【化３７】
【００２６】
【化３８】
【００２７】
【化３９】
【００２８】そして、本発明の半導体装置では、熱融着
性ポリイミド樹脂層と補助配線板片との間に、プライマ
ー層を形成することが好ましい。すなわち、上記半導体
装置において、図１（イ）のＸ部分の拡大断面図である
同図（イ′′）に示すように、熱融着性ポリイミド樹脂
層３は、熱融着性ポリイミド樹脂層３ａとプライマー層
３ｂとが積層した二層構造をとり、このプライマー層３
ｂが、絶縁層２４と接触している。このようにすると、
熱融着性ポリイミド樹脂層３（３ａ，３ｂ）と補助配線
板片２（２４，２５）との接着性が向上し、半導体装置
の信頼性が向上するようになる。
【００２９】また、補助配線板片２の板面の面積は、半
導体チップ１の底面積（回路形成面の面積、通常３ｍｍ
〜２０ｍｍ角）に等しいか、これの２００％以下である
ことが好ましく、特に好ましくは１３０％以下である。
これは、補助配線板片が、半導体チップに比べて大きい
と、パッケージ密度が低下し、ＣＳＰタイプの半導体装
置の利点が生かされないからである。
【００３０】上記外部電極２２の相互間隔は、被実装回
路基板への半田付けする際のブリッジを防止するため
に、可能な限り広くとることが好ましい。また、この外
部電極相互の間隔は、通常、等間隔とされる。
【００３１】つぎに、図２に、補助配線板片２を３層構
造とした例を示す。同図において、１１０は、被実装回
路基板（図示せず）の電極を示し、これ以外は、図１と
同一部分には同一符号を付している。図示のように、上
記補助配線板片２は、絶縁層が３つ積層されており、こ
れらの界面部分に引回し導体２３が配設されている。こ
のように、補助配線板片２を多層構造とすることによ
り、引回し導体２３の埋設部分を多くとることが可能と
なり、高集積回路を有する多電極半導体チップ１に適切
に対応することが可能である。したがって、補助配線板
片２は、２層や３層構造に限定されず、搭載する半導体
チップの種類により、層の数は適宜決定される。
【００３２】そして、本発明の半導体装置において、補
助配線板片と封止樹脂（熱融着性ポリイミド樹脂層）と
の界面接着力を高めるために、上記補助配線板片の半導
体チップ搭載側の面の少なくとも上記熱融着性ポリイミ
ド樹脂層と接触する部分を、所定の表面張力の状態や所
定の凹凸面にすることが好ましい。具体的には、上記表
面張力は、通常３５ｍＪ／ｍ2 以上、好ましくは４０ｍ
Ｊ／ｍ2 以上である。また、上記凹凸面は、通常、０．
００５〜０．５μｍ径の凹凸面であり、好ましくは、
０．０１〜０．２μｍ径の凹凸面である。このような所
定の条件にすることにより、上記界面の接着力を９０°
剥離強度（室温，乾燥状態）で、３００ｇ／ｃｍ以上、
好ましくは、５００ｇ／ｃｍ以上、特に好ましくは１０
００ｇ／ｃｍ以上にすることができ、この結果、導通不
良の発生をさらに効果的に防止することが可能となる。
このような、所定の条件に補助配線板片を加工する方法
としては、酸，アルカリ液処理、カップリング剤処理，
グラフト処理等の化学的方法や、コロナ放電処理、高周
波プラズマ処理、イオンエッチング処理等の物理的処理
があげられる。
【００３３】つぎに、このような半導体装置は、本発明
の半導体装置の製法により作製することができる。本発
明の半導体装置の製法は、第１の製法および第２の製法
の２種類がある。以下、図３に基づき第１の製法の例を
示す。
【００３４】図３の（イ）〜（リ）に半導体装置製造の
手順を示す。
【００３５】まず、同図（イ）に示すように、絶縁支持
フィルム（絶縁層）２４の片面に引回し導体２３を印刷
形成する。この印刷形成には、金属箔積層合成樹脂フィ
ルムの金属箔を所定の引回しパターンに化学エッチング
する方法を使用することが好ましい。この金属箔積層合
成樹脂フィルムとしては、合成樹脂フィルムに銅箔を融
着あるいはワニス溶液を塗工することにより得た二層基
材、銅箔を熱可塑性または熱硬化性接着剤で合成樹脂フ
ィルムに接着した三層基材等があげられる。また、合成
樹脂フィルムは、ワイヤーバンプ法で金属バンプを形成
する場合の耐熱性、メッキ法により金属バンプを形成す
る場合の耐薬品性を充足するものであれば、特に制限す
るものではない。例えば、合成樹脂フィルムとして、ポ
リイミドフィルム、ポリエチレンテレフタレートフィル
ム，ポリエーテルイミドフィルム，ポリエーテルサルホ
ンフィルム，ポリフェニレンサルファイドフィルム，ポ
リエーテルエーテルケトンフィルム，ポリテトラフルオ
ルエチレン（テフロン）フィルム等があげられる。この
なかで、先に述べたように、耐熱性が良好なポリイミド
フィルムが好ましい。なお、この合成樹脂フィルムの厚
みは、通常、１０〜１５０μｍであり、好ましくは、１
２．５〜５０μｍである。
【００３６】そして、絶縁支持フィルム２４の片面に引
回し導体２３を形成した後、同図（ロ）に示すように、
上記絶縁支持フィルム２４の所定の位置に孔２１２を穿
設する。この穿設は、一般に、ドリル加工，レーザーエ
ッチング加工等が適用される。特に、絶縁支持フィルム
２４が、ポリイミドフィルムの場合は、アルカリエッチ
ング等の湿式穿孔法を適用することが可能である。また
二層基材のポリイミドフィルムの場合では、感光性ポリ
イミドを使用し、露光により穿孔することも可能であ
る。
【００３７】この孔２１２の穿孔後、同図（ハ）に示す
ように、孔２１２内において、絶縁支持フィルムをメッ
キマスクとし、かつ導体２３を析出原点として、メッキ
処理を行い、金属２１３を充填する。この金属として
は、例えば、金，銀，ニッケル，銅，パラジウムがあげ
られる。
【００３８】そして、金属２１３の充填後、同図（ニ）
に示すように、充填金属２１３の露出端面（図において
上方の端面）の上に、金属バンプ２１１を形成する。こ
の金属バンプ２１１の形成には、ワイヤーボンダーを用
い、金線，銅線，半田線等の先端を溶融して球状にし、
この球状先端部を、上記金属２１３の露出端面に融着さ
せる方法があげられる。金線を使用する場合、銅製の引
回し導体２３と金との接触を防止するために、充填金属
２１３をニッケルとすることが好ましい。また、このワ
イヤーボンダーを用いる方法の他に、充填金属の端面上
に湿式メッキ法で金属を盛り上げて金属バンプ２１１を
形成することも可能である。上記ワイヤーボンダーを用
いて金属バンプ２１１を形成すると、孔２１２周辺が溶
融金属に対する濡れ性の低い合成樹脂面であることか
ら、溶融金属の孔２１２周辺への付着が防止され、充填
金属２１３の端面上に接触角の大きい球状の金属バンプ
２１１を整然と形成することが可能となる。また、メッ
キ法によっても、電解メッキ，無電解メッキの種類を問
わず、金属バンプ２１１を整然と形成することが可能で
ある。この金属バンプ２１１の形成により、内側電極２
１の形成が終了する。なお、この金属バンプの高さは、
通常、５〜１５０μｍであり、好ましくは１０〜１００
μｍである。
【００３９】この内側電極２１の形成後、同図（ホ）に
示すように、絶縁支持フィルム２４の引回し導体２３の
印刷形成面に樹脂をカバーコートしてカバーコート絶縁
層２５を形成し、ついで、同図（へ）に示すように、こ
のカバーコート絶縁層２５の所定位置に外側電極用の孔
２２１を穿設し、同図（ト）に示すように、この孔２２
１に金属（半田）２２２を充填する。これら一連の工程
は、上記内側電極２１の形成と同様にして行うことがで
きる。このようにして、補助配線板片２を作製すること
ができる。上記カバーコート絶縁層の形成材料として
は、上記絶縁層２４と同様のものが使用でき、耐熱性の
観点から、ポリイミドフィルムが好ましく、特に好まし
くは、熱閉環性ポリイミドフィルムあるいは感光閉環性
ポリイミドフィルムである。
【００４０】そして、同図（チ′）に示すように、補助
配線板片２の内側電極１１側に、熱融着性ポリイミドフ
ィルムを介し、半導体チップ１を、その電極側の面を上
記補助配線板片に対面させた状態で搭載する。そして、
加熱しながら補助配線板片２と半導体チップ１とを相互
に圧接し、上記熱融着性ポリイミドフィルムを溶融し
て、上記両者に融着させ、その後、冷却等により固化す
る。すると、同図（チ）に示すように、熱融着性ポリイ
ミド樹脂層３が形成され、半導体チップ１と補助配線板
片２との間隙が封止される。なお、この熱融着性ポリイ
ミド樹脂層３の形成時に、上記熱融着性ポリイミドフィ
ルムが溶融するため、内側電極２１と、半導体チップ１
の電極１１とが直接接触するようになる。そして、ホッ
トバーやパルスヒート等の一括圧着接続またはシングル
ポイントボンダーによる個別熱圧着接続で上記内側電極
２１の金属バンプ２１１と半導体チップ１の電極１１を
金属間接合し、半導体チップ１と補助配線板片２との電
気的接続を行う。なお、上記圧着接続において、シング
ルポイントボンダーによる個別熱圧着接続を行う場合、
超音波接合を併用して熱圧着温度を低くすることが好ま
しい。また、内側電極２１の金属バンプ２１１として半
田バンプを使用し、この金属バンプ２１１と半導体チッ
プ１の電極１１との接合をリフロー法により行うことも
可能である。この場合、半導体チップ１の電極１１と補
助配線板片２の内側電極２１との位置あわせにおいて多
少のずれが生じても、溶融半田の表面張力により、自ず
と修正されるようになる。このため、後述するアライメ
ントのための措置が不要となる。そして、この電気的接
続は、上記熱融着性ポリイミド樹脂層３の形成時に同時
に行ってもよい。
【００４１】なお、補助配線板片と熱融着性ポリイミド
樹脂層との間にプライマー層を形成する場合〔図１
（イ′′）参照〕は、上記熱融着性ポリイミドフィルム
として、プライマー層が形成された二層構造の熱融着性
ポリイミドフィルムを用いればよい。すなわち、図３
（チ′）の工程において、この二層構造の熱融着性ポリ
イミドフィルム３を、上記プライマー層が上記補助配線
板片２の半導体チップ１搭載面と対面する状態で、上記
補助配線板片２と半導体チップとの間に介在させ、上記
半導体チップを搭載するのである。そして、上記と同様
にして所定の工程を経ることにより、半導体チップ１と
補助配線板片２との間隙に、プライマー層を備えた熱融
着性ポリイミド樹脂層が形成されるのである。
【００４２】また、同図（チ）に示す工程において、半
導体チップ１の電極１１と補助配線板片２の内側電極２
１の金属バンプ２１１とをアライメントさせる方法とし
ては、図４に示すように、半導体チップ１にダミー電極
１１ａを設け、これにアライメント用のバンプ２１１ａ
を取り付け、補助配線板片２にアライメント用孔２１２
ａを穿孔しこの孔２１２ａとアライメント用バンプ２１
１ａとを接合させる方法があげられる。この場合、熱融
着性ポリイミドフィルム３には、アライメント用バンプ
２１１ａに対応する位置を穿孔する必要がある。そし
て、アライメント用バンプ２１１ａの高さは、内側電極
２１の金属バンプ２１１よりもやや高くし、例えば、金
属バンプ２１１の高さが２０μｍの場合、アライメント
用バンプ２１１ａの高さは５０μｍに設定される。アラ
イメント用バンプ２１１ａの材質については、このバン
プ２１１ａが半導体チップ１の電極１１と補助配線板片
２の金属バンプ２１１と接合時に加圧される場合は、そ
の接合温度で軟化するものが使用され、加圧されない場
合は、特に限定するものではない。アライメント用孔２
１２ａの孔径は、半導体チップ１の電極１１と補助配線
板片２の金属バンプ２１１との位置ずれを１０％以下に
抑えるように設定することが好ましい。
【００４３】また、上記熱融着ポリイミドフィルムとし
ては、先に述べたように、ガラス転移温度が３００℃以
下、好ましくは１５０〜２５０℃の範囲のものを使用す
ることが望ましい。また、上記一般式（１）〜一般式
（５）で表される熱融着性ポリイミドの少なくとも一つ
を用いると、好結果を得ることが可能となる。
【００４４】ここで、上記一般式（１）〜一般式（５）
で表される熱融着性ポリイミドについて説明する。
【００４５】これらの熱融着性ポリイミドは、例えば、
その前駆体であるシリコーン変性ポリイミド酸あるいは
未変性ポリアミド酸を、加熱等によりイミド転化するこ
とにより作製することができる。そして、上記シリコー
ン変性ポリアミド酸あるいは未変性ポリアミド酸は、下
記に示す酸無水物，ケイ素含有ジアミン，ケイ素不含ジ
アミンを、常法により、反応させて調製されるものであ
る。
【００４６】上記酸無水物としては、例えば、３，
３′，４，４′−ビフェニルテトラカルボン酸二無水
物、３，３′，４，４′−ベンゾフェノンテトラカルボ
ン酸二無水物、ピロメリット酸二無水物、２，２−ビス
（３，４−ジカルボキシフェニル）プロパン二無水物、
２，２−ビス（３，４−ジカルボキシフェニル）ヘキサ
フルオロプロパン二無水物、２，２−ビス（２，３−ジ
カルボキシフェニル）プロパン二無水物、ビス（３，４
−ジカルボキシフェニル）スルホン二無水物、ビス
（３，４−ジカルボキシフェニル）エーテル二無水物、
１，１′−ビス（２，３−ジカルボキシフェニル）エタ
ン二無水物、２，３，６，７−ナフタレンテトラカルボ
ン酸二無水物、１，２，５，６−ナフタレンテトラカル
ボン酸二無水物、１，４，５，８−ナフタレンテトラカ
ルボン酸二無水物、３，４，９，１０−ペリレンテトラ
カルボン酸二無水物、２，３，６，８−アントラセンテ
トラカルボン酸二無水物、１，２，７，８−フェナント
レンテトラカルボン酸二無水物があげることができる。
【００４７】上記ケイ素含有ジアミンとしては、例え
ば、下記の一般式（１５）で表されるジアミノシロキサ
ンをあげることができる。具体的には、ビス（３−アミ
ノプロピル）テトラメチルジシロキサン、ビス（３−ア
ミノブチル）テトラメチルジシロキサン、α，ω−ビス
（３−アミノプロピル）ポリジメチルシロキサン、およ
びジメチルシロキサンの両末端に１級アミンを有するも
のをあげることができる。
【００４８】
【化４０】
【００４９】上記ケイ素不含ジアミンとしては、例え
ば、２，２−ビス〔４−（４−アミノフェノキシ）フェ
ニル〕プロパン、ビス〔４−（４−アミノフェノキシ）
フェニル〕エーテル、ビス〔４−（３−アミノフェノキ
シ）フェニル〕エーテル、２，２−ビス〔４−（４−ア
ミノフェノキシ）フェニル〕ヘキサフルオロプロパン、
ビス〔４−（４−アミノフェノキシ）フェニル〕スルホ
ン、ビス〔４−（３−アミノフェノキシ）フェニル〕ス
ルホン、４，４′−ビス（４−アミノフェノキシ）ビフ
ェニル、４，４′−ビス（３−アミノフェノキシ）ビフ
ェニル、１，４−ビス（４−アミノフェノキシ）ベンゼ
ン、１，３−ビス（４−アミノフェノキシ）ベンゼン、
４，４′−ジアミノフェニルエーテル、３，４′−ジア
ミノジフェニルエーテル、４，４′−ジアミノジフェニ
ルスルホン、３，３′−ジアミノジフェニルスルホン、
４，４′−ジアミノジフェニルスルフィド、３，３′−
ジアミノジフェニルスルフィド、４，４′−ジアミノベ
ンツアニリド、ｐ−フェニレンジアミン、ｍ−フェニレ
ンジアミンがあげられる。このなかで、２，２−ビス
〔４−（４−アミノフェノキシ）フェニル〕プロパン、
ビス〔４−（４−アミノフェノキシ）フェニル〕エーテ
ル、ビス〔４−（４−アミノフェノキシ）フェニル〕プ
ロパン、ビス〔４−（４−アミノフェノキシ）フェニ
ル〕エーテル、ビス〔４−（４−アミノフェノキシ）フ
ェニル〕スルホン、１，４−ビス（４−アミノフェノキ
シ）ベンゼンを使用することが好ましい。
【００５０】また、上記酸無水物，ケイ素含有ジアミ
ン，ケイ素不含ジアミンの好適組合わせは以下のとおり
である。 （イ） ビス（３，４−ジカルボキシフェニル）スルホ
ン二無水物とビス（３−アミノプロピル）テトラメチル
ジシロキサンとビス〔４−（３−アミノフェノキシ）フ
ェニル〕スルホンとの組合わせ。 （ロ） ビス（３，４−ジカルボキシフェニル）エーテ
ル二無水物とビス（３−アミノプロピル）テトラメチル
ジシロキサンとビス〔４−（４−アミノフェノキシ）フ
ェニル〕エーテルとの組合わせ。 （ハ） ２，２−ビス（２，３−ジカルボキシフェニ
ル）プロパン二無水物とビス（３−アミノプロピル）テ
トラメチルジシロキサンと２，２−ビス〔４−（４−ア
ミノフェノキシ）フェニル〕プロパンとの組合わせ。 （ニ） ２，２−ビス（３，４−ジカルボキシフェニ
ル）ヘキサフルオロプロパン二無水物とビス（３−アミ
ノプロピル）テトラメチルジシロキサンと２，２−ビス
〔４−（４−アミノフェノキシ）フェニル〕ヘキサフル
オロプロパンとの組合わせ。
【００５１】そして、上記プライマー層は、下記の一般
式（６）〜一般式（８）で表されるポリイミドの少なく
と一つを用いて形成することが好ましい。
【００５２】
【化４１】
【００５３】
【化４２】
【００５４】
【化４３】
【００５５】これらのポリイミドは、例えば、その前駆
体であるシリコーン変性ポリアミド酸あるいは未変性ポ
リアミド酸を、加熱等によりイミド転化することにより
作製することができる。そして、上記シリコーン変性ポ
リアミド酸あるいは未変性ポリアミド酸は、下記に示す
酸無水物，ケイ素含有ジアミン，ケイ素不含ジアミン
を、常法により、反応させて調製されるものである。
【００５６】上記酸無水物としては、例えば、３，
３′，４，４′−ビフェニルテトラカルボン酸二無水
物、３，３′，４，４′−ベンゾフェノンテトラカルボ
ン酸二無水物、ピロメリット酸二無水物、２，２−ビス
（３，４−ジカルボキシフェニル）プロパン二無水物、
２，２−ビス（３，４−ジカルボキシフェニル）ヘキサ
フルオロプロパン二無水物、２，２−ビス（２，３−ジ
カルボキシフェニル）プロパン二無水物、ビス（３，４
−ジカルボキシフェニル）スルホン二無水物、ビス
（３，４−ジカルボキシフェニル）エーテル二無水物、
１，１′−ビス（２，３−ジカルボキシフェニル）エタ
ン二無水物、２，３，６，７−ナフタレンテトラカルボ
ン酸二無水物、１，２，５，６−ナフタレンテトラカル
ボン酸二無水物、１，４，５，８−ナフタレンテトラカ
ルボン酸二無水物、３，４，９，１０−ペリレンテトラ
カルボン酸二無水物、２，３，６，８−アントラセンテ
トラカルボン酸二無水物、１，２，７，８−フェナント
レンテトラカルボン酸二無水物をあげることができる。
【００５７】上記ケイ素含有ジアミンとしては、例え
ば、下記の一般式（１５）で表されるジアミノシロキサ
ンをあげることができる。具体的には、ビス（３−アミ
ノプロピル）テトラメチルジシロキサン、ビス（３−ア
ミノブチル）テトラメチルジシロキサン、α，ω−ビス
（３−アミノプロピル）ポリジメチルシロキサン、およ
びジメチルシロキサンの両末端に１級アミンを有するも
のをあげることができる。
【００５８】
【化４４】
【００５９】上記ケイ素不含ジアミンとしては、例え
ば、２，２−ビス〔４−（４−アミノフェノキシ）フェ
ニル〕プロパン、ビス〔４−（４−アミノフェノキシ）
フェニル〕エーテル、ビス〔４−（３−アミノフェノキ
シ）フェニル〕エーテル、２，２−ビス〔４−（４−ア
ミノフェノキシ）フェニル〕ヘキサフルオロプロパン、
ビス〔４−（４−アミノフェノキシ）フェニル〕スルホ
ン、ビス〔４−（３−アミノフェノキシ）フェニル〕ス
ルホン、４，４′−ビス（４−アミノフェノキシ）ビフ
ェニル、４，４′−ビス（３−アミノフェノキシ）ビフ
ェニル、１，４−ビス（４−アミノフェノキシ）ベンゼ
ン、１，３−ビス（４−アミノフェノキシ）ベンゼン、
４，４′−ジアミノフェニルエーテル、３，４′−ジア
ミノジフェニルエーテル、４，４′−ジアミノジフェニ
ルスルホン、３，３′−ジアミノジフェニルスルホン、
４，４′−ジアミノジフェニルスルフィド、３，３′−
ジアミノジフェニルスルフィド、４，４′−ジアミノベ
ンツアニリド、ｐ−フェニレンジアミン、ｍ−フェニレ
ンジアミンがあげられる。このなかで、２，２−ビス
〔４−（４−アミノフェノキシ）フェニル〕プロパン、
ビス〔４−（４−アミノフェノキシ）フェニル〕エーテ
ル、ビス〔４−（４−アミノフェノキシ）フェニル〕プ
ロパン、ビス〔４−（４−アミノフェノキシ）フェニ
ル〕エーテル、ビス〔４−（４−アミノフェノキシ）フ
ェニル〕スルホン、１，４−ビス（４−アミノフェノキ
シ）ベンゼンを使用することが好ましい。
【００６０】そして、これら三成分の好適組合わせとし
ては、以下のとおりである。 （ホ） ３，３′，４，４′−ビフェニルテトラカルボ
ン酸二無水物とビス（３−アミノプロピル）テトラメチ
ルジシロキサンと４，４′−ビス（４−アミノフェノキ
シ）ビフェニルとの組合わせ。 （ヘ） ３，３′，４，４′−ベンゾフェノンテトラカ
ルボン酸二無水物とビス（３−アミノプロピル）テトラ
メチルジシロキサンと１，４−ビス（４−アミノフェノ
キシ）ベンゼンとの組合わせ。
【００６１】また、上記熱融着性ポリイミド層の形成材
料と、上記プライマー層の形成材料との好適組合わせ
は、上記一般式（１）で表される熱融着性ポリイミド
と、上記一般式（６）で表されるポリイミドとの組合わ
せである。
【００６２】つぎに、補助配線板片２に半導体チップ１
を搭載し、両者の間隙を熱融着性ポリイミド樹脂層３の
形成により封止した後、３図（リ）に示すように、必要
に応じ、半導体チップ１の回路形成面（電極１１側の
面）を除く全面を樹脂４で封止してもよい。この樹脂封
止には、常法であるトランスファーモールド法、ポッテ
ィング法，キャスティング法，シードラミネーション法
等を適用することができる。なお、この回路形成面（電
極側の面）を除く半導体チップの樹脂封止は、実装性，
信頼性等に特に不都合がなければ、行う必要はない。ま
た、このように、半導体チップと補助配線板片との間隙
の封止のみの半導体装置では、後述するように、放熱性
が向上するという利点もある。
【００６３】そして、上記樹脂封止の後、内側電極の金
属バンプ２１１と同様にして、外側電極２２の半田バン
プ（図示せず）を形成することにより、半導体装置の製
造が終了する。
【００６４】この半導体装置の回路基板への実装は、例
えば、リフロー法により行うことができ、この場合、外
部電極が半田バンプで構成されていることから、半導体
装置の外部電極と被実装回路基板との導体端子との位置
あわせに多少のずれがあっても、溶融した半田の表面張
力により、自ずと位置の修正がなされる。
【００６５】なお、上記半導体装置の製法において、上
記製造手順は限定されるものではない。例えば、カバー
コート絶縁層２５の形成後、外側電極の形成前に、半導
体チップ１を接合し、半導体チップ１と補助配線板片２
との間を樹脂封止し、しかるのち、カバーコート絶縁層
２５に外側電極を形成してもよい。
【００６６】また、帯状の合成樹脂フィルム２４に引回
し導体２３を長手方向に多数形成し、このフィルム２４
を走行させながら、フィルム・キャリア方式で上記工程
を順次行うという、連続方式を採用することも可能であ
る。
【００６７】つぎに、本発明において、半導体装置に樹
脂封止の形態としては、図１に示すものに限定されず、
例えば、図５（イ）〜（ホ）に示す形態があげられる。
なお、図５では、図１と同一部分には同一符号を付して
いる。
【００６８】まず、図５（イ）に示す半導体装置では、
半導体チップ１と補助配線板片２との間隙が熱融着性ポ
リイミド樹脂層３で封止され、半導体チップ１の横エッ
ジ部や回路形成面と反対側の面（同図において上方の
面）がシリコーン系樹脂４で封止されている。また、同
図（ロ）に示す半導体装置では、半導体チップ１と、補
助配線板片２との間隙が熱融着性ポリイミド樹脂層３で
封止され、半導体チップ１の横エッジ部や回路形成面と
反対側の面が接着シート３３（例えば、エポキシ−ゴム
系樹脂を接着剤として使用した接着シート）の貼着によ
り封止されている。そして、同図（ハ）に示す半導体装
置は、上記同図（ロ）に示す半導体装置において、半導
体チップ１の回路形成面と反対側の面が一部露出したも
のである。このように半導体チップ１の回路形成面と反
対側の面を露出させることにより、放熱性が向上するよ
うになる。そして、同図（ニ）および同図（ホ）に示す
半導体装置では、補強枠３４（合成樹脂製あるいは金属
製）を固着したものである。
【００６９】そして、その他の樹脂封止形態をとる半導
体装置としては、図６（イ）〜（ニ）に示す半導体装置
があげられる。これらの半導体装置は、半導体チップ１
の放熱性を向上させるために、半導体チップ１の回路形
成面と反対側の面を露出させたり、放熱フィンを使用し
たりしたものである。なお、同図において、図１と同一
部分には同一符号を付している。
【００７０】まず、同図（イ）に示す半導体装置では、
半導体チップ１の回路形成面と反対側の面を完全に露出
させており、同図（ロ）に示す半導体装置では、半導体
チップ１の回路形成面と反対側の面に、熱伝導性接着剤
３６により放熱フィン３５が取り付けられている。ま
た、同図（ハ）に示す半導体装置では、半導体チップ１
の回路形成面と反対側の面に封止樹脂３によりヒートス
プレッダ３５が取り付けられている。そして、同図
（ニ）に示す半導体装置では、半導体チップ１の電極１
１には接触しない内側金属充填孔３７１と、この充填金
属３７１に熱的に接続された内部導体３７２（引き回し
導体とは異なる）と、この内部導体３７２に熱的に接続
された外側金属充填孔３７３ならびに金属バンプ３７４
を設け、これらが形成する熱伝達経路を通じて半導体チ
ップ１の発生熱を放熱するようにしている。また、同図
（ニ）において、図中の点線で示すように、引回し導体
２３と所定の絶縁ギャップを隔てて導体（銅箔）２３ａ
をできるだけ多く残存させて、この残存導体２３ａをヒ
ートスプレッダとして使用することや、放熱ダミーを設
けること等が、半導体チップの放熱手段として有効であ
る。
【００７１】つぎに、本発明の半導体装置の製法の第２
の製法について説明する。
【００７２】この製法は、補助配線板片として、その半
導体チップ搭載面に熱融着ポリイミド樹脂層が形成され
たものを使用する方法である。この補助配線板片の一例
を、図１１に示す。図示のように、この補助配線板片
は、絶縁層２４の上に、熱融着性ポリイミド樹脂層３が
形成されている。同図において、図３と同一部分には同
一符号を付している。この補助配線板片は、例えば、図
３の（イ）〜（ト）に示す工程を経て補助配線板片を作
製し、この板面上（絶縁層２４の上）に熱融着性ポリイ
ミド樹脂層３を形成することにより得ることができる。
上記熱融着性ポリイミド樹脂層は、例えば、補助配線板
片を作製し〔図３（イ）〜（ト）参照〕、この板面の上
に、熱融着性ポリイミドフィルムをラミネートしたり、
または熱融着性ポリイミドワニスを調製し、これを塗工
した後乾燥させて溶媒を除去することにより形成するこ
とができる。
【００７３】また、プライマー層を形成する場合は、例
えば、上記一般式（６）〜一般式（８）で表されるポリ
イミドを溶媒に溶解して、ワニスを調製し、これを、補
助配線板片〔図３（ト）参照〕の板面に塗工して乾燥さ
せてプライマー層を形成した後、上記方法により熱融着
性ポリイミド樹脂層を形成することにより、目的を達成
することができる。また、塗工の他に、プライマー層形
成用のポリイミドフィルムを補助配線板片〔図３（ト）
参照〕の板面にラミネートしてプライマー層を形成した
後、熱融着性ポリイミド樹脂層を形成する方法があげら
れる。
【００７４】そして、この補助配線板片（図１１参照）
の上記熱融着性ポリイミド樹脂層３の上に、半導体チッ
プ１を搭載し、この後は、前述の第１の製法と同様の工
程を経ることにより、半導体装置を作製することができ
る。したがって、第２の製法は、ポリイミド樹脂層の形
成方法が、一部異なるだけで、その他の工程では、手順
や条件も同様であり、熱融着ポリイミド樹脂層等の形成
材料も同様である。
【００７５】このように、この第２の製法では、半導体
チップ搭載面に熱融着性ポリイミド樹脂層が形成された
補助配線板片を用いることが特徴であり、これを用いる
ことにより、半導体装置の連続生産が可能になる等の効
果を得ることができる。
【００７６】そして、この半導体チップ搭載面に熱融着
性ポリイミド樹脂層が形成された補助配線板片として
は、本発明者らが開発した、半導体装置用テープキャリ
アをあげることができる。
【００７７】この半導体装置用テープキャリアは、内側
電極が熱融着性ポリイミドフィルムに被覆されているも
の（Ａタイプ）と、上記内側電極が被覆されず露出して
いるもの（Ｂタイプ）に大別することができる。そし
て、これらの半導体装置用テープキャリアの共通する特
徴として、上記一般式（１）〜一般式（５）で表される
熱融着性ポリイミドの少なくとも一つを用いて形成され
た熱融着性ポリイミドフィルムを備えていることであ
る。先に述べたように、この特殊なシリコーン変性ポリ
イミドは、半導体チップや補助配線板片（高分子フィル
ム）の双方に対する接着力が極めて高く、また熱融着性
や耐薬品性にも優れるものである。なお、この熱融着性
ポリイミドフィルムの厚みは、通常、５〜８０μｍ、好
ましくは１０〜４０μｍである。
【００７８】まず、上記Ａタイプの半導体装置用テープ
キャリアについて説明する。
【００７９】図７に、上記Ａタイプの半導体装置用テー
プキャリアの一例を示す。図示のように、この半導体装
置用テープキャリアは、熱融着性ポリイミドフィルム３
を除き、前述の補助配線板片と同様の構成をとるもので
ある。すなわち、絶縁層２４，２５が積層されて２層構
造の高分子フィルムが形成され、上記絶縁層２４，２５
の界面部の所定の位置に引回し導体２３が配設されてい
る。なお、上記絶縁層２４，２５としては、ポリイミド
フィルムを使用することが、耐熱性の観点から好まし
い。そして、この引回し導体２３の一端は、内側電極２
１と接続されており、また上記引回し導体２３の他端は
外側電極２２と接続されている。そして、絶縁層２４，
２５から構成される高分子フィルムの半導体チップ搭載
側の面（表面）は、特定の熱融着性ポリイミドフィルム
により被覆されている。この熱融着性ポリイミドフィル
ムは、前述の一般式（１）〜一般式（５）で表される熱
融着性ポリイミドの少なくとも一つから形成されたもの
である。そして、この熱融着性ポリイミドフィルムは、
内側電極２１も被覆している。
【００８０】このような、Ａタイプの半導体装置用テー
プキャリアは、高分子フィルムの内部に引回し導体を配
設し、さらに内側電極（金属バンプ）を形成し、この高
分子フィルム表面を、上記熱融着性ポリイミドフィルム
で被覆することにより作製することができる。
【００８１】すなわち、図９（イ）〜同図（ト）に示す
ようにして、内側電極２１、外側電極２２、引回し導体
２３を備えた高分子フィルム２を作製する。この高分子
フィルムの作製は、前述した補助配線板片の作製方法と
同様にして行うことができる。したがって、形成条件や
用いる材料等は、同様であり、また、同図において、図
３と同一部分には同一符号を付している。そして、同図
（チ）に示すように、上記熱融着性ポリイミドフィルム
３を、高分子フィルムの表面に被覆する。この被覆の方
法は、例えば、熱ラミネート法により行われる。また、
この他に、上記熱融着性ポリイミドを溶媒に溶解し、こ
の溶液を上記高分子フィルムの表面に塗工後、乾燥して
熱融着性ポリイミドフィルム３を形成することも可能で
ある。このようにして、図７に示すＡタイプの半導体装
置用テープキャリアを作製することができる。
【００８２】すなわち、この方法によれば、内側電極
（金属バンプ）の形成後に、高分子フィルム表面を熱融
着性ポリイミドフィルムで被覆しているため、上記内側
電極も、同フィルムにより被覆されるのである。
【００８３】つぎに、上記Ｂタイプの半導体装置用テー
プキャリアの一例を図８に示す。同図（イ）に示す半導
体装置用テープキャリアは、内側電極２１を露出させた
以外は、上記図７に示したＡタイプの半導体装置用テー
プキャリアと同様の構成のものである。また、上記Ａタ
イプと同様に、絶縁層２４，２５は、耐熱性の観点か
ら、ポリイミドフィルムを用いることが好ましい。
【００８４】このＢタイプの半導体装置用テープキャリ
アは、例えば、以下のようにして作製することができ
る。すなわち、先ず、内部に引回し導体が配設された高
分子フィルムを準備し、この表面に、上記ラミネート法
や塗工により、熱融着性ポリイミドフィルムを形成す
る。その後、この熱融着性ポリイミドフィルムを含めた
高分子フィルムに対し、孔の穿孔，金属充填，金属バン
プ形成等の工程（図３参照）により内側電極を形成す
る。このようにして、内側電極が熱融着性ポリイミドフ
ィルムから突出するＢタイプの半導体装置用テープキャ
リアを作製することができる。
【００８５】また、この他の製法として、上記Ａタイプ
の半導体装置用テープキャリアを作製したのち、上記熱
融着性ポリイミドフィルムの内側電極２１に対応する部
分を加熱等により部分的に溶融除去して上記内側電極を
露出させる方法があげられる。
【００８６】また、図８（ロ）に示す半導体装置用テー
プキャリアは、高分子フィルムが絶縁層２５のみからな
る単層構造のものである。なお、同図（ロ）において、
外部電極は省略しており、また、同図（イ）と同一部分
には同一符号を付している。また、上記絶縁層２５は、
耐熱性の観点から、ポリイミドフィルムを使用すること
が好ましい。
【００８７】そして、ＡタイプおよびＢタイプの半導体
装置用テープキャリアにおいて、高分子フィルムと熱融
着性ポリイミドフィルムとの間に、プライマー層が介在
していることが好ましい。このプライマー層の形成方法
は、前述した方法と同様である。すなわち、上記熱融着
性ポリイミドフィルムを形成する前に、前述の塗工法あ
るいはラミネート法によりプライマー層を形成するので
ある。また、内側電極（金属バンプ）の形成後に、プラ
イマー層および熱融着性ポリイミドフィルムを形成すれ
ば、Ａタイプの半導体装置用テープキャリアが得られ、
プライマー層および熱融着性ポリイミドフィルムの形成
後に、内側電極（金属バンプ）を形成すれば、Ｂタイプ
の半導体装置用テープキャリアが得られる。
【００８８】このように、本発明の半導体装置用テープ
キャリアは、内側電極が被覆されているもの（Ａタイ
プ）と内側電極が露出しているもの（Ｂタイプ）があ
る。これらのなかで、どちらを選択するかは、これに搭
載する半導体チップの種類や、熱圧着処理等の条件等に
より適宜決定されるものである。なお、Ａタイプの半導
体装置用テープキャリアは、内側電極が上記熱融着性ポ
リイミドフィルムにより保護されることから、保管管理
性に優れる等の利点がある。一方、Ｂタイプの半導体装
置用テープキャリアは、予め、内側電極が露出した状態
となっているため、半導体装置の製造において、半導体
チップを搭載した後の、半導体チップと半導体装置用テ
ープキャリアとの加熱圧接工程の条件を穏やかにするこ
とができる等の利点がある。
【００８９】そして、これらの半導体装置用テープキャ
リアを用いての、半導体装置の製造は、前述した製法と
基本的に同様である。すなわち、このテープキャリアの
熱融着性ポリイミドフィルムの上に半導体チップを搭載
し、加熱しながら上記テープキャリアと半導体チップと
を相互に圧接し、上記熱融着性ポリイミドフィルムを溶
融してこれを上記両者に融着させる。そして、これを冷
却等により固化して熱融着性ポリイミド樹脂層を形成
し、半導体チップとテープキャリアとの間隙を封止す
る。そして、前述の所定の工程を経ることにより、半導
体チップの電極とテープキャリアの内側電極を接合し、
また、外部電極の半田バンプを形成し、さらに、必要に
応じて半導体チップを樹脂封止して、半導体装置を作製
することができる。なお、上記半導体チップ搭載時のア
ライメント等の手段や条件も、前述と同様である。
【００９０】また、半導体装置用テープキャリアを用い
る利点として、半導体装置の連続生産を容易に実施する
ことができることがあげられる。すなわち、半導体チッ
プ毎に、内側電極，外側電極，引き回し導体および熱融
着性ポリイミドフィルムが形成された、帯状の半導体装
置用テープキャリアを準備し、これを長手方向に走行さ
せて、フィルム・キャリア方式で半導体チップの搭載作
業等を順次連続して行うことにより、半導体装置の連続
生産が可能となる。
【００９１】本発明の半導体装置用テープキャリアにお
いて、表面の面積は、半導体チップ１の底面積（回路形
成面の面積、通常３ｍｍ〜２０ｍｍ角）に等しいか、こ
れの２００％以下であることが好ましく、特に好ましく
は１３０％以下である。この理由は、前述の理由と同様
である。
【００９２】本発明の半導体装置用テープキャリアにお
いて、上記外部電極２２の相互間隔は、被実装回路基板
への半田付けする際のブリッジを防止するために、可能
な限り広くとることが好ましい。また、この外部電極相
互の間隔は、通常、等間隔とされる。
【００９３】そして、本発明の半導体装置用テープキャ
リアにおいて、上記外側電極の露呈表面を除く高分子フ
ィルムの裏面上に絶縁層が形成されていることが好まし
く、特に好ましくは、上記絶縁層が、ポリイミドから形
成された絶縁層であることである。これは、補助配線板
片の引回し導体の腐食を防ぎ、かつ他回路との電気的接
触不良（短絡）を防止するためである。
【００９４】
【発明の効果】以上のように、本発明の半導体装置は、
補助配線板片に半導体チップが搭載され、少なくとも上
記補助配線板片と半導体チップとの間隙が、熱融着性ポ
リイミド樹脂層の形成により封止されたものである。こ
の熱融着性ポリイミド樹脂層は、半導体チップと補助配
線板片とに対し高い接着性を有するものである。このた
め、この半導体装置では、半田実装等の熱処理を行って
も、上記半導体チップと熱融着性ポリイミド樹脂層との
間や補助配線板片と熱融着性ポリイミド樹脂層との間等
に間隙が発生することが抑制され、この間隙の発生に伴
う封止樹脂のクラック発生も防止されるようになる。こ
の結果、この半導体装置の信頼性が向上するようにな
る。したがって、本発明を、例えば、ＣＳＰタイプの半
導体装置に適用すれば、高密度搭載が可能な信頼性に極
めて優れたＣＳＰタイプ半導体装置とすることが可能と
なる。また、このような半導体装置は、本発明の半導体
装置の製法により効率的に製造することができ、特に好
ましくは、本発明の半導体装置用テープキャリアを用い
て製造することである。この半導体装置用テープキャリ
アは、上記補助配線板片となるものであり、予め、特定
の熱融着ポリイミドフィルムを備えたものである。した
がって、これを用いることにより、半導体チップと補助
配線板片との間隙が、熱融着性ポリイミド樹脂層の形成
により封止された半導体装置を、テープキャリア方式で
連続生産することが可能となり、半導体装置の製造コス
トの低減を図ることが期待される。
【００９５】また、本発明において、熱融着性ポリイミ
ドとして、上記一般式（１）〜一般式（５）で表される
ポリイミドの少なくとも一つを用いることが好ましい。
すなわち、これらのポリイミドは、半導体チップおよび
補助配線板片に対する接着力が極めて高く、また熱融着
性や耐薬品性にも優れるものである。したがって、この
ポリイミドの適用により得られ半導体装置において、接
着力が極めて高いことから導通不良の発生がさらに低く
抑制されるようになり、また熱融着性に優れることか
ら、製造効率も向上するようになる。そして、耐薬品性
に優れることから、半導体装置やこの製造に使用する半
導体装置用テープキャリアの耐薬品性も向上するように
なる。
【００９６】そして、本発明において、熱融着性ポリイ
ミド樹脂層をプライマー層を介して補助配線板片に接着
すれば、このプライマー層の作用により、両者が強固に
接着するようになる。この結果、得られる半導体装置に
おいて、導通不良の発生がさらに減少するようになり、
信頼性の一層の向上を図ることが可能となる。
【００９７】つぎに、実施例について、比較例と併せて
説明する。
【００９８】まず、実施例および比較例に先立ち、下記
の一般式（９）〜一般式（１４）で表されるシリコーン
変性ポリイミドを準備した。
【００９９】
【化４５】
【０１００】
【化４６】
【０１０１】
【化４７】
【０１０２】
【化４８】
【０１０３】
【化４９】
【０１０４】
【化５０】
【０１０５】
【実施例Ａ（１〜１５）】下記の表１〜表３に示す支持
フィルムおよび熱融着性ポリイミドフィルムを用い、前
述した熱融着性ポリイミドフィルムを介して補助配線板
片の板面に半導体チップを搭載する方法（第１の製法）
により半導体装置を作製した。すなわち、半導体チップ
の底面と同面積の支持フィルム（厚み５０μｍ）に、金
バンプの高さが５０μｍの内側電極を形成し、補助配線
板片を形成した。そして、この補助配線板片の板面（内
側電極側の面）に熱融着性ポリイミドフィルム（厚み２
５μｍ）を配置し、このフィルム上に信頼性評価用半導
体チップ（１５．０ｍｍ×１５．０ｍｍ×厚み０．３７
５ｍｍ）を搭載し、３５０℃の条件で、上記補助配線板
片と半導体チップとを相互に圧接して熱融着性ポリイミ
ド樹脂層を形成し、その後、前述の方法により、電極相
互の接合、半導体チップの樹脂封止を行い、ＣＳＰタイ
プの半導体装置を作製した。この半導体装置の大きさ
は、１７．０ｍｍ×１７．０ｍｍ×厚み０．５５ｍｍで
ある。
【０１０６】なお、下記表１〜表３において、ＰＩはポ
リイミドフィルム、ＰＥＴはポリエチレンテレフタレー
トフィルム、ＰＰはポリプロピレンを示す。また、アル
カリ処理は、支持フィルムを０．１ＮＫＯＨ水溶液に５
時間浸漬することにより行い、プラズマ処理は、支持フ
ィルムに対し、０．１ｔｏｒｒの酸素ガス雰囲気下で、
１００ｗ，１３．５６ＭＨｚ，３０秒間の条件のグロー
放電処理により行った。また、表面張力の測定は、接触
角法により、Ｆｏｗｋｅｓの式を用いて測定した。
【０１０７】
【表１】
【０１０８】
【表２】
【０１０９】
【表３】
【０１１０】このようにして得られた実施例Ａ（１〜１
５）の半導体装置について、接着力および導通不良率の
測定を行った。これらの結果を、下記の表４，表５に示
す。なお、上記測定は、以下の方法により行った。
【０１１１】〔接着力〕接着力の測定は、９０度剥離試
験によりおこなった。すなわち、補助配線板片を半導体
チップの底面に対して垂直方向に剥離し、その時の剥離
強度を接着力（ｇ／ｃｍ）とした。
【０１１２】〔導通不良率〕１２１℃の飽和水蒸気中に
おいてプレッシャークッカー試験（ＰＣＴ試験）を行
い、ＰＣＴ試験２００時間後において導通性を調べた。
そして、試験に供した半導体装置の個数（ｎ＝１００）
に対する導通不良が発生した半導体個数の割合を、導通
不良率（％）とした。なお、導通不良の発生は、補助配
線板片と半導体チップとの間のバンプ接続不良、半導体
チップ回路の腐食等が原因である。
【０１１３】
【表４】
【０１１４】
【表５】
【０１１５】上記表４，表５から、熱融着性ポリイミド
樹脂層が形成された実施例Ａの半導体装置は、半導体チ
ップと補助配線板片との接着力が高く、また導通不良が
発生しなかったことがわかる。このことから、熱融着性
ポリイミド樹脂層の形成により補助配線板片と半導体チ
ップとの間隙を封止した半導体装置は、信頼性に優れて
いるといえる。特に、支持フィルムの表面張力を、３５
ｍＪ／ｍ2 以上とした実施例Ａの半導体装置において、
好結果が得られた。
【０１１６】
【実施例Ｂ（１〜２０）】実施例Ｂでは、支持フィルム
の表面を所定の凹凸面に形成した実施例である。すなわ
ち、下記の表６〜表９に示す支持フィルムおよび熱融着
性ポリイミドフィルムを用いた他は、実施例Ａと同様に
して半導体装置を作製した。
【０１１７】なお、下記の表６〜表９において、イオン
エッチングは、支持フィルムに対し、窒素ガス雰囲気
下、３×１０Ｅ−３ｔｏｒｒ，１３．５６ＭＨｚの条件
で高周波数の放電を５分間行い、イオンを発生させて行
った。また、溶剤処理は、支持フィルムを加熱したキシ
レン（８０℃）に３時間浸漬することにより行った。ま
た、紫外線処理は、支持フィルムに対し、１００ｗの紫
外線を照射して行い、アルカリ処理は、支持フィルムを
０．１ＮＫＯＨ水溶液に５時間浸漬することにより行っ
た。コロナ処理は、１２００ｋＨｚ，３３ｗ，１分間の
低周波コロナ放電照射をすることにより行った。
【０１１８】
【表６】
【０１１９】
【表７】
【０１２０】
【表８】
【０１２１】
【表９】
【０１２２】このようにして得られた実施例Ｂ（１〜２
０）の半導体装置について、前述の方法により、接着力
および導通不良率を測定した。この結果を、下記の表１
０〜表１２に示す。
【０１２３】
【表１０】
【０１２４】
【表１１】
【０１２５】
【表１２】
【０１２６】上記表１０〜表１２から、支持フィルムの
表面を所定の凹凸面に形成した実施例Ｂの半導体装置
は、半導体チップと補助配線板片との接着力が極めて高
くなったことがわかる。また、実施例Ｂの半導体装置で
は、導通不良が発生しなかった。このことから、補助配
線板片の表面を所定の凹凸面に形成することにより、半
導体装置の信頼性をさらに向上させることが可能である
といえる。
【０１２７】
【実施例Ｃ−１】裏面に所定のパターンの銅回路が形成
されたポリイミドフィルム（補助配線板片）の表面に、
上記銅回路と電気的に接続された金バンプ（高さ５０μ
ｍ）を備えた高分子フィルムを準備し、この高分子フィ
ルムの表面に、上記一般式（９）で表される熱融着性ポ
リイミドフィルム（厚み３０μｍ）を熱ラミネートによ
り貼着して、半導体装置用テープキャリアを作製した。
この半導体装置用テープキャリアは、内側電極（金バン
プ）が熱融着性ポリイミドフィルムで被覆されているも
の（Ａタイプ）である。ついで、この半導体装置用テー
プキャリアに、実施例Ａと同じ信頼性評価用半導体チッ
プを搭載し、その後、熱圧着（３５０℃）によりバンプ
接続を行うとともに、熱融着性ポリイミド樹脂層の形成
を行い、ＣＳＰタイプの半導体装置を作製した。この半
導体装置の構成図を、図１０（イ）に示す。同図におい
て、１は半導体チップであり、２ａは高分子フィルムで
あり、３は熱融着性ポリイミドフィルムであり、４は封
止樹脂である。
【０１２８】
【実施例Ｃ（２〜４）】実施例Ｃ−２は上記一般式（１
１）の熱融着性ポリイミド、実施例Ｃ−３は上記一般式
（１０）の熱融着性ポリイミド、実施例Ｃ−４は上記一
般式（１２）の熱融着性ポリイミド、実施例Ｃ−４は上
記一般式（１３）の熱融着性ポリイミドを用いた。これ
以外は、実施例Ｃ−１と同様にして半導体装置を作製し
た。
【０１２９】
【比較例Ｃ−１】熱融着性ポリミイドフィルムを用いな
かった他は、実施例Ｃ−１と同様にして半導体装置を作
製した。
【０１３０】
【比較例Ｃ−２】比較例Ｃ−１と同様にして、半導体装
置を作製した。そして、この半導体装置の半導体チップ
と補助配線板片（高分子フィルム）との間隙を、エポキ
シ樹脂層の形成により封止した。すなわち、ビスフェノ
ールＡ型エポキシ樹脂（エポキシ当量：１８０）１００
重量部、メチルヘキサヒドロ無水フタル酸（当量：１６
２）１００重量部、２−メチルイミダゾール（硬化触
媒）０．５重量部を配合して、常法により、液状の封止
用エポキシ樹脂組成物を作製した。そして、これを、デ
ィスペンサーを用い、上記半導体チップと補助配線板片
との間隙に注入して硬化させ、エポキシ樹脂層を形成し
た。
【０１３１】このようにして得られた実施例Ｃ（１〜
５），比較例Ｃ（１，２）の半導体装置について、接着
力および導通不良率を測定した。この結果を下記の表１
３に示す。なお、上記測定は、以下のようにして行っ
た。
【０１３２】〔接着力〕半導体装置用テープキャリアを
半導体チップに貼着し、接着力測定用の試験体を作製し
た。そして、図１０（ロ）に示すように、前述の方法と
同様に、９０度剥離試験を行い、接着力を測定した。
【０１３３】〔導通不良率〕前述の方法と同様に、ＰＣ
Ｔ試験後の導通不良率を測定した。
【０１３４】
【表１３】
【０１３５】上記表１３から、熱融着性ポリイミドフィ
ルムを備えた実施例Ｃの半導体装置用テープキャリア
は、高い接着力を有し、かつこれを用いて製造された半
導体装置（熱融着性ポリイミド樹脂層形成）は、導通不
良の発生がないか、導通不良率が低かった。このことか
ら、実施例Ｃの半導体装置は、半導体チップと熱融着性
ポリイミド樹脂層との接着力、補助配線板片と熱融着性
ポリイミド樹脂層との接着力が極めて高く、これによ
り、半導体装置の信頼性（特に耐湿信頼性）が優れてい
るといえる。また、実施例Ｃの半導体装置の製造におい
て、半導体装置用テープキャリアを用いたことから、熱
融着性ポリイミド樹脂層の形成等の作業を効率的に行う
ことができた。
【０１３６】これに対し、上記表１３から、熱融着性ポ
リイミドフィルムを備えない比較例Ｃ−１の半導体装置
用テープキャリアは、半導体チップに対する接着力がな
く、また、これを用いた半導体装置は、導通不良が多発
した。また、熱融着性ポリイミド樹脂封止層に代えて、
エポキシ樹脂層を形成した比較例Ｃ−２の半導体装置
も、半導体チップとエポキシ樹脂層との接着力、補助配
線板片とエポキシ樹脂層との接着力が低く、また導通不
良も多発した。
【０１３７】
【実施例Ｄ】補助配線板片として、予め、支持フィルム
の上に塗工法により上記一般式（９）の熱融着性ポリイ
ミド樹脂層が形成された補助配線板片を用いた。そし
て、この補助配線板片の熱融着性ポリイミド樹脂層の上
に半導体装置を搭載して半導体装置を作製した。この他
は、実施例Ａ−１と同様にして、半導体装置を作製し
た。
【０１３８】このようにして得られた半導体装置につい
て、実施例Ａと同様にして、接着力と導通不良率を測定
した。その結果、接着力は９００（ｇ／ｃｍ）であり、
導通不良率は０％であった。このことから、この実施例
Ｄの半導体装置は、半導体チップと熱融着性ポリイミド
樹脂層との接着力、補助配線板片と熱融着性ポリイミド
樹脂層との接着力が極めて高く、これにより、半導体装
置の信頼性（特に耐湿信頼性）が優れているといえる。
【０１３９】
【実施例Ｅ】前述の方法により、Ｂタイプの半導体装置
用テープキャリアを作製した。すなわち、まず、裏面に
所定のパターンの銅回路が形成されたポリイミドフィル
ム（補助配線板片）を準備した。そして、このポリイミ
ドフィルムの表面に、上記一般式（９）で表される熱融
着性ポリイミドフィルム（厚み３０μｍ）を熱ラミネー
トにより貼着した。そして、前述の方法により、穿孔，
金属充填，金バンプ形成等の工程を経て、上記ポリイミ
ドフィルムの表面に、上記銅回路と電気的に接続された
金バンプ（高さ５０μｍ）を形成し、Ｂタイプの半導体
装置用テープキャリアを作製した。そして、これを用
い、実施例Ｃ−１と同様にして半導体装置を作製した。
【０１４０】このようにして得られた半導体装置につい
て、実施例Ｃと同様にして、接着力と導通不良率を測定
した。その結果、接着力は１２００（ｇ／ｃｍ）であ
り、導通不良率は１％であった。このことから、この実
施例Ｅの半導体装置用テープキャリアは、半導体チップ
に対する接着性に優れているといえる。また、この半導
体装置用テープキャリアを用いて製造された半導体装置
は、半導体チップと熱融着性ポリイミド樹脂層との接着
力、補助配線板片と熱融着性ポリイミド樹脂層との接着
力が極めて高く、これにより、半導体装置の信頼性（特
に耐湿信頼性）が優れているといえる。また、半導体装
置の製造において、半導体装置用テープキャリアを用い
たことから、熱融着性ポリイミド樹脂層の形成等の作業
を効率的に行うことができ、また熱圧着の条件等も穏や
かなものとすることができた。
【０１４１】
【実施例Ｆ（１〜１５）】プライマー層を有する二層構
造の熱融着性ポリイミドフィルムを用いた他は、実施例
Ａと同様にして、ＣＳＰタイプの半導体装置を作製し
た。なお、用いた支持フィルムおよび二層構造熱融着性
ポリイミドフィルムの種類は、下記の表１４〜表１６に
示すとおりである。なお、同表において、ＰＩはポリイ
ミドフィルム、ＰＥＴはポリエチレンテレフタレートフ
ィルム、ＰＰはポリプロピレンを示す。また、アルカリ
処理は、支持フィルムを０．１ＮＫＯＨ水溶液に５時間
浸漬することにより行い、プラズマ処理は、支持フィル
ムに対し、０．１ｔｏｒｒの酸素ガス雰囲気下で、１０
０ｗ，１３．５６ＭＨｚ，３０秒間の条件のグロー放電
処理により行った。また、表面張力の測定は、接触角法
により、Ｆｏｗｋｅｓの式を用いて測定した。
【０１４２】
【表１４】
【０１４３】
【表１５】
【０１４４】
【表１６】
【０１４５】このようにして得られた実施例Ｆ（１〜１
５）の半導体装置について、実施例Ａと同様にして、接
着力および導通不良率の測定を行った。これらの結果
を、下記の表１７，表１８に示す。
【０１４６】
【表１７】
【０１４７】
【表１８】
【０１４８】上記表１７および表１８から、実施例Ｆに
おいて、プライマー層の形成により、接着力が著しく向
上したことがわかる。また、実施例Ｆにおいて、導通不
良は発生しなかった。この結果から、プライマー層の形
成により、熱融着性ポリイミド樹脂層と補助配線板片と
の接着力が向上し、半導体装置の信頼性も向上したとい
える。
【０１４９】
【実施例Ｇ（１〜２０）】プライマー層を有する二層構
造の熱融着性ポリイミドフィルムを用いた他は、実施例
Ｂと同様にして、ＣＳＰタイプの半導体装置を作製し
た。なお、用いた支持フィルムおよび二層構造熱融着性
ポリイミドフィルムの種類は、下記の表１９〜表２２に
示すとおりである。なお、同表において、イオンエッチ
ングは、支持フィルムに対し、窒素ガス雰囲気下、３×
１０Ｅ−３ｔｏｒｒ，１３．５６ＭＨｚの条件で高周波
数の放電を５分間行い、イオンを発生させて行った。ま
た、溶剤処理は、支持フィルムを加熱したキシレン（８
０℃）に３時間浸漬することにより行った。また、紫外
線処理は、支持フィルムに対し、１００ｗの紫外線を照
射して行い、アルカリ処理は、支持フィルムを０．１Ｎ
ＫＯＨ水溶液に５時間浸漬することにより行った。コロ
ナ処理は、１２００ｋＨｚ，３３ｗ，１分間の低周波コ
ロナ放電照射をすることにより行った。
【０１５０】
【表１９】
【０１５１】
【表２０】
【０１５２】
【表２１】
【０１５３】
【表２２】
【０１５４】このようにして得られた実施例Ｇ（１〜２
０）の半導体装置について、実施例Ｂと同様にして、接
着力および導通不良率の測定を行った。これらの結果
を、下記の表２３〜表２５に示す。
【０１５５】
【表２３】
【０１５６】
【表２４】
【０１５７】
【表２５】
【０１５８】上記表２３〜表２５から、プライマー層を
形成し、かつ支持フィルムの表面を所定の凹凸面に形成
した実施例Ｇの半導体装置は、接着力が極めて高くなっ
たことがわかる。また、実施例Ｇの半導体装置では、導
通不良が発生しなかった。この結果から、プライマー層
の形成および補助配線板片表面の凹凸形成により、熱融
着性ポリイミド樹脂層と補助配線板片との接着力が著し
く向上し、半導体装置の信頼性も向上したといえる。
【０１５９】
【実施例Ｈ】補助配線板片として、予め、支持フィルム
の上に塗工法により、上記一般式（１４）のプライマー
層と、上記一般式（９）の熱融着性ポリイミド樹脂層が
形成された補助配線板片を用いた。そして、この補助配
線板片の熱融着性ポリイミド樹脂層の上に半導体チップ
を搭載して半導体装置を作製した。この他は、実施例Ｆ
−１と同様にして、半導体装置を作製した。
【０１６０】このようにして得られた半導体装置につい
て、実施例Ｆと同様にして、接着力と導通不良率を測定
した。その結果、接着力は１２００（ｇ／ｃｍ）であ
り、導通不良率は０％であった。このことから、この実
施例Ｈの半導体装置は、プライマー層の形成により、補
助配線板片と熱融着性ポリイミド樹脂層との接着力が極
めて高くなり、これにより、半導体装置の信頼性（特に
耐湿信頼性）が優れているといえる。
【０１６１】
【実施例Ｊ】前述の方法により、プライマー層を備えた
Ｂタイプの半導体装置用テープキャリアを作製した。す
なわち、まず、裏面に所定のパターンの銅回路が形成さ
れたポリイミドフィルム（補助配線板片）を準備した。
そして、このポリイミドフィルムの表面に、上記一般式
（１４）で表されるポリイミドフィルム（プライマー層
形成用）および上記一般式（９）で表される熱融着性ポ
リイミドフィルム（厚み３０μｍ）を、順次、熱ラミネ
ートにより貼着した。そして、前述の方法により、穿
孔，金属充填，金バンプ形成等の工程を経て、上記ポリ
イミドフィルムの表面に、上記銅回路と電気的に接続さ
れた金バンプ（高さ５０μｍ）を形成し、Ｂタイプの半
導体装置用テープキャリアを作製した。そして、これを
用い、実施例Ｃ−１と同様にして半導体装置を作製し
た。
【０１６２】このようにして得られた半導体装置につい
て、実施例Ｃと同様にして、接着力と導通不良率を測定
した。その結果、接着力は１０００（ｇ／ｃｍ）であ
り、導通不良率は０％であった。このことから、この実
施例Ｊの半導体装置用テープキャリアは、半導体チップ
に対する接着性に優れているといえる。また、この半導
体装置用テープキャリアを用いて製造された半導体装置
は、プライマー層の形成により、補助配線板片と熱融着
性ポリイミド樹脂層との接着力が極めて高くなり、これ
により、半導体装置の信頼性（特に耐湿信頼性）が優れ
ているといえる。また、半導体装置の製造において、半
導体装置用テープキャリアを用いたことから、熱融着性
ポリイミド樹脂層の形成等の作業を効率的に行うことが
でき、また熱圧着の条件も穏やかなものとすることがで
きた。
【０１６３】
【実施例Ｋ（１〜９）】下記に示す一般式（１６）で表
されるポリイミドおよび下記の一般式（１７）で表され
るポリイミドを準備した。これらのポリイミドは未変性
のものである。
【０１６４】
【化５１】
【０１６５】
【化５２】
【０１６６】
【実施例Ｋ−１】上記一般式（１６）で表されるポリイ
ミドを用いた他は、実施例Ａ−１と同様にして半導体装
置を作製した。この半導体装置の支持フィルムの種類は
ＰＩであり、表面張力γは４７(mJ/m2) である。
【０１６７】
【実施例Ｋ−２】上記一般式（１６）で表されるポリイ
ミドを用いた他は、実施例Ｂ−１と同様にして半導体装
置を作製した。この半導体装置の支持フィルムは、厚み
５０μｍのＰＩフィルムであり、その表面状態は、イオ
ンエッチングにより０．０５μｍの凹凸面となってい
る。
【０１６８】
【実施例Ｋ−３】上記一般式（１６）で表されるポリイ
ミドを用いた他は、実施例Ｃ−１と同様にし，半導体装
置用テープキャリア（Ａタイプ）を用いて半導体装置を
作製した。また、実施例Ｃと同様にして接着力測定用の
試験体も作製した。
【０１６９】
【実施例Ｋ−４】上記一般式（１６）で表されるポリイ
ミドを用いた他は、実施例Ｄと同様にして前述の第２の
製法に準じ半導体装置を作製した。
【０１７０】
【実施例Ｋ−５】上記一般式（１６）で表されるポリイ
ミドを用いた他は、実施例Ｅと同様にし，半導体装置用
テープキャリア（Ｂタイプ）を用いて半導体装置を作製
した。また、実施例Ｃと同様にして接着力測定用の試験
体も作製した。
【０１７１】
【実施例Ｋ−６】熱融着性ポリイミドとして上記一般式
（１６）で表されるポリイミドを使用し、プライマー層
の形成に上記一般式（１７）で表されるポリイミドを使
用した他は、実施例Ｆ−１と同様にして、ＣＳＰタイプ
の半導体装置を作製した。
【０１７２】
【実施例Ｋ−７】熱融着性ポリイミドとして上記一般式
（１６）で表されるポリイミドを使用し、プライマー層
の形成に上記一般式（１７）で表されるポリイミドを使
用した他は、実施例Ｇ−１と同様にして、ＣＳＰタイプ
の半導体装置を作製した。
【０１７３】
【実施例Ｋ−８】熱融着性ポリイミドとして上記一般式
（１６）で表されるポリイミドを使用し、プライマー層
の形成に上記一般式（１７）で表されるポリイミドを使
用した他は、実施例Ｈと同様にして半導体装置を作製し
た。
【０１７４】
【実施例Ｋ−９】熱融着性ポリイミドとして上記一般式
（１６）で表されるポリイミドを使用し、プライマー層
の形成に上記一般式（１７）で表されるポリイミドを使
用した他は、実施例Ｊと同様にし、Ｂタイプの半導体装
置用テープキャリアを作製しこれを用いて半導体装置を
作製した。また、実施例Ｃと同様にして接着力測定用の
試験体も作製した。
【０１７５】このようにして作製した半導体装置（実施
例Ｋ−１〜９）について、接着力，導通不良率，高温下
での導通不良率について調べた。この結果を下記の表２
６に示す。なお、上記接着力は、実施例Ｋ−１，２，
４，６，７，８については実施例Ａと同様にして測定
し、実施例Ｋ−３，５，９については、実施例Ｃと同様
にして測定した。また、導通不良率については、実施例
Ａと同様にして測定した。そして、高温下での導通不良
率は、以下のようにして測定した。
【０１７６】〔高温下での導通不良率〕８５℃８５％Ｒ
Ｈ環境下で１００時間保管した半導体装置に対し、２４
０℃の赤外線リフローを１０秒間行った後、導通率を調
べた。そして、試験に供した全半導体装置の個数（ｎ＝
１００）に対する導通不良が発生した半導体装置の個数
の割合を導通不良率（％）とした。この高温下での導通
不良の発生は、上記赤外線リフロー処理時における補助
配線板と半導体チップとの間における水蒸気爆発（ポッ
プコーン現象）による剥離が原因である。なお、参考例
として、実施例Ａ−１の半導体装置について、高温下で
の導通不良率を測定した結果、１％以下であった。
【０１７７】
【表２６】
【０１７８】以上のように、この実施例Ｋの結果から、
未変性のポリイミド樹脂を使用した半導体装置では、接
着力および導通不良防止において、シリコーン変性ポリ
イミド樹脂を使用したものに比べ若干劣るものの、実用
性においては何ら問題がないことがわかる。さらに、参
考例（実施例Ａ−１）の半導体装置と比較して、実施例
Ｋの半導体装置は、半田リフローのような高温下での導
通不良防止に優れているといえる。
【図面の簡単な説明】
【図１】（イ）は本発明の半導体装置の一実施例を示す
断面図であり、（イ′）は本発明の半導体装置の他の実
施例を示す断面図であり、（イ′′）はその半導体装置
の部分拡大断面図であり、（ロ）は上記本発明の半導体
の一実施例の一部切り欠き斜視図である。
【図２】補助配線板片が多層構造となった本発明の半導
体装置の一例を示す一部断面図である。
【図３】（イ）は絶縁層に引回し導体が形成された状態
を示す構成図であり、（ロ）は絶縁層に孔を穿孔した状
態を示す構成図であり、（ハ）は上記孔に金属を充填し
た状態を示す構成図であり、（ニ）は上記充填金属の端
面上に金属バンプを形成した状態を示す構成図であり、
（ホ）は絶縁層を積層した状態を示す構成図であり、
（へ）は絶縁層に孔を穿孔した状態を示す構成図であ
り、（ト）は上記孔に金属を充填した状態を示す構成図
であり、（チ′）は補助配線板片の板面に熱融着性ポリ
イミドフィルムを介して半導体チップを搭載する状態を
示す構成図であり、（チ）は半導体チップと補助配線板
片との間隙を熱融着性ポリイミド樹脂層の形成により封
止した状態を示す構成図であり、（リ）は半導体チップ
を樹脂封止した状態を示す構成図である。
【図４】アライメントの一例を示す構成図である。
【図５】（イ）は本発明の半導体装置の樹脂封止の一形
態を示す構成図であり、（ロ）は本発明の半導体装置の
樹脂封止のその他の形態を示す構成図であり、（ハ）は
本発明の半導体装置の樹脂封止のその他の形態を示す構
成図であり、（ニ）は本発明の半導体装置の樹脂封止の
その他の形態を示す構成図であり、（ホ）は本発明の半
導体装置の樹脂封止のその他の形態を示す構成図であ
る。
【図６】（イ）は本発明の半導体装置の放熱手段の一例
を示す構成図であり、（ロ）は本発明の半導体装置の放
熱手段のその他の例を示す構成図であり、（ハ）は本発
明の半導体装置の放熱手段のその他の例を示す構成図で
あり、（ニ）は本発明の半導体装置の放熱手段のその他
の例を示す構成図である。
【図７】本発明の半導体装置用テープキャリアの一実施
例の構成を示す構成図である。
【図８】（イ）は本発明の半導体装置用テープキャリア
の一実施例の構成を示す構成図であり、（ロ）は本発明
の半導体装置用テープキャリアの他の実施例の構成を示
す構成図である。
【図９】（イ）は支持絶縁フィルムに引回し導体が形成
された状態を示す構成図であり、（ロ）は上記支持絶縁
フィルムに孔を穿孔した状態を示す構成図であり、
（ハ）は上記孔に金属を充填した状態を示す構成図であ
り、（ニ）は上記充填金属の端面上に金属バンプを形成
した状態を示す構成図であり、（ホ）は支持絶縁フィル
ムにカバーコート絶縁層を積層した状態を示す構成図で
あり、（へ）はカバーコート絶縁層に孔を穿孔した状態
を示す構成図であり、（ト）は上記孔に金属を充填した
状態を示す構成図であり、（チ）は高分子フィルムに熱
融着性ポリイミドフィルムを貼着する状態を示す構成図
である。
【図１０】（イ）は本発明の半導体装置の一実施例の構
成を示す構成図であり、（ロ）は半導体装置用テープキ
ャリアの接着力を測定する状態を示す構成図である。
【図１１】熱融着性ポリイミド樹脂層が形成された補助
配線板片の一例を示す構成図である。
【図１２】従来の半導体装置の一例の構成を示す構成図
である。
【符号の説明】
１ 半導体チップ ２ 補助配線板片 ３ 熱融着性ポリイミド樹脂層 ２１ 内側電極 ２２ 外側電極 ２３ 引回し導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 薄井 英之 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 ▲吉▼尾 信彦 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 伊藤 久貴 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 大川 忠男 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内

Claims (38)

    【特許請求の範囲】
  1. 【請求項１】 補助配線板片の板面に、電極を備えた半
    導体チップが、その電極側を対面させた状態で搭載さ
    れ、上記補助配線板片の内部に引回し導体が配設され、
    この引回し導体の一端が上記補助配線板片の上記半導体
    チップ搭載側の面から突出する内側電極に形成され、上
    記引回し導体の他端が上記補助配線板片の上記半導体チ
    ップ搭載側と反対側の面から突出する外側電極に形成さ
    れ、上記内側電極と半導体チップの電極とが接合してい
    る半導体装置であって、少なくとも上記半導体チップと
    補助配線板片との間隙が、熱融着性ポリイミド樹脂層に
    より封止されていることを特徴とする半導体装置。
  2. 【請求項２】 上記熱融着性ポリイミド樹脂層が、上記
    補助配線板片と接する側にプライマー層を備え、これを
    介して、上記熱融着性ポリイミド樹脂層が、補助配線板
    片と接する請求項１記載の半導体装置。
  3. 【請求項３】 上記熱融着性ポリイミド樹脂層が、ガラ
    ス転移温度３００℃以下の熱融着性ポリイミドから形成
    された請求項１または２記載の半導体装置。
  4. 【請求項４】 上記熱融着性ポリイミド樹脂層が、下記
    の一般式（１）〜一般式（５）で表される熱融着性ポリ
    イミドの少なくとも一つから形成された請求項１〜３の
    いずれか一項に記載の半導体装置。 【化１】 【化２】 【化３】 【化４】 【化５】
  5. 【請求項５】 上記一般式（１）〜一般式（５）におい
    て、ａとｂが、ａ＋ｂ＝１の関係を満たし、かつ０．３
    ≦ａ／（ａ＋ｂ）≦０．９９の関係を満たす数字である
    請求項４記載の半導体装置。
  6. 【請求項６】 上記プライマー層が、下記の一般式
    （６）〜一般式（８）で表されるポリイミドの少なくと
    も一つから形成された請求項２〜５のいずれか一項に記
    載の半導体装置。 【化６】 【化７】 【化８】
  7. 【請求項７】 上記一般式（６）〜一般式（８）におい
    て、ｃとｄが、ｃ＋ｄ＝１の関係を満たし、かつ０．３
    ≦ｃ／（ｃ＋ｄ）≦０．９９の関係を満たす数字である
    請求項６に記載の半導体装置。
  8. 【請求項８】 上記補助配線板片の半導体チップ搭載側
    の表面層が、ポリイミドから形成されている請求項１〜
    ７のいずれか一項に記載の半導体装置。
  9. 【請求項９】 上記補助配線板片の外側電極が、上記内
    側電極の略真下に対応する上記補助配線板片の半導体チ
    ップ搭載側と反対側の面の部分に形成された請求項１〜
    ８のいずれか一項に記載の半導体装置。
  10. 【請求項１０】 上記補助配線板片の外側電極が、上記
    内側電極の略真下に対応する上記補助配線板片の半導体
    チップ搭載側と反対側の面の部分から外れた部分に形成
    された請求項１〜８のいずれか一項に記載の半導体装
    置。
  11. 【請求項１１】 上記補助配線板片が、複数の絶縁層が
    厚み方向に積層された多層構造である請求項１〜１０の
    いずれか一項に記載の半導体装置。
  12. 【請求項１２】 上記補助配線板片の半導体チップ搭載
    側の面の面積が、上記半導体チップの底面の２００％以
    下である請求項１〜１１のいずれか一項に記載の半導体
    装置。
  13. 【請求項１３】 上記補助配線板片の半導体チップ搭載
    側の面の面積が、上記半導体チップの底面の面積と等し
    い請求項１〜１２のいずれか一項に記載の半導体装置。
  14. 【請求項１４】 上記補助配線板片の半導体チップ搭載
    側の面において、少なくとも熱融着性ポリイミド樹脂層
    に接する部分が、表面張力３５ｍＪ／ｍ2 以上となって
    いる請求項１〜１３のいずれか一項に記載の半導体装
    置。
  15. 【請求項１５】 上記補助配線板片の半導体チップ搭載
    側の面において、少なくとも熱融着性ポリイミド樹脂層
    に接する部分が、０．００５〜０．５μｍ径の凹凸面に
    形成されている請求項１〜１４のいずれか一項に記載の
    半導体装置。
  16. 【請求項１６】 半導体チップを搭載する補助配線板片
    であり、その内部に引回し導体が配設され、この引回し
    導体の一端が上記補助配線板片の上記半導体チップ搭載
    側の面から突出する内側電極に形成され、上記引回し導
    体の他端が上記補助配線板片の上記半導体チップ搭載側
    と反対側の面から突出する外側電極に形成された補助配
    線板片と、電極を備えた半導体チップと、熱融着性ポリ
    イミドフィルムとを準備し、上記補助配線板片の板面
    に、上記半導体チップを、その電極側を対面させた状態
    で上記熱融着性ポリイミドフィルムを介して搭載し、こ
    の状態で加熱しながら上記補助配線板片と半導体チップ
    とを相互に圧接して上記熱融着性ポリイミドフィルムを
    融解した後固化することにより熱融着性ポリイミド樹脂
    層を形成して上記補助配線板片と半導体チップとの間隙
    を封止し、この封止の際あるいは上記封止の後、上記補
    助配線板片の内側電極と上記半導体チップの電極とを接
    合することを特徴とする半導体装置の製法。
  17. 【請求項１７】 上記熱融着性ポリイミドフィルムが、
    プライマー層を備えた２層構造フィルムであり、この２
    層構造の熱融着性ポリイミドフィルムを、上記プライマ
    ー層が上記補助配線板片の半導体チップ搭載面と対面す
    る状態で、上記補助配線板片と半導体チップとの間に介
    在させる請求項１６記載の半導体装置の製法。
  18. 【請求項１８】 半導体チップを搭載する補助配線板片
    であり、その内部に引回し導体が配設され、この引回し
    導体の一端が上記補助配線板片の上記半導体チップ搭載
    側の面から突出する内側電極に形成され、上記引回し導
    体の他端が上記補助配線板片の上記半導体チップ搭載側
    と反対側の面から突出する外側電極に形成され、上記半
    導体チップ搭載側の面に熱融着性ポリイミドフィルムを
    備えた補助配線板片と、電極を備えた半導体チップとを
    準備し、上記補助配線板片の熱融着性ポリイミドフィル
    ムの上に、上記半導体チップを、その電極側の面を対面
    させた状態で搭載し、この状態で加熱しながら上記補助
    配線板片と半導体チップとを相互に圧接して上記熱融着
    性ポリイミドフィルムを融解した後固化して熱融着性ポ
    リイミド樹脂層を形成することにより上記補助配線板片
    と半導体チップとの間隙を封止し、この封止の際あるい
    は上記封止の後、上記補助配線板片の内側電極と上記半
    導体チップの電極とを接合することを特徴とする半導体
    装置の製法。
  19. 【請求項１９】 上記熱融着性ポリイミドフィルムが、
    上記補助配線板片と対面する側にプライマー層を備えた
    ２層構造フィルムである請求項１８記載の半導体装置の
    製法。
  20. 【請求項２０】 上記熱融着性ポリイミドフィルムが、
    ガラス転移温度３００℃以下の熱融着性ポリイミドから
    形成された請求項１６〜１９のいずれか一項に記載の半
    導体装置の製法。
  21. 【請求項２１】 上記熱融着性ポリイミドフィルムが、
    下記の一般式（１）〜一般式（５）で表される熱融着性
    ポリイミドの少なくとも一つから形成された請求項１６
    〜２０のいずれか一項に記載の半導体装置の製法。 【化９】 【化１０】 【化１１】 【化１２】 【化１３】
  22. 【請求項２２】 上記一般式（１）〜一般式（５）にお
    いて、ａとｂが、ａ＋ｂ＝１の関係を満たし、かつ０．
    ３≦ａ／（ａ＋ｂ）≦０．９９の関係を満たす数字であ
    る請求項２１記載の半導体装置。
  23. 【請求項２３】 上記プライマー層が、下記の一般式
    （６）〜一般式（８）で表されるポリイミドの少なくと
    も一つから形成された請求項１７または１９記載の半導
    体装置の製法。 【化１４】 【化１５】 【化１６】
  24. 【請求項２４】 上記一般式（６）〜一般式（８）にお
    いて、ｃとｄが、ｃ＋ｄ＝１の関係を満たし、かつ０．
    ３≦ｃ／（ｃ＋ｄ）≦０．９９の関係を満たす数字であ
    る請求項２３に記載の半導体装置。
  25. 【請求項２５】 高分子フィルムの内部に引回し導体が
    配設され、この引回し導体の一端が上記高分子フィルム
    の表面から突出する内側電極に形成され、上記引回し導
    体の他端が上記高分子フィルムの裏面から露呈する外側
    電極に形成され、上記内側電極の表面を含む上記高分子
    フィルムの表面が、下記の一般式（１）〜一般式（５）
    で表される熱融着性ポリイミドの少なくとも一つから形
    成された熱融着性ポリイミドフィルムで被覆されている
    ことを特徴とする半導体装置用テープキャリア。 【化１７】 【化１８】 【化１９】 【化２０】 【化２１】
  26. 【請求項２６】 上記一般式（１）〜一般式（５）にお
    いて、ａとｂが、ａ＋ｂ＝１の関係を満たし、かつ０．
    ３≦ａ／（ａ＋ｂ）≦０．９９の関係を満たす数字であ
    る請求項２５記載の半導体装置用テープキャリア。
  27. 【請求項２７】 高分子フィルムの内部に引回し導体が
    配設され、この引回し導体の一端が上記高分子フィルム
    の表面から突出する内側電極に形成され、上記引回し導
    体の他端が上記高分子フィルムの裏面から露呈する外側
    電極に形成され、上記内側電極の表面を除く上記高分子
    フィルムの表面が、下記の一般式（１）〜一般式（５）
    で表される熱融着性ポリイミドの少なくとも一つから形
    成された熱融着性ポリイミドフィルムで被覆され、上記
    内側電極が上記熱融着性ポリイミドフィルムの表面から
    突出していることを特徴とする半導体装置用テープキャ
    リア。 【化２２】 【化２３】 【化２４】 【化２５】 【化２６】
  28. 【請求項２８】 上記一般式（１）〜一般式（５）にお
    いて、ａとｂが、ａ＋ｂ＝１の関係を満たし、かつ０．
    ３≦ａ／（ａ＋ｂ）≦０．９９の関係を満たす数字であ
    る請求項２７記載の半導体装置用テープキャリア。
  29. 【請求項２９】 上記熱融着性ポリイミドフィルムが、
    上記高分子フィルムと対面する側に、プライマー層を備
    え、このプライマー層が、下記の一般式（６）〜一般式
    （８）で表されるポリイミドの少なくとも一つから形成
    された請求項２５〜２８のいずれか一項に記載の半導体
    装置用テープキャリア。 【化２７】 【化２８】 【化２９】
  30. 【請求項３０】 上記一般式（６）〜一般式（８）にお
    いて、ｃとｄが、ｃ＋ｄ＝１の関係を満たし、かつ０．
    ３≦ｃ／（ｃ＋ｄ）≦０．９９の関係を満たす数字であ
    る請求項２９記載の半導体装置用テープキャリア。
  31. 【請求項３１】 上記高分子フィルムの表面層がポリイ
    ミドから形成されている請求項２５〜３０のいずれか一
    項に記載の半導体装置用テープキャリア。
  32. 【請求項３２】 上記外側電極が、上記内側電極の略真
    下に対応する上記高分子フィルムの裏面の部分に形成さ
    れた請求項２５〜３１のいずれか一項に記載の半導体装
    置用テープキャリア。
  33. 【請求項３３】 上記補助配線板片の外側電極が、上記
    内側電極の略真下に対応する上記高分子フィルムの裏面
    の部分から外れた部分に形成された請求項２５〜３１の
    いずれか一項に記載の半導体装置用テープキャリア。
  34. 【請求項３４】 上記高分子フィルムが、複数の高分子
    フィルムを積層した多層構造である請求項２５〜３３の
    いずれか一項に記載の半導体装置用テープキャリア。
  35. 【請求項３５】 半導体装置用テープキャリアの半導体
    チップを搭載する側の面の面積が、半導体チップの底面
    積の２００％以下である請求項２５〜３４のいずれか一
    項に記載の半導体装置用テープキャリア。
  36. 【請求項３６】 半導体装置用テープキャリアの半導体
    チップを搭載する側の面の面積が、半導体チップの底面
    積と等しい請求項２５〜３５のいずれか一項に記載の半
    導体装置用テープキャリア。
  37. 【請求項３７】 上記外側電極の露呈表面を除く高分子
    フィルムの裏面上に絶縁層が形成されている請求項２５
    〜３６のいずれか一項に記載の半導体装置用テープキャ
    リア。
  38. 【請求項３８】 上記絶縁層が、ポリイミドから形成さ
    れた絶縁層である請求項３７記載の半導体装置用テープ
    キャリア。
JP7283642A 1995-04-07 1995-10-31 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア Pending JPH08335653A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7283642A JPH08335653A (ja) 1995-04-07 1995-10-31 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US08/627,996 US5814894A (en) 1995-04-07 1996-04-04 Semiconductor device, production method thereof, and tape carrier for semiconductor device used for producing the semiconductor device
KR1019960010336A KR100392148B1 (ko) 1995-04-07 1996-04-06 반도체장치,이의제조방법및반도체장치용테이프캐리어

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8289595 1995-04-07
JP7-82895 1995-04-07
JP7283642A JPH08335653A (ja) 1995-04-07 1995-10-31 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア

Publications (1)

Publication Number Publication Date
JPH08335653A true JPH08335653A (ja) 1996-12-17

Family

ID=26423922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7283642A Pending JPH08335653A (ja) 1995-04-07 1995-10-31 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア

Country Status (3)

Country Link
US (1) US5814894A (ja)
JP (1) JPH08335653A (ja)
KR (1) KR100392148B1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998037580A1 (en) * 1997-02-21 1998-08-27 Hewlett-Packard Company Area matched package
WO1999003153A3 (de) * 1997-07-07 1999-04-01 Siemens Ag Gehäuse für zumindest einen halbleiterkörper
JP2002012666A (ja) * 2000-06-29 2002-01-15 Shin Etsu Chem Co Ltd ポリイミドシリコーン樹脂、その製造方法およびその組成物
US6396159B1 (en) 1997-06-27 2002-05-28 Nec Corporation Semiconductor device
EP0973197A3 (en) * 1998-07-16 2002-08-21 Nitto Denko Corporation Wafer-scale package structure and circuit board used therein
KR100454836B1 (ko) * 1996-11-28 2005-01-17 소니 가부시끼 가이샤 땜납범프의형성방법및그장치
KR100484876B1 (ko) * 2000-05-15 2005-04-22 가부시끼가이샤 도시바 반도체장치 및 그 제조방법
JP2006028533A (ja) * 2005-10-13 2006-02-02 Shin Etsu Chem Co Ltd ポリイミドシリコーン樹脂およびその製造方法
JP2006282910A (ja) * 2005-04-01 2006-10-19 Kaneka Corp プリント配線板用絶縁フィルムの製造方法、ポリイミド／銅積層体及びプリント配線板
JP2014241400A (ja) * 2013-05-13 2014-12-25 日亜化学工業株式会社 発光装置及びその製造方法

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
JP3431406B2 (ja) * 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
JP3554650B2 (ja) * 1997-03-21 2004-08-18 ソニーケミカル株式会社 回路基板
US6441487B2 (en) 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6124546A (en) * 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
US6624505B2 (en) * 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6982475B1 (en) 1998-03-20 2006-01-03 Mcsp, Llc Hermetic wafer scale integrated circuit structure
US7205181B1 (en) 1998-03-20 2007-04-17 Mcsp, Llc Method of forming hermetic wafer scale integrated circuit structure
WO1999049512A1 (en) * 1998-03-20 1999-09-30 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US7215025B1 (en) 1998-03-20 2007-05-08 Mcsp, Llc Wafer scale semiconductor structure
JP3310617B2 (ja) * 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6291894B1 (en) 1998-08-31 2001-09-18 Micron Technology, Inc. Method and apparatus for a semiconductor package for vertical surface mounting
DE69934960T2 (de) 1998-10-30 2007-12-06 Hitachi Chemical Dupont Microsystems Ltd. Tetracarbonsäuredianhydrid, Derivat und Herstellung davon, Polyimidvorläufer, Polyimid, Harzzusammensetzung, photoempfindliche Harzzusammensetzung, Verfahren zur Erzeugung von Prägemustern und elektronisches Bauteil
JP2000150703A (ja) * 1998-11-06 2000-05-30 Sony Corp 半導体装置及びその組立方法
KR100554462B1 (ko) * 1998-12-18 2006-05-22 삼성전자주식회사 폴리머층을 갖는 반도체 칩과 그 제조 방법
WO2000045435A1 (en) * 1999-01-29 2000-08-03 The University Of Akron Polyimides used as microelectronic coatings
US7074493B1 (en) 1999-01-29 2006-07-11 The University Of Akron Polyimides used as microelectronic coatings
US6426642B1 (en) 1999-02-16 2002-07-30 Micron Technology, Inc. Insert for seating a microelectronic device having a protrusion and a plurality of raised-contacts
US6373268B1 (en) 1999-05-10 2002-04-16 Intel Corporation Test handling method and equipment for conjoined integrated circuit dice
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
JP4338834B2 (ja) * 1999-08-06 2009-10-07 日本テキサス・インスツルメンツ株式会社 超音波振動を用いた半導体チップの実装方法
DE19960246A1 (de) * 1999-12-14 2001-07-05 Infineon Technologies Ag Gehäuseanordnung eines Halbleiterbausteins
JP2001217354A (ja) * 2000-02-07 2001-08-10 Rohm Co Ltd 半導体チップの実装構造、および半導体装置
US6900534B2 (en) * 2000-03-16 2005-05-31 Texas Instruments Incorporated Direct attach chip scale package
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
DE20011590U1 (de) * 2000-07-03 2000-09-07 Infineon Technologies AG, 81541 München Halbleiterchip-Modul mit Schutzfolie
JP2002026182A (ja) * 2000-07-07 2002-01-25 Sanyo Electric Co Ltd 半導体装置の製造方法
US6415973B1 (en) * 2000-07-18 2002-07-09 Chartered Semiconductor Manufacturing Ltd. Method of application of copper solution in flip-chip, COB, and micrometal bonding
JP3605009B2 (ja) * 2000-08-03 2004-12-22 三洋電機株式会社 半導体装置の製造方法
US6413796B1 (en) * 2000-08-31 2002-07-02 Kil Seob Noh Tape for semiconductor package, method of manufacturing the same, and method of manufacturing the package using the tape
JP3945968B2 (ja) * 2000-09-06 2007-07-18 三洋電機株式会社 半導体装置およびその製造方法
JP3520039B2 (ja) * 2000-10-05 2004-04-19 三洋電機株式会社 半導体装置および半導体モジュール
CN1184684C (zh) * 2000-10-05 2005-01-12 三洋电机株式会社 半导体装置和半导体模块
EP1207555A1 (en) * 2000-11-16 2002-05-22 Texas Instruments Incorporated Flip-chip on film assembly for ball grid array packages
AU2002216352A1 (en) * 2000-12-21 2002-07-01 Shellcase Ltd. Packaged integrated circuits and methods of producing thereof
US6777261B2 (en) 2000-12-26 2004-08-17 Micron Technology, Inc. Method and apparatus for a semiconductor package for vertical surface mounting
FR2819936B1 (fr) * 2001-01-22 2003-05-30 St Microelectronics Sa Procede de fabrication d'un boitier semi-conducteur et boitier semi-conducteur a puces de circuits integres
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US6930397B2 (en) 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
EP1283547A1 (en) * 2001-07-31 2003-02-12 United Test Center Inc. Packaging process for semiconductor package
US6582990B2 (en) 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
EP1289010A1 (en) * 2001-08-29 2003-03-05 United Test Center Inc. Semiconductor device without use of chip carrier and method of making the same
KR100446913B1 (ko) * 2001-08-30 2004-09-04 울트라테라 코포레이션 칩 캐리어를 사용하지 않는 반도체 장치 및 그 제조 방법
US6784540B2 (en) 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
JP3741053B2 (ja) * 2002-02-18 2006-02-01 ソニー株式会社 画像処理装置
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
JP2005522862A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子装置の製造方法および電子装置
US7579697B2 (en) * 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
CN100374000C (zh) * 2002-10-04 2008-03-05 电子科学工业公司 在小型元件载体的弹性遮罩中形成尺寸精确的狭槽的方法
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
WO2005004195A2 (en) 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
FI20031341L (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7224056B2 (en) 2003-09-26 2007-05-29 Tessera, Inc. Back-face and edge interconnects for lidded package
JP4844392B2 (ja) * 2004-05-21 2011-12-28 日本電気株式会社 半導体装置及び配線基板
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
JP4003780B2 (ja) * 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
CN100452367C (zh) * 2004-09-17 2009-01-14 卡西欧计算机株式会社 具有密封膜的芯片尺寸的半导体装置及其制造方法
DE102004057485B4 (de) 2004-11-29 2007-10-18 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US8466546B2 (en) * 2005-04-22 2013-06-18 International Rectifier Corporation Chip-scale package
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
TW200703606A (en) * 2005-07-15 2007-01-16 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
US7566853B2 (en) * 2005-08-12 2009-07-28 Tessera, Inc. Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
JP4795883B2 (ja) * 2006-07-21 2011-10-19 株式会社日立ハイテクノロジーズ パターン検査・計測装置
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
US10224258B2 (en) * 2013-03-22 2019-03-05 Applied Materials, Inc. Method of curing thermoplastics with microwave energy
US9508623B2 (en) * 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
US10120971B2 (en) * 2016-08-30 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and layout method thereof
US10973128B2 (en) * 2017-08-30 2021-04-06 Panasonic Intellectual Property Management Co., Ltd. Flexible printed circuit and imaging apparatus including same
US10522440B2 (en) * 2017-11-07 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10645808B2 (en) * 2018-02-22 2020-05-05 Apple Inc. Devices with radio-frequency printed circuits
US12021013B2 (en) * 2021-01-29 2024-06-25 Mediatek Inc. Ball pad design for semiconductor packages

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989063A (en) * 1988-12-09 1991-01-29 The United States Of America As Represented By The Secretary Of The Air Force Hybrid wafer scale microcircuit integration
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US5391397A (en) * 1994-04-05 1995-02-21 Motorola, Inc. Method of adhesion to a polyimide surface by formation of covalent bonds
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454836B1 (ko) * 1996-11-28 2005-01-17 소니 가부시끼 가이샤 땜납범프의형성방법및그장치
US5889332A (en) * 1997-02-21 1999-03-30 Hewlett-Packard Company Area matched package
WO1998037580A1 (en) * 1997-02-21 1998-08-27 Hewlett-Packard Company Area matched package
US6396159B1 (en) 1997-06-27 2002-05-28 Nec Corporation Semiconductor device
WO1999003153A3 (de) * 1997-07-07 1999-04-01 Siemens Ag Gehäuse für zumindest einen halbleiterkörper
EP0973197A3 (en) * 1998-07-16 2002-08-21 Nitto Denko Corporation Wafer-scale package structure and circuit board used therein
KR100484876B1 (ko) * 2000-05-15 2005-04-22 가부시끼가이샤 도시바 반도체장치 및 그 제조방법
JP2002012666A (ja) * 2000-06-29 2002-01-15 Shin Etsu Chem Co Ltd ポリイミドシリコーン樹脂、その製造方法およびその組成物
JP2006282910A (ja) * 2005-04-01 2006-10-19 Kaneka Corp プリント配線板用絶縁フィルムの製造方法、ポリイミド／銅積層体及びプリント配線板
JP2006028533A (ja) * 2005-10-13 2006-02-02 Shin Etsu Chem Co Ltd ポリイミドシリコーン樹脂およびその製造方法
JP2014241400A (ja) * 2013-05-13 2014-12-25 日亜化学工業株式会社 発光装置及びその製造方法
US10121946B2 (en) 2013-05-13 2018-11-06 Nichia Corporation Light emitting device
USRE49047E1 (en) 2013-05-13 2022-04-19 Nichia Corporation Light emitting device

Also Published As

Publication number Publication date
KR100392148B1 (ko) 2003-11-01
US5814894A (en) 1998-09-29

Similar Documents

Publication Publication Date Title
JPH08335653A (ja) 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5990546A (en) Chip scale package type of semiconductor device
US6900077B2 (en) Methods of forming board-on-chip packages
JP3310617B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
JPH10270624A (ja) チップサイズパッケージ及びその製造方法
KR20000029261A (ko) 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의제조방법
JP2000017072A (ja) 熱融着性ポリイミド樹脂フィルムおよびこれを用いた半導体装置ならびにその製法、それに用いる半導体装置用テープキャリア
JPH08306745A (ja) 半導体装置及びその製造方法
JPH08306828A (ja) 半導体装置
JP3455602B2 (ja) 半導体素子実装基板の製造方法
JPH1087988A (ja) 熱融着性ポリイミド樹脂フィルムおよびこれを用いた半導体装置ならびにその製法、それに用いる半導体装置用テープキャリア
JP3155811B2 (ja) 樹脂封止型半導体装置の製造方法
JPH08330352A (ja) 半導体装置
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JP4333249B2 (ja) Ｉｃパッケージ及びその製造方法、回路基板
JP3314142B2 (ja) 半導体パッケージの製造方法
KR100477176B1 (ko) 반도체장치및이의제조방법
JPH0917916A (ja) 半導体装置
JP3247638B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
JPH0917911A (ja) 半導体装置およびその製法
JPH08306739A (ja) 半導体装置の製造方法
JPH08264582A (ja) 半導体装置の製造方法
JPH11260961A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法