JPH08335678A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08335678A
JPH08335678A JP7307589A JP30758995A JPH08335678A JP H08335678 A JPH08335678 A JP H08335678A JP 7307589 A JP7307589 A JP 7307589A JP 30758995 A JP30758995 A JP 30758995A JP H08335678 A JPH08335678 A JP H08335678A
Authority
JP
Japan
Prior art keywords
layer
caps
deep trench
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7307589A
Other languages
English (en)
Other versions
JP3278562B2 (ja
Inventor
Masakatsu Tsuchiaki
正勝 土明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPH08335678A publication Critical patent/JPH08335678A/ja
Application granted granted Critical
Publication of JP3278562B2 publication Critical patent/JP3278562B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】容易に実施でき、従来方法の欠点を回避するこ
とが可能な深いトレンチ構造の相互間に浅いトレンチを
形成する半導体装置の製造方法を提供する。 【解決手段】構造体100 内に形成された第１、第２の深
いトレンチ構造142 、152 上の真性ポリシリコン149 、
159 の上層と窒化物層130 を平坦化する。平坦化した構
造体100 上にチタン層320 を形成し、真性ポリシリコン
149 、159 と反応させて、第１、第２の深いトレンチ構
造142 、152 上にチタンシリサイドのキャップ340 、35
0 を形成する。構造体100 上に開口部365 を有するマス
キング層360 を形成し、これとキャップ340 、350 とを
マスクとして、窒化物層及びシリコン基板を選択的にエ
ッチングする。したがって、第１、第２のトレンチ構造
142、152 相互間に浅いトレンチ370 が形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、一般に材料内に
トレンチを形成する方法に係わり、特に、隣接する深い
トレンチを絶縁するための浅いトレンチを基板内に形成
する半導体装置の製造方法に関する。
【０００２】
【従来の技術】深いトレンチ構造は、一般に、例えばメ
モリセルデバイスのストレージキャパシタ部分として半
導体装置に使用されている。この場合、各メモリセルデ
バイスは、深いトレンチ構造によって保持された電荷を
制御するスイッチングトランジスタ又はゲートトランジ
スタなどのプレーナデバイスとこれに隣接した深いトレ
ンチ構造を含んでいる。半導体基板表面に形成されるプ
レーナデバイスと深いトレンチ構造の内部間は導電材料
により電気的に接続される。この導電材料は通常、スト
ラップと言われる。
【０００３】上記メモリセルデバイスは、深いトレンチ
構造が充電されているかどうかに基づき情報を表す。一
般に、浅いトレンチ絶縁（ＳＴＩ）は、個々のメモリセ
ルデバイス相互間を絶縁するために使用され、メモリセ
ルデバイス相互の干渉が防止される。したがって、浅い
絶縁トレンチは隣接する深いトレンチ構造の間に形成さ
れ、これらが個別に機能するようにする。しかし、２個
の接近して配置された深いトレンチ構造の浅いトレンチ
絶縁と、深いトレンチ構造用の個々のストラップ構造
は、特にトレンチ間の最も近い距離が０．２５μｍ未満
の場合、リソグラフィ及びエッチングなど、適切な製造
工程において厳密な調整を要する。その結果、製造工程
の公差が制限され、各処理工程で厳密な品質管理が必要
となる。したがって、メモリセルデバイスを製造するこ
とが困難となる。次に、デバイスの製造に関連する問題
のいくつかを例示する。
【０００４】図１１は、半導体基板を含む構造体１００
部分を表している。この導体基板上には例えばＳｉＯ2
からなるパッド酸化物層１２０が形成されている。半導
体基板１１０は、例えば結晶シリコンにより形成されて
いる。層１３０はパッド酸化物層１２０上に形成されて
いる。層１３０はＳｉ3 Ｎ4 などの窒化物により形成さ
れている。勿論、必要な特性に応じて、その他の窒化シ
リコン化合物、例えばＳｉ3 ±x Ｎ4 ±y を使用するこ
ともできる。酸化物層１２０と窒化物層１３０は、例え
ばエッチング、酸化、及び／又は化学機械的研磨（ＣＭ
Ｐ）などの適切な製造工程のマスクとして使用される。
先ず、第１、第２の深いトレンチ１４０、１５０を窒化
物層１３０、酸化物層１２０を除去して半導体基板１１
０内に形成する。よって、窒化物領域１３５、酸化物領
域１２５、半導体基板領域１１５が、深いトレンチ１４
０、１５０の間に配置される。次に、第１、第２の深い
トレンチ構造１４２、１５２をそれぞれ第１、第２の深
いトレンチ１４０、１５０内に形成する。
【０００５】第１、第２のトレンチ構造１４２、１５２
は、それぞれトレンチ１４０、１５０の内面上に形成さ
れた薄い絶縁膜１４４、１５４と、これら薄い絶縁膜１
４４、１５４上に形成された厚い絶縁膜１４６、１５６
と、深いトレンチ１４０、１５０の内部をそれぞれ充填
するため、薄い絶縁膜１４４、１５４と厚い絶縁膜１４
６、１５６の高さまで形成されたストレージノード材料
１４７、１５７とを具備している。しかし、深いトレン
チ１４０、１５０の充填は、そのアスペクト比が大きい
ため著しく困難となる。その結果、ストレージノード材
料１４７、１５７にボイド１４８、１５８が形成され
る。ストレージノードより上部にある絶縁膜１４４、１
４６、１５４、１５６は剥離され、ストラップ材料１４
９、１５９が深いトレンチ１４０、１５０の内部に露出
した薄い絶縁膜１４４、１５４、厚い絶縁膜１４６、１
５６、及びストレージノード材料１４７、１５７の上面
に充填される。ストラップ材料１４９、１５９の表面
は、半導体基板１１０の表面より若干低くなっている。
したがって、ストラップ材料１４９、１５９は、図１１
に示す通り、深いトレンチ構造１４２、１５２の周囲の
半導体基板１１０とストレージノード材料１４７、１５
７の上部とに直接接触する。
【０００６】前記薄い絶縁膜１４４、１５４は、窒化シ
リコン、例えばＳｉ3 Ｎ4 により形成され、ストレージ
ノード材料１４７、１５７と半導体基板１１０との間に
キャパシタンスを形成するために使用される。前記厚い
絶縁膜１４６、１５６は、テトラエトキシシラン（ＴＥ
ＯＳ）Ｓｉ（ＯＣ2 Ｃ5 ）4 の化学気相成長（ＣＶＤ）
によって形成され、ストレージノード材料１４７、１５
７を周囲の半導体基板１１０の一部の領域から絶縁す
る。前記ストレージノード材料１４７、１５７はストレ
ージノードとして使用され、例えばｎ+ ポリシリコンに
よって形成されている。前記ストラップ材料１４９、１
５９は、真性ポリシリコンにより形成されている。
【０００７】さて、前記構造体１００をメモリデバイス
の一部として構成するため、ＳＴＩを使用して深いトレ
ンチ構造１４２、１５２を互いに電気的に絶縁し、プレ
ーナデバイスが形成される領域の輪郭を描く。ＳＴＩ形
成プロセスが開始される以前には、全てのストレージノ
ードがストラップ１４９、１５９と半導体基板１１０を
介して互いに接続される点に注目すべきである。よっ
て、トレンチ構造間は絶縁されなければならない。浅い
トレンチを形成した後、絶縁材料を使用して、構造体１
００の表面まで浅いトレンチを充填する。したがって、
ＳＴＩ形成プロセスの完了後、ストラップと深いトレン
チは絶縁膜の下に完全に埋め込まれる。この種のストラ
ップの形成、つまり埋め込みストラップは、素子分離後
非常に平坦な表面上でその後のプロセスを実行できるの
で有利である。平坦な形態は、リソグラフィにおいて優
れた解像度を得るために重要である。この後、各深いト
レンチ構造１４２、１５２に接続されるスイッチングト
ランジスタを含むプレーナデバイスを、この技術分野で
周知の表面デバイス製造技術を使って製造する。
【０００８】
【発明が解決しようとする課題】第１、第２の深いトレ
ンチ構造１４２、１５２の部分は、図１１に１６０で示
す領域内の窒化物領域１３５、酸化物領域１２５、及び
半導体基板１１５とともにエッチングされる。これによ
って、わずかな不整合とＳＴＩプロセスのリソグラフィ
工程の解像度の不良にも拘らず、隣接する深いトレンチ
構造間を絶縁することができる。さらに、深いトレンチ
構造のストレージノードとその上を走るゲート材料間の
容量性結合を減少できる。エッチングを行うには、レジ
スト層を図１１に示す構造体１００上に形成して現像
し、エッチングのパターンを形成する。図１２は、従来
の技術によりレジスト層２３０内の開口部２２０から構
造体１００をエッチングすることにより、第１、第２の
深いトレンチ構造１４２、１５２相互間に形成された浅
いトレンチ２１０を示す。しかし、こうした従来技術に
よって浅いトレンチを形成する場合、いくつかの欠点と
困難を伴う。
【０００９】第１に、図１１から明らかな通り、パッド
窒化物層１３０とストラップ層１４９、１５９の上面の
レベルが異なるため、構造体１００の上面は窪み１７
０、１８０を有している。この窪み１７０、１８０は、
パッド窒化物層１３０の上面と、第１、第２の深いトレ
ンチ構造１４２、１５２のストラップ層１４９、１５９
の上面相互間の各端部に形成される段部１７１、１７
２、１８１、及び１８２を含んでいる。この段部１７
１、１７２、１８１、及び１８２は、例えば約２０００
オングストロームの高さを有している。所望のパターン
つまり浅いトレンチエッチングマスクを得るため、レジ
ストは図１２に示すように半導体基板１１０の表面レベ
ルから窪んでいるストラップ層の中間の限定的な端部で
現像しなければならない。しかし、段形状を有する表面
にレジストを供給する場合、光はレジストを通過すると
ともに、基板表面と窪んだ表面の両方から反射する。窪
んだ表面から反射する光は、基板表面から反射する光と
は別の入射光と干渉し、その結果、現像後に望ましくな
いレジストのプロファイルを生じる。結局、干渉パター
ンとレジストのプロファイルは、段部の高さによって決
まる。したがって、レジストプロファイルの端部の解像
度は不十分であり、段部の高さの変化に対して非常に敏
感となる。そのため、リソグラフィのプロセスウィンド
ウが狭く、プロセスの反復性が損なわれる。
【００１０】さらに、浅いトレンチのエッチング自体が
難しい。なぜなら、半導体基板領域１１５、真性ポリシ
リコンストラップ層１４９、１５９部分、薄い窒化物絶
縁体１４４、１５４部分、厚い酸化物絶縁体１４６、１
５６部分、ｎ+ ポリシリコンストレージノード材料１４
７、１５７部分、パッド窒化物領域１３５、及びパッド
酸化物領域１２５を全て除去しなければならないからで
ある。パッド窒化物領域１３５とパッド酸化物領域１２
５はシリコンに選択的なプロセスを使ってエッチングす
ることができるが、ポリシリコン、窒化物及び酸化物の
多層材エッチは同時的、非選択的エッチングにより除去
しなければならない。なぜなら、これらの材料は水平方
向に層状の構造をとっていないため、各材料を垂直方向
に進行するＲＩＥで、逐次的にエッチングする訳にはい
かないからである。したがって、極端に非選択的なエッ
チング技術が必要となるとともに、エッチングプロファ
イルにも配慮が必要となる。
【００１１】さらに、上述した通り、リソグラフィは、
深いトレンチ構造１４２、１５２上のレジスト端部の解
像度を不十分とする。一般に、テーパ付きトレンチを形
成するためのエッチング条件では、レジストプロファイ
ルの変化によって、形成されるトレンチの形状に大きく
影響する。しかも、テーパ付きの浅いトレンチにより、
深いトレンチ相互間を分離すると、レジストマスクと下
地パターン（深いトレンチ）との間に僅かな合わせずれ
があっても分離が不十分となる。よって、リソグラフィ
の不十分な解像度を補い、合わせずれに対するマージン
を確保するためには、垂直プロファイルのトレンチによ
る分離が不可欠である。
【００１２】しかし、垂直トレンチプロファイルの要件
は、非選択的エッチングの要件と矛盾する。これはエッ
チングの手順に厳しい条件を課すものである。非選択性
を達成するためには、垂直平面上にデポジションフィル
ムを形成するデポジションタイプのエッチング条件は使
用することができない。なぜなら、フィルムは、各材料
の水平面にも堆積するので、各材料間のエッチングレー
トが不均衡になるからである。したがって、その結果生
じるエッチングは選択的となり、非選択性の要件と矛盾
する。しかし、一般に、デポジションフィルムを形成す
るエッチングプロセスを使わないでトレンチのエッチン
グプロファイルをコントロールすることは困難である。
垂直面を保護するデポジションフィルム無しではエッチ
ング条件がわずかに変化しても、エッチングプロファイ
ルは比較的大きく変化する。
【００１３】さらに、高度に垂直なプロファイルを有す
る浅いトレンチによって輪郭が描かれ、絶縁されるトラ
ンジスタに固有の問題が少なくとも一つある。浅いトレ
ンチの側壁と半導体基板表面によって形成される鋭利な
コーナーはこの部部のチャネル領域の局所的な電界分布
を変化させ、局所的な閾値電圧を減少させる。したがっ
て、浅いトレンチの側壁に隣接するチャンネル領域の閾
値電圧は、チャンネル領域の中心部より低い値を有して
いる。コーナー部の比較的低い閾値はトランジスタのカ
ットオフ特性を悪化させ、漏れ電流を生じる場合があ
る。比較的大きい電流を有する比較的大きいトランジス
タを含む周辺回路の場合、漏れ電流は著しい電力損失を
生じる。ストレージノードに接続されているスイッチン
グトランジスタの漏れ電流は、ストレージノードの放電
につながり、結局、情報の損失につながる。
【００１４】シリコンと浅いトレンチの側壁間のインタ
フェースを良好とするには、浅いトレンチの内面の熱酸
化が望ましい。しかし、この酸化工程で、露出している
厚い酸化物絶縁体からオキシダントが拡散し、その周辺
でシリコンの望ましくない酸化を誘発する。しかも、上
記の通りｎ+ ポリシリコンによって形成されるストレー
ジノードのボイド１４８、１５８の内面が酸化される場
合がある。シリコンの酸化は体積を膨張させる。膨張に
よって生じる応力は、結晶シリコン半導体基板内の転位
など、結晶欠陥の原因になり得る。こうした結晶欠陥は
半導体の電気特性を変化させ、ジャンクションの漏れ電
流を生じる。したがって、メモリセルデバイスの保持時
間及びその他の重要な特性が損なわれる場合がある。
【００１５】したがって、この発明の目的は、容易な工
程で深いトレンチ構造の相互間に浅いトレンチを形成す
ることができ、従来方法の難しさと欠点を回避すること
が可能な半導体装置の製造方法を提供しようとするもの
である。
【００１６】
【課題を解決するための手段】従来技術の上記欠点は、
内部に第１、第２の深いトレンチ構造を有する構造体の
表面に浅いトレンチを形成するこの発明により回避され
る。構造体は、基板上にパッド酸化物層と、パッド酸化
物層上に形成されるパッド窒化物層を有する半導体基板
を具備する。第１、第２の深いトレンチ構造は、窒化物
層と酸化物層によって半導体基板内に形成される。第
１、第２の深いトレンチ構造は、第１、第２の深いトレ
ンチ内に形成される絶縁材料と導電材料とから構成さ
れ、キャパシタを作ることができる。
【００１７】１つの望ましい実施例において、各第１、
第２の深いトレンチ構造は、薄い窒化物絶縁体ライニン
グ、厚い酸化物絶縁体ライニング、ストレージノード充
填材料、及び真性ポリシリコンの層を具備している。構
造体の上面は、第１、第２のストラップ層とパッド窒化
物層が連続する平坦な表面を形成するように平坦化され
る。
【００１８】平坦化された表面上にはチタン層が形成さ
れ、それによって第１、第２の深いトレンチ構造上部の
第１、第２の真性ポリシリコン層とパッド窒化物層が覆
われる。次に、構造体にはシリサイド化プロセスが施さ
れ、その際、チタン層と第１、第２のポリシリコン層の
上部が反応して、チタンシリサイドからなる第１、第２
の深いトレンチに自己整合したキャップを形成する。第
１、第２の深いトレンチのキャップは、第１、第２の深
いトレンチ構造をそれぞれ覆う。チタン層はパッド窒化
物層と反応せず、未反応のチタンは除去される。未反応
のチタンはシリサイド化に伴う体積の膨脹がなく、チタ
ン除去後も、その下の構造体の表面は平坦性が保持され
る。
【００１９】次いで、浅いトレンチエッチング用のマス
クパターン、例えばレジストパターンを、この平坦な構
造体上面に形成する。このとき、第１、第２の深いトレ
ンチ構造相互間のパッド窒化物は開口部を通して露出さ
れる。第１、第２の深いトレンチのキャップは、その後
のエッチング工程でマスクとして使用できるので、レジ
ストパターンの開口部の幅と深いトレンチのキャップ上
のレジストプロファイルの綿密な制御は不要となる。こ
れにより、レジストパターンを形成するためのプロセス
マージンが広がる。これに続く浅いトレンチのエッチン
グはチタンシリサイドをエッチングせず、第１、第２の
深いトレンチ構造相互間の浅いトレンチを形成するよう
に行われる。上記の通り、第１、第２のトレンチ構造
は、チタンシリサイドからなる第１、第２の深いトレン
チのキャップによって保護されているため、エッチング
の対象にならない。したがって、この発明では、複雑な
多材料の同時エッチングは不要である。さらに、トレン
チキャップは自己整合的に形成されるため、合わせずれ
がなく、何時でもトレンチ間が露出するため、垂直エッ
チングに対する強い要求も緩和される。その結果、エッ
チングプロセスには、広い自由度が許される。例えば、
堆積膜を形成するエッチング条件を用いてエッチングプ
ロファイルを制御し、メモリデバイス領域を囲むトレン
チにテーパを形成でき、それによって漏れ電流を抑制す
ることができる。
【００２０】マスキング層と第１、第２の深いトレンチ
のキャップは浅いトレンチのエッチング後に除去され
る。次に、浅いトレンチの内面が酸化される。ストラッ
プと薄い窒化物絶縁体ライニングによって保護されてい
るため、厚い酸化物絶縁体ライニングとｎ+ ポリシリコ
ンストレージノードに至る酸化剤の直接的な経路はない
点に注目すべきである。よって、この工程中にストレー
ジノードや厚い酸化物絶縁体ライニングに隣接した基板
シリコンの深部は酸化されない。その後、酸化した浅い
トレンチ内部上に窒化物層が形成される。したがって、
深いトレンチ構造は、これによりその後の酸化工程にお
いて酸化剤より完全に遮蔽される。トレンチ構造周囲の
シリコンの望ましくない酸化やそれに関連する応力、及
び結晶欠陥の形成は回避される。したがって、現在経験
している難しさと欠点に直面することなく、第１、第２
のトレンチ構造相互間に浅いトレンチを形成することが
できる。
【００２１】
【発明の実施の形態】以下、図１乃至図８を参照してこ
の発明の実施例について説明する。尚、図１乃至図７に
おいて、図１１と同一部分には同一符号を付し、その説
明は省略する。勿論、深いトレンチ１４０、１５０は、
反応イオンエッチング（ＲＩＥ）など、この技術分野に
おいて公知の技術によって形成することができる。さら
に、深いトレンチ１４０、１５０はキャパシタ構造を形
成するため、公知の技術を用いて絶縁材料と導電材料が
充填される。この発明によれば、真性ポリシリコンによ
り形成されるストラップ層１４９、１５９は、第１、第
２のトレンチ１４０、１５０の上部を完全に充填する。
パッド窒化物層１３０と真性ポリシリコン層１４９、１
５９の表面は、図１に示すように、構造体１００の平坦
な外表面３１０を形成するために平坦化される。平坦化
は、この技術分野で公知の様々な技術を用いて行うこと
ができる。例えば、平坦化はＣＭＰ法によって行うこと
ができる。
【００２２】次に、図２に示すように、チタン（Ｔｉ）
層３２０が、公知の技術、例えばスパッタリング又は蒸
着によって平坦化された表面３１０上に堆積される。し
かし、この発明をなすその他の材料が、ポリシリコン層
１４９、１５９のＳｉと選択的に反応し、層１３０のＳ
ｉ3 Ｎ4 とは反応せず、未反応の材料がその生成された
化合物とＳｉ3 Ｎ4 に対しウエットエッチング（例え
ば、フッ化水素酸（ＨＦ）を使用する）等によって除去
できる限り、そうしたその他の材料を使用することもで
きる。次に、構造体１００には、例えばチタン（Ｔｉ）
層３２０をシリサイド化する熱処理が施され、それによ
り、Ｔｉ層３２０と真性ポリシリコン層１４９、１５９
が反応して二珪化チタン（ＴｉＳｉ2 ）を形成する。し
かし、Ｔｉ層３２０は、パッド窒化物層１３０とは反応
しない。したがって、ＴｉＳｉ2 は、ポリシリコン層１
４９、１５９の上の領域内には形成されるが、パッド窒
化物層１３０の上の領域内には形成されない。こうした
例えばＴｉＳｉ2 を生成するチタンとポリシリコンの自
己整合シリサイド化をサリサイド化と言う。
【００２３】さらに、ＴｉＳｉ2 を形成するＴｉ層３２
０と真性ポリシリコン層１４９、１５９の反応は、体積
性の変化を生じる。Ｔｉの相対量を１、Ｓｉの相対量を
２．２７とすると、生成されるＴｉＳｉ2 の相対量は
２．５１になる。したがって、２０００オングストロー
ムの厚いＳｉ層が反応する場合、２２００オングストロ
ームのＴｉＳｉ2 層が生成され、それによって２００オ
ングストロームの“過成長”層が生成される。次に、反
応せずにシリサイドを形成する残りのチタンは、例えば
過硫酸（sulfuric peroxide ）溶液（硫酸と過酸化水
素）によって除去される。したがって、図３に示すよう
に、サリサイド工程とその後の除去によって、第１、第
２の深いトレンチ構造１４２、１５２それぞれの上に第
１、第２の深いトレンチのキャップ３４０、３５０が形
成される。サリサイド化工程は、トレンチ１４０、１５
０内に残っている反応しない真性ポリシリコン層１４
９、１５９が以下に詳述する理由で半導体基板１１０の
レベルより低いレベルになるように制御することができ
る。反応しないポリシリコン層１４９、１５９は、その
後の処理工程で埋め込みストラップを形成するために使
用することができる。
【００２４】図４に示すように、構造体１００の外部表
面上にはマスキング層３６０が形成される。この実施例
では、レジストをマスキング層として使用する。しか
し、この発明において、その他のマスキング技術を使用
することもできる。開口部３６５を含む開口部のパター
ンが、パッド窒化物領域１３５を露出するようにマスキ
ング層３６０内に形成される。第１、第２の深いトレン
チのキャップ３４０、３５０上のマスキング層のプロフ
ァイルは、以下の説明から明かな通りエッチングの目的
ではない。つまり、第１、第２の深いトレンチのキャッ
プ３４０、３５０自体がその後のエッチングの際にマス
クとして使用されるからである。したがって、第１、第
２の深いトレンチのキャップ３４０、３５０は開口部３
６５を形成する際に公差範囲を提供するので、開口部の
幅を厳密に制御する必要性がない。
【００２５】次に、図５に示すように、第１、第２の深
いトレンチ構造１４２、１５２相互間の領域は、浅いト
レンチ３７０を形成するためにエッチングされる。図５
は垂直のプロファイルを有する浅いトレンチ３７０を示
しているが、浅いトレンチ３７０は、以下で詳しく説明
するように、例えばデポジションタイプのエッチング手
順によりテーパ付きプロファイルで形成することができ
る。エッチング工程は、１工程又は複数工程で行うこと
ができる。例えば、この実施例のエッチング工程は、以
下で説明する２工程で行うことができる。第１に、パッ
ド窒化物領域１３５はシリコンに選択的な技術を用いて
エッチングされる。例えば、Ｓｉ3 Ｎ4などの窒化物は
ＣＦ4 及び／又はＣＨＦ3 の主要エッチングガスを使っ
てＳｉに対して選択的にエッチングされる。同時に、パ
ッド酸化物領域１２５はオーバエッチングによって除去
される。
【００２６】第２のエッチング工程は、シリコンのみを
エッチングし、チタンシリサイドをエッチングしないよ
うにする。第２のエッチング工程は、エッチャントとし
て例えばフッ素原子を使用するデポジションタイプのＲ
ＩＥエッチングが適用される。このようなエッチングが
可能なことは以下の議論から明らかである。図９は、フ
ッ素を使用するシリコンのＲＩＥエッチングの主な生成
物、ＳｉＦ4 の蒸気圧を温度の関数として示すグラフで
ある。ＲＩＥの際、フッ素原子は、半導体本体の露出面
でシリコンと反応してＳｉＦ4 を形成する。チタンもフ
ッ素原子と反応してＴｉＦ4 を形成する。しかし、図１
０に示す通り、ＴｉＦ4 はＳｉＦ4 に比べて非常に低い
蒸気圧を有している。蒸気圧は、それ以下で材料が蒸発
する分圧を示すため、このことはエッチング処理の圧力
を調整し、ＳｉとＦとの反応によって形成されるＳｉＦ
4 が直ちに蒸発し、ＴｉとＦとの反応によって形成され
るＴｉＦ4 が構造体１００から蒸発しないように制御す
ることができることを示している。そのため、Ｓｉは基
板から除去されるが、Ｔｉは除去されない。したがっ
て、チタンシリサイドに対しシリコンのみを選択的にエ
ッチングすることができる。これを達成するため、第２
のエッチング工程は、ＳＦ6 又はＯ2 を含むＣＦ4 のよ
うな、フッ素ベースの化合物を使用する。蒸気圧の差は
大きいため、エッチング処理の圧力に実際上制限はな
い。特定の圧力は、例えばプラズマ生成の方法、装置の
構成、及びエッチングの性能に基づいて選択される。
【００２７】また、上記のように、非選択性及びエッチ
ングマスクパターンの下地との合わせずれに対する配慮
から解放されるため、エッチング条件に大きな選択の余
地が生まれる。よって、エッチングプロファイルの制御
も容易となる。例えばエッチングガス内に成膜種（フル
オロカーボンなど）を導入することにより、非エッチン
グ構造表面に薄膜（ＣＦｘなど）が堆積する。この薄膜
が形成されると、この薄膜はその下にある材料のエッチ
ングを抑制する。しかし、水平面はプラズマからの垂直
イオン衝撃を受けるので、その薄膜は除去（sputtered
off ）される。したがって、エッチングは主に水平面で
行われる。テーパ付きのトレンチは、薄膜の堆積とプラ
ズマからのイオン衝撃のバランスを制御することによっ
て実現できる。このようなエッチングは、材料に対する
選択性を誘起するので、従来では、使用できなかった。
このようなエッチングにより、深いトレンチ構造を含む
活性領域とトランジスタが形成される領域を囲む領域と
をテーパ付きトレンチにより素子分離できる。したがっ
て、コーナーデバイスの欠点を回避でき、テーパ付きト
レンチによりリーク電流を防止できる。
【００２８】マスキング層３６０は、図６に示すように
剥離され、第１、第２の深いトレンチのキャップ３４
０、３５０は、例えばフッ化水素酸（ＨＦ）を使って除
去される。第１、第２の深いトレンチのキャップ３４
０、３５０が除去されると、半導体基板１１０の表面の
下方に真性ポリシリコン層１４９、１５９が露出され
る。このポリシリコン層は、埋め込みストラップとして
働く。したがって、トレンチキャップの形成、除去を通
して埋め込みストラップが自動的に形成され、ストラッ
プを形成するための特別な工程を不要とする。この埋め
込みストラップは各深いトレンチ構造１４２、１５２を
隣接するその後形成されるべきスイッチングトランジス
タ又はゲートトランジスタのソース／ドレイン領域に接
続している。
【００２９】図７に示すように、ポリシリコン層１４
９、１５９とトレンチ３７０の内部表面上に熱酸化膜３
８０が形成される。熱酸化膜３８０上には窒化物ライニ
ング３９０が形成される。熱酸化膜と窒化物ライニング
３８０、３９０は、厚い酸化物絶縁体ライニング１４
６、１５６とボイド１４８、１５８をオキシダントから
絶縁し、それによって結晶転位と応力の発生を抑制す
る。こうして、浅いトレンチ３７０は第１、第２の深い
トレンチ構造１４２、１５２相互間に形成される。浅い
トレンチ３７０は、周知の技術によって充填される。さ
らに、埋め込みストラップによって前記第１、第２の深
いトレンチ構造に接続された第１、第２のスイッチング
トランジスタを含む第１、第２のメモリセルは、周知技
術を用いて形成できる。
【００３０】図８はこの発明を用いたＤＲＡＭセルの一
例を示すものであり、図１乃至図７と同一部分には同一
符号を付す。図８に示すように、スイッチングトランジ
スタ４０１は、深いトレンチ構造１４２に隣接して浅い
トレンチ３７０の反対側に形成される。浅いトレンチ３
７０は、例えばＣＶＤ酸化物４０２によって充填され
る。ＣＶＤ酸化物は基板に適合して堆積するため、基板
と浅いトレンチの様々な表面レベルによって形成された
段は保存される。平坦な上面は、平坦化プロセス、例え
ばＣＭＰ技術を用いて余分な酸化物を除去することによ
り実現される。したがって、浅いトレンチは一番上の表
面まで充填される。ストラップ（１４９）と深いトレン
チ構造１４２は、この工程でＣＶＤ酸化物の下に埋め込
まれる。ストラップを形成する真性ポリシリコン１４９
は、その後の熱処理でストレージノードからｎ+ ドーパ
ントを外方拡散（out diffusion ）することにより導電
性となる。こうして、ストレージノードとシリコン表面
間の電気的接続（埋め込みストラップ構成）が達成され
る。次に、ゲート絶縁物４０３がプレーナ表面上に形成
され、ゲート材料が堆積されてパターン化され、ゲート
電極４０４が形成される。ゲート電極４０４をマスクと
して、イオン注入することによりソース／ドレイン領域
４０５、４０６を形成できる。このうち一方のソース／
ドレイン領域４０６はストラップ（１４９）に接続され
る。したがって、トレンチキャパシタに接続されたスイ
ッチングトランジスタ４０１を実現できる。デバイス間
の相互接続と出力端子までのメタライゼーションは、周
知技術を用いて行われる。この結果、ソース／ドレイン
領域４０５にコンタクト部４０７を介してビット線４０
８が接続される。また、基板１００は例えばＮ型の領域
４０９とＰ型の領域４１０とによって構成され、領域４
０９はストレージノードを形成するＮ+ のポリシリコン
１４７と薄い窒化膜１４４を通してキャパシタを形成し
ている。さらに、ストラップ１４９の上方にはパスワー
ド線４１２が形成されている。
【００３１】ストラップ層１４９、１５９は、真性ポリ
シリコン以外の材料により形成してもよい。この場合、
真性ポリシリコン層はストラップ層１４９、１５９上に
形成され、Ｔｉ層３２０と反応する。
【００３２】上記のように、この発明は隣接する深いト
レンチ構造相互間の浅いトレンチの形成について説明し
たが、この発明はこれに限定されるものではなく、この
発明の原理を隣接する構造を絶縁するための浅いトレン
チの形成にも応用できる。
【００３３】この発明の実施例について、添付図面を参
照して詳しく説明したが、この発明の要旨を変えない範
囲で種々変形実施可能なことは勿論である。
【００３４】
【発明の効果】以上詳述したようにこの発明によれば、
容易かつ少ない工程で深いトレンチ構造の相互間に浅い
トレンチ及び埋め込みストラップを形成することがで
き、従来方法の難しさと欠点を回避することが可能な半
導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】この発明の実施例を示すものであり、半導体装
置の製造工程を示す断面図。
【図２】図１に続く半導体装置の製造工程を示す断面
図。
【図３】図２に続く半導体装置の製造工程を示す断面
図。
【図４】図３に続く半導体装置の製造工程を示す断面
図。
【図５】図４に続く半導体装置の製造工程を示す断面
図。
【図６】図５に続く半導体装置の製造工程を示す断面
図。
【図７】図６に続く半導体装置の製造工程を示す断面
図。
【図８】この発明を用いたＤＲＡＭセルの一例を示す断
面図。
【図９】温度の関数であるＳｉＦ4 の蒸気圧を示すグラ
フ。
【図１０】温度の関数であるＴｉＦ4 の蒸気圧を示すグ
ラフ。
【図１１】従来の半導体装置を示す断面図。
【図１２】従来のプロセスに従って第１、第２の深いト
レンチ構造間に形成された浅いトレンチを示す断面図。
【符号の説明】
１００…構造体、１１０…半導体基板、１３０…パッド
窒化物層、１４２、１５２…第１、第２の深いトレンチ
構造、１４９、１５９…真性ポリシリコン層（ストラッ
プ層）、３２０…チタン（Ｔｉ）層、３４０、３５０…
第１、第２の深いトレンチのキャップ、３６０…マスキ
ング層、３６５…開口部、３７０…浅いトレンチ、３８
０…熱酸化膜、３９０…窒化物ライニング。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の内部に第１、第２の深いト
    レンチ構造を有する構造体を形成する工程と、 前記構造体の外部表面を平坦化する工程と、 前記第１、第２の深いトレンチ構造上にシリサイドから
    なる第１、第２のキャップを形成する工程と、 前記第１、第２のキャップ間の材料を選択的にエッチン
    グし、前記第１、第２の深いトレンチ構造相互間に浅い
    トレンチを形成する工程とを具備することを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】 前記第１、第２の深いトレンチ構造は、
    第１、第２のポリシリコン層を含み、前記構造体の前記
    外部表面が前記第１、第２のポリシリコン層と、前記第
    １、第２のポリシリコン層を囲む窒化物層とから成り、
    前記平坦化工程は、前記第１、第２のポリシリコン層と
    前記窒化物層の表面を平坦化することを特徴とする請求
    項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記第１、第２のキャップを形成する工
    程は、前記第１、第２のポリシリコン層上に金属層を形
    成し、前記金属層を前記第１、第２のポリシリコン層と
    反応させることにより、シリサイドの前記第１、第２の
    キャップを形成する工程からなることを特徴とする請求
    項２記載の半導体装置の製造方法。
  4. 【請求項４】 前記金属層はチタンからなり、前記第
    １、第２のキャップはチタンシリサイドからなることを
    特徴とする請求項３記載の半導体装置の製造方法。
  5. 【請求項５】 前記構造体はシリコン基板を有し、前記
    エッチング工程は、前記第１、第２のキャップをマスク
    として使用し、前記第１、第２の深いトレンチ構造相互
    間の前記シリコン基板を選択的にエッチングする工程か
    らなることを特徴とする請求項４記載の半導体装置の製
    造方法。
  6. 【請求項６】 前記エッチング工程は、 前記構造体の表面上に前記第１、第２のキャップとこれ
    らの間の材料を露出させる開口部のパターンを有するマ
    スキング層を形成する工程と、 前記マスキング層と前記第１、第２のキャップをマスク
    として使用し、前記第１、第２のキャップ相互間の前記
    材料をエッチングする工程とをさらに具備することを特
    徴とする請求項５記載の半導体装置の製造方法。
  7. 【請求項７】 前記第１、第２のキャップを剥離する工
    程と、 前記第１、第２の深いトレンチ構造上と前記浅いトレン
    チの内部表面上に窒化物のライニングを形成する工程と
    をさらに具備することを特徴とする請求項６記載の半導
    体装置の製造方法。
  8. 【請求項８】 前記第１、第２のポリシリコン層は、前
    記第１、第２の深いトレンチ構造に設けられたストレー
    ジノードに接続された埋め込みストラップを構成するこ
    とを特徴とする請求項３記載の半導体装置の製造方法。
  9. 【請求項９】 前記半導体基板の表面に前記浅いトレン
    チの埋め込みストラップと接続されるトランジスタの一
    方のソース／ドレイン領域を形成する工程をさらに具備
    することを特徴とする請求項８記載の半導体装置の製造
    方法。
JP30758995A 1994-11-30 1995-11-27 半導体装置の製造方法 Expired - Fee Related JP3278562B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35116194A 1994-11-30 1994-11-30
US351161 1994-11-30

Publications (2)

Publication Number Publication Date
JPH08335678A true JPH08335678A (ja) 1996-12-17
JP3278562B2 JP3278562B2 (ja) 2002-04-30

Family

ID=23379830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30758995A Expired - Fee Related JP3278562B2 (ja) 1994-11-30 1995-11-27 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5895255A (ja)
EP (1) EP0715350B1 (ja)
JP (1) JP3278562B2 (ja)
KR (1) KR0182248B1 (ja)
DE (1) DE69534870T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319232A (ja) * 2005-05-16 2006-11-24 Toshiba Corp 半導体装置およびその製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933746A (en) 1996-04-23 1999-08-03 Harris Corporation Process of forming trench isolation device
US7157385B2 (en) * 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
US6090712A (en) * 1997-12-18 2000-07-18 Advanced Micro Devices, Inc. Shallow trench isolation formation with no polish stop
US6140184A (en) * 1998-06-01 2000-10-31 Motorola, Inc. Method of changing the power dissipation across an array of transistors
US6593605B2 (en) 1998-06-01 2003-07-15 Motorola, Inc. Energy robust field effect transistor
US6074909A (en) * 1998-07-31 2000-06-13 Siemens Aktiengesellschaft Apparatus and method for forming controlled deep trench top isolation layers
US6762447B1 (en) * 1999-02-05 2004-07-13 Infineon Technologies North America Corp. Field-shield-trench isolation for gigabit DRAMs
US6184107B1 (en) * 1999-03-17 2001-02-06 International Business Machines Corp. Capacitor trench-top dielectric for self-aligned device isolation
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
DE19944011B4 (de) * 1999-09-14 2007-10-18 Infineon Technologies Ag Verfahren zur Bildung mindestens zweier Speicherzellen eines Halbleiterspeichers
US6340615B1 (en) * 1999-12-17 2002-01-22 International Business Machines Corporation Method of forming a trench capacitor DRAM cell
US6706634B1 (en) * 2000-09-19 2004-03-16 Infineon Technologies Ag Control of separation between transfer gate and storage node in vertical DRAM
US6504225B1 (en) * 2001-04-18 2003-01-07 Advanced Micro Devices, Inc. Teos seaming scribe line monitor
US6551874B2 (en) * 2001-06-22 2003-04-22 Infineon Technologies, Ag Self-aligned STI process using nitride hard mask
US7005338B2 (en) * 2002-09-19 2006-02-28 Promos Technologies Inc. Nonvolatile memory cell with a floating gate at least partially located in a trench in a semiconductor substrate
KR100829367B1 (ko) * 2002-12-17 2008-05-13 동부일렉트로닉스 주식회사 반도체 소자의 트렌치 제조 방법
US6853025B2 (en) * 2003-02-20 2005-02-08 Infineon Technologies Aktiengesellschaft Trench capacitor with buried strap
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
US7235459B2 (en) 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
ITRM20040445A1 (it) * 2004-09-17 2004-12-17 St Microelectronics Srl Processo per scavare trincee in un dispositivo ottico integrato.
US7217634B2 (en) * 2005-02-17 2007-05-15 Micron Technology, Inc. Methods of forming integrated circuitry
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US8012847B2 (en) * 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
US8105956B2 (en) * 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics
US9196672B2 (en) * 2012-01-06 2015-11-24 Maxim Integrated Products, Inc. Semiconductor device having capacitor integrated therein
JP6823533B2 (ja) * 2017-04-24 2021-02-03 東京エレクトロン株式会社 チタンシリサイド領域を形成する方法
US11063157B1 (en) 2019-12-27 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor profile to decrease substrate warpage

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56109023A (en) * 1980-01-31 1981-08-29 Nec Corp Channel selection system
JPS5791535A (en) * 1980-11-29 1982-06-07 Toshiba Corp Manufacture of semiconductor device
JPS57204146A (en) * 1981-06-10 1982-12-14 Toshiba Corp Manufacture of semiconductor device
US4390393A (en) * 1981-11-12 1983-06-28 General Electric Company Method of forming an isolation trench in a semiconductor substrate
JPS6054453A (ja) * 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
ATE78363T1 (de) * 1984-02-03 1992-08-15 Advanced Micro Devices Inc Bipolartransistor mit in schlitzen gebildeten aktiven elementen.
US4593459A (en) * 1984-12-28 1986-06-10 Gte Laboratories Incorporated Monolithic integrated circuit structure and method of fabrication
JPS62279655A (ja) * 1986-05-28 1987-12-04 Mitsubishi Electric Corp 半導体装置の製造方法
US4801988A (en) * 1986-10-31 1989-01-31 International Business Machines Corporation Semiconductor trench capacitor cell with merged isolation and node trench construction
JPS63142820A (ja) * 1986-12-05 1988-06-15 Nec Corp 砒化ガリウム・デバイス・チツプ
JPS63164357A (ja) * 1986-12-26 1988-07-07 Oki Electric Ind Co Ltd 半導体装置の製造方法
FR2610140B1 (fr) * 1987-01-26 1990-04-20 Commissariat Energie Atomique Circuit integre cmos et procede de fabrication de ses zones d'isolation electrique
US4778563A (en) * 1987-03-26 1988-10-18 Applied Materials, Inc. Materials and methods for etching tungsten polycides using silicide as a mask
EP0704883A3 (en) * 1988-02-11 1997-07-09 Sgs Thomson Microelectronics Melting metal silicide encapsulation to protect multilayered polyicides
US5221853A (en) * 1989-01-06 1993-06-22 International Business Machines Corporation MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
US5194405A (en) * 1989-07-06 1993-03-16 Sony Corporation Method of manufacturing a semiconductor device having a silicide layer
US5041394A (en) * 1989-09-11 1991-08-20 Texas Instruments Incorporated Method for forming protective barrier on silicided regions
US5288666A (en) * 1990-03-21 1994-02-22 Ncr Corporation Process for forming self-aligned titanium silicide by heating in an oxygen rich environment
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US5001085A (en) * 1990-07-17 1991-03-19 Micron Technology, Inc. Process for creating a metal etch mask which may be utilized for halogen-plasma excavation of deep trenches
US5013680A (en) * 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
US5143862A (en) * 1990-11-29 1992-09-01 Texas Instruments Incorporated SOI wafer fabrication by selective epitaxial growth
NL9100334A (nl) * 1991-02-26 1992-09-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een zelfregistrerend kobalt- of nikkel-silicide gevormd wordt.
US5270256A (en) * 1991-11-27 1993-12-14 Intel Corporation Method of forming a guard wall to reduce delamination effects
US5215602A (en) * 1992-05-29 1993-06-01 At&T Bell Laboratories Water-soluble flux
US5256597A (en) * 1992-09-04 1993-10-26 International Business Machines Corporation Self-aligned conducting etch stop for interconnect patterning
JP2914117B2 (ja) * 1993-08-28 1999-06-28 日本電気株式会社 半導体装置の製造方法
US5389559A (en) * 1993-12-02 1995-02-14 International Business Machines Corporation Method of forming integrated interconnect for very high density DRAMs
US5360758A (en) * 1993-12-03 1994-11-01 International Business Machines Corporation Self-aligned buried strap for trench type DRAM cells
US5369049A (en) * 1993-12-17 1994-11-29 International Business Machines Corporation DRAM cell having raised source, drain and isolation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319232A (ja) * 2005-05-16 2006-11-24 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR0182248B1 (ko) 1999-04-15
EP0715350A3 (en) 1998-02-18
DE69534870D1 (de) 2006-05-11
DE69534870T2 (de) 2006-10-12
JP3278562B2 (ja) 2002-04-30
EP0715350B1 (en) 2006-03-15
KR960019662A (ko) 1996-06-17
EP0715350A2 (en) 1996-06-05
US5895255A (en) 1999-04-20

Similar Documents

Publication Publication Date Title
JP3278562B2 (ja) 半導体装置の製造方法
US5933748A (en) Shallow trench isolation process
US6069058A (en) Shallow trench isolation for semiconductor devices
JP2994239B2 (ja) Ｓｏｉトレンチ構造およびその製造方法
US6174785B1 (en) Method of forming trench isolation region for semiconductor device
US6177698B1 (en) Formation of controlled trench top isolation layers for vertical transistors
US4791073A (en) Trench isolation method for semiconductor devices
JPH11145275A (ja) シャロートレンチ分離構造及びその形成方法
US6846744B1 (en) Method of fabricating a bottle shaped deep trench for trench capacitor DRAM devices
US4900689A (en) Method of fabrication of isolated islands for complementary bipolar devices
US6372606B1 (en) Method of forming isolation trenches in a semiconductor device
JP4197576B2 (ja) 半導体装置の製造方法
US6964898B1 (en) Method for fabricating deep trench capacitor
US6403492B1 (en) Method of manufacturing semiconductor devices with trench isolation
US6569732B1 (en) Integrated process sequence allowing elimination of polysilicon residue and silicon damage during the fabrication of a buried stack capacitor structure in a SRAM cell
US7094658B2 (en) 3-stage method for forming deep trench structure and deep trench capacitor
US7112510B2 (en) Methods for forming a device isolating barrier and methods for forming a gate electrode using the same
CN118785694B (zh) 半导体结构、半导体结构的制备方法与存储器
KR100305026B1 (ko) 반도체소자의 제조방법
KR20000015466A (ko) 트렌치 격리의 제조 방법
JPH05226466A (ja) 半導体装置の製造方法
JPH01129439A (ja) 半導体装置の製造方法
KR20000075235A (ko) 소자 격리 형성 방법
KR910002012B1 (ko) 휘발성 메모리 소자의 제조방법
CN120751745A (zh) 浅沟槽隔离结构及其形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees