JPH08335681A - 高誘電定数材料と接着層を用いた半導体構造とこれを形成する方法 - Google Patents
高誘電定数材料と接着層を用いた半導体構造とこれを形成する方法Info
- Publication number
- JPH08335681A JPH08335681A JP8143171A JP14317196A JPH08335681A JP H08335681 A JPH08335681 A JP H08335681A JP 8143171 A JP8143171 A JP 8143171A JP 14317196 A JP14317196 A JP 14317196A JP H08335681 A JPH08335681 A JP H08335681A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride
- electrode
- dielectric constant
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の対酸素安定電極がレベル間誘電
体に接着しない場合、対酸素安定電極は誘電層から剥離
し、素子を極端に劣化または破壊する。従ってこの対酸
素安定層と層間分離層との間の接着の問題を取り除いた
素子構造が必要とされている。 【解決手段】 半導体基板１２の能動域１４上に形成し
た半導体素子１０を提供する。素子１０はレベル間分離
層１８の開口部に形成した伝送性プラグ２０とバリア層
２２を含む。内部電極２４は接着層２６の使用によりレ
ベル間分離層１８に接着させられる。高誘電定数層２８
と外部電極３０は内部電極２４から外方に形成される。
体に接着しない場合、対酸素安定電極は誘電層から剥離
し、素子を極端に劣化または破壊する。従ってこの対酸
素安定層と層間分離層との間の接着の問題を取り除いた
素子構造が必要とされている。 【解決手段】 半導体基板１２の能動域１４上に形成し
た半導体素子１０を提供する。素子１０はレベル間分離
層１８の開口部に形成した伝送性プラグ２０とバリア層
２２を含む。内部電極２４は接着層２６の使用によりレ
ベル間分離層１８に接着させられる。高誘電定数層２８
と外部電極３０は内部電極２４から外方に形成される。
Description
【０００１】
【発明の属する技術分野】本発明は一般に電子素子の分
野に関係し、特に高誘電定数材料と接着層を使用した改
良された半導体素子に関係する。
野に関係し、特に高誘電定数材料と接着層を使用した改
良された半導体素子に関係する。
【０００２】
【従来の技術】ダイナミック・ランダム・アクセス・メ
モリ・アレイ中の素子の密度は出来る限り小さな空間に
電荷を貯蔵する能力に依存している。高密度システムに
対する要求に従いこのようなメモリセル・アレイ内のコ
ンデンサとして高誘電定数材料を使用する。メモリセル
に電荷を蓄積する能力はメモリセルに用いられるコンデ
ンサに関連する。その容量はコンデンサ誘電体と接触す
る電極の表面積と誘電材料の誘電率に関係する。チタン
酸バリウム・ストロンチウム（Ｂａ、Ｓｒ）ＴｉＯ
3 （時折ＢＳＴと略される）のようなエキゾチック（ｅ
ｘｏｔｉｃ）高誘電定数材料は非常に高い誘電率を与え
るが、高誘電定数材料を酸素雰囲気で蒸着しなければな
らないためマイクロ電子素子の構成に問題を生じる。こ
のため、高誘電定数材料に隣接して配置される電極は酸
化ルテニウム又はプラチナ等の貴金属のような対酸素安
定材料から構成される。これらの電極材は空気に露出さ
れている誘電体にうまく接着できないため別の問題を発
生する。典型的には、コンデンサのベース電極はレベル
間（ｉｎｔｅｒｌｅｖｅｌ）誘電層の外面に形成され
る。対酸素安定電極がレベル間誘電体に接着しない場
合、対酸素安定電極は誘電層から剥離し、素子を極端に
劣化または破壊する。
モリ・アレイ中の素子の密度は出来る限り小さな空間に
電荷を貯蔵する能力に依存している。高密度システムに
対する要求に従いこのようなメモリセル・アレイ内のコ
ンデンサとして高誘電定数材料を使用する。メモリセル
に電荷を蓄積する能力はメモリセルに用いられるコンデ
ンサに関連する。その容量はコンデンサ誘電体と接触す
る電極の表面積と誘電材料の誘電率に関係する。チタン
酸バリウム・ストロンチウム（Ｂａ、Ｓｒ）ＴｉＯ
3 （時折ＢＳＴと略される）のようなエキゾチック（ｅ
ｘｏｔｉｃ）高誘電定数材料は非常に高い誘電率を与え
るが、高誘電定数材料を酸素雰囲気で蒸着しなければな
らないためマイクロ電子素子の構成に問題を生じる。こ
のため、高誘電定数材料に隣接して配置される電極は酸
化ルテニウム又はプラチナ等の貴金属のような対酸素安
定材料から構成される。これらの電極材は空気に露出さ
れている誘電体にうまく接着できないため別の問題を発
生する。典型的には、コンデンサのベース電極はレベル
間（ｉｎｔｅｒｌｅｖｅｌ）誘電層の外面に形成され
る。対酸素安定電極がレベル間誘電体に接着しない場
合、対酸素安定電極は誘電層から剥離し、素子を極端に
劣化または破壊する。
【０００３】
【発明が解決しようとする課題】従って、このような材
料を含む素子の対酸素安定層と層間分離層との間の接着
の問題を取り除いた素子構造に対する要求が発生してき
た。
料を含む素子の対酸素安定層と層間分離層との間の接着
の問題を取り除いた素子構造に対する要求が発生してき
た。
【０００４】
【課題を解決するための手段】本発明の教示によると、
従来技術の素子構造に付随する問題を実質的に除去する
又は減少させる電子素子を提供する。
従来技術の素子構造に付随する問題を実質的に除去する
又は減少させる電子素子を提供する。
【０００５】
【発明の実施の形態】本発明の１実施例によると、シリ
コン基板に形成した能動域を含む電子素子が提供され
る。伝導性プラグが能動域から外方に配置され、能動域
の部分と接触する。レベル間分離層が能動域の残りの部
分を覆う。バリア層が伝導性プラグから外方に配置され
る。対酸素安定内部電極がレベル間分離層とバリア層の
一部から外方に形成される。対酸素安定内部電極とレベ
ル間分離層とバリア層との間に接着層が配置される。高
誘電定数層が対酸素安定内部電極から外方に配置され
る。外部電極は高誘電定数層から外方に配置される。
コン基板に形成した能動域を含む電子素子が提供され
る。伝導性プラグが能動域から外方に配置され、能動域
の部分と接触する。レベル間分離層が能動域の残りの部
分を覆う。バリア層が伝導性プラグから外方に配置され
る。対酸素安定内部電極がレベル間分離層とバリア層の
一部から外方に形成される。対酸素安定内部電極とレベ
ル間分離層とバリア層との間に接着層が配置される。高
誘電定数層が対酸素安定内部電極から外方に配置され
る。外部電極は高誘電定数層から外方に配置される。
【０００６】
【実施例】図１を参照すると、全体を１０で指示する電
子素子が半導体基板１２上に構成されている。半導体基
板１２はシリコンのような適当な半導体材料を含む。半
導体基板１２は又ゲルマニウムまたはダイヤモンドのよ
うな他の単一成分半導体を含んでも良い。加えて、基板
１２はヒ化ガリウム、窒化ガリウム、リン化インジウ
ム、ゲルマニウム・シリコン、又は炭化シリコンのよう
な複合半導体を含んでも良い。
子素子が半導体基板１２上に構成されている。半導体基
板１２はシリコンのような適当な半導体材料を含む。半
導体基板１２は又ゲルマニウムまたはダイヤモンドのよ
うな他の単一成分半導体を含んでも良い。加えて、基板
１２はヒ化ガリウム、窒化ガリウム、リン化インジウ
ム、ゲルマニウム・シリコン、又は炭化シリコンのよう
な複合半導体を含んでも良い。
【０００７】基板１２は、基板１２の外面１６に近接し
て形成された能動域１４を含む。能動域１４は基板１２
に形成した能動半導体素子の拡散及び非拡散域を含む。
例えば、能動域１４は伝導性相互接続子、抵抗およびト
ランジスタを含みうる。外面１６の大部分は、例えば２
酸化シリコン、リン化ボロン・シリカガラス、又はスピ
ンオン（ｓｐｉｎ−ｏｎ）ガラスを含むレベル間分離層
１８により覆われる。レベル間分離層１８はまた、例え
ば窒化シリコンを含む拡散バリアを含む多重層を含んで
も良い。レベル間分離層１８から外方に形成された層が
レベル間分離層１８を通して移動し、能動域１４へ拡散
する複合物を含む時、拡散バリアは特に有効である。例
えば、外部層が鉛成分を含むとき、レベル間分離層１８
内の拡散バリアは前記鉛成分が能動域１４へ拡散するこ
とを防止する。
て形成された能動域１４を含む。能動域１４は基板１２
に形成した能動半導体素子の拡散及び非拡散域を含む。
例えば、能動域１４は伝導性相互接続子、抵抗およびト
ランジスタを含みうる。外面１６の大部分は、例えば２
酸化シリコン、リン化ボロン・シリカガラス、又はスピ
ンオン（ｓｐｉｎ−ｏｎ）ガラスを含むレベル間分離層
１８により覆われる。レベル間分離層１８はまた、例え
ば窒化シリコンを含む拡散バリアを含む多重層を含んで
も良い。レベル間分離層１８から外方に形成された層が
レベル間分離層１８を通して移動し、能動域１４へ拡散
する複合物を含む時、拡散バリアは特に有効である。例
えば、外部層が鉛成分を含むとき、レベル間分離層１８
内の拡散バリアは前記鉛成分が能動域１４へ拡散するこ
とを防止する。
【０００８】素子１０の製造中に、レベル間分離層１８
を通して開口部が形成されて能動域１４の外面１６の一
部が露出される。伝導性プラグ２０が次いで外面１６と
接触する開口部内に形成される。伝導性プラグ２０はま
た伝導性になるようドープされた多結晶シリコンのよう
な酸化可能材料を含んでも良い。伝導性プラグ２０はま
た窒化チタン、シリカ・チタン、又は窒化ジルコニウ
ム、シリカ・タンタル、シリカ・タングステン、シリカ
・モリブデン、シリカ・ニッケル、炭化タンタル、硼化
チタンのような他の反応性金属を含んでも良い。加え
て、伝導性プラグ２０は、単一又は多結晶シリコン又は
ゲルマニウムのような伝導性となるようドープされた他
の単一成分半導体を含んでも良い。加えて、伝導性プラ
グ２０は、アルミニウム、タングステン、タンタル、チ
タン、モリブデンのような反応性金属を含んでも良い。
伝導性プラグ２０はまた炭化ボロンのような伝導性炭化
物又はボロン化物も含んでも良い。伝導性プラグ２０は
またヒ化ガリウム、リン化インジウム、シリコンとゲル
マニウムの組み合わせ、及び炭化シリコンのようなドー
プされた複合半導体を含む。伝導性プラグ２０はまた上
述の材料の各種の組み合わせを含む。
を通して開口部が形成されて能動域１４の外面１６の一
部が露出される。伝導性プラグ２０が次いで外面１６と
接触する開口部内に形成される。伝導性プラグ２０はま
た伝導性になるようドープされた多結晶シリコンのよう
な酸化可能材料を含んでも良い。伝導性プラグ２０はま
た窒化チタン、シリカ・チタン、又は窒化ジルコニウ
ム、シリカ・タンタル、シリカ・タングステン、シリカ
・モリブデン、シリカ・ニッケル、炭化タンタル、硼化
チタンのような他の反応性金属を含んでも良い。加え
て、伝導性プラグ２０は、単一又は多結晶シリコン又は
ゲルマニウムのような伝導性となるようドープされた他
の単一成分半導体を含んでも良い。加えて、伝導性プラ
グ２０は、アルミニウム、タングステン、タンタル、チ
タン、モリブデンのような反応性金属を含んでも良い。
伝導性プラグ２０はまた炭化ボロンのような伝導性炭化
物又はボロン化物も含んでも良い。伝導性プラグ２０は
またヒ化ガリウム、リン化インジウム、シリコンとゲル
マニウムの組み合わせ、及び炭化シリコンのようなドー
プされた複合半導体を含む。伝導性プラグ２０はまた上
述の材料の各種の組み合わせを含む。
【０００９】バリア層２２はまたレベル間分離層１８の
開口部に形成され、伝導性プラグ２０と電気的に接触し
ている。バリア層２２は図１に示すように、外方から形
成されバリア層２２を覆って完成しており、かつレベル
間分離層１８の一部から外方に形成されている内部電極
２４内の材料から伝導性プラグ２０を分離するよう動作
する。
開口部に形成され、伝導性プラグ２０と電気的に接触し
ている。バリア層２２は図１に示すように、外方から形
成されバリア層２２を覆って完成しており、かつレベル
間分離層１８の一部から外方に形成されている内部電極
２４内の材料から伝導性プラグ２０を分離するよう動作
する。
【００１０】バリア層２２は例えば窒化チタンを含む。
加えて、バリア層２２はＴａ−Ｓｉ−Ｎ、Ｔａ−Ｂ−
Ｎ、Ｔｉ−Ｂ−Ｎのような三価以上の窒化アモルファス
を含んでも良い。バリア層２２はまた窒化Ｚｒ、窒化Ｈ
ｆ、窒化Ｙ、窒化Ｓｃ、窒化Ｌａ、のような各種のエキ
ゾチック伝導性窒化物や、Ｎ不足の窒化Ａｌ、ドープ窒
化Ａｌ、窒化Ｔｉ−Ａｌ、窒化Ｍｇ、窒化Ｃａ、窒化Ｓ
ｒ、窒化Ｂａのような他の窒化希土類を含んでも良い。
加えて、バリア層２２は、窒化チタン、窒化ガリウム、
窒化Ｎｉ、窒化Ｃｏ、窒化Ｔａ、窒化Ｗのような共通の
シリコン処理材料と上記エキゾチック窒化伝導材の合金
を含んでも良い。加えて、バリア層２２はＰｔ−Ｓｉ−
Ｎ、Ｐｄ−Ｓｉ−Ｏ、Ｐｄ−Ｂ−（Ｏ，Ｎ）、Ｐｄ−Ａ
ｌ−Ｎ、Ｒｕ−Ｓｉ−（Ｏ，Ｎ）、Ｉｒ−Ｓｉ−Ｏ、Ｒ
ｅ−Ｓｉ−Ｎ、Ｒｈ−Ａｌ−Ｏ、Ａｕ−Ｓｉ−Ｎ、Ａｇ
−Ｓｉ−Ｎのような各種の貴金属絶縁体合金を含んでも
良い。加えて、バリア層２２は多重層を含む不均質（ｈ
ｅｔｅｒｏｇｅｎｏｕｓ）構造と上記材料の組み合わせ
を含んでも良い。
加えて、バリア層２２はＴａ−Ｓｉ−Ｎ、Ｔａ−Ｂ−
Ｎ、Ｔｉ−Ｂ−Ｎのような三価以上の窒化アモルファス
を含んでも良い。バリア層２２はまた窒化Ｚｒ、窒化Ｈ
ｆ、窒化Ｙ、窒化Ｓｃ、窒化Ｌａ、のような各種のエキ
ゾチック伝導性窒化物や、Ｎ不足の窒化Ａｌ、ドープ窒
化Ａｌ、窒化Ｔｉ−Ａｌ、窒化Ｍｇ、窒化Ｃａ、窒化Ｓ
ｒ、窒化Ｂａのような他の窒化希土類を含んでも良い。
加えて、バリア層２２は、窒化チタン、窒化ガリウム、
窒化Ｎｉ、窒化Ｃｏ、窒化Ｔａ、窒化Ｗのような共通の
シリコン処理材料と上記エキゾチック窒化伝導材の合金
を含んでも良い。加えて、バリア層２２はＰｔ−Ｓｉ−
Ｎ、Ｐｄ−Ｓｉ−Ｏ、Ｐｄ−Ｂ−（Ｏ，Ｎ）、Ｐｄ−Ａ
ｌ−Ｎ、Ｒｕ−Ｓｉ−（Ｏ，Ｎ）、Ｉｒ−Ｓｉ−Ｏ、Ｒ
ｅ−Ｓｉ−Ｎ、Ｒｈ−Ａｌ−Ｏ、Ａｕ−Ｓｉ−Ｎ、Ａｇ
−Ｓｉ−Ｎのような各種の貴金属絶縁体合金を含んでも
良い。加えて、バリア層２２は多重層を含む不均質（ｈ
ｅｔｅｒｏｇｅｎｏｕｓ）構造と上記材料の組み合わせ
を含んでも良い。
【００１１】内部電極２４はプラチナ又は酸化ルテニウ
ムのような対酸素安定材料を含む。加えて、内部電極２
４は、パラジウム、イリジウム、レニウム、ロジウム、
金又は銀のようなその他の貴金属又はプラチナ群金属又
はその合金を含んでも良い。加えて、内部電極２４は、
酸化ルテニウム、酸化錫、酸化インジウム、酸化レニウ
ム、酸化オスミニウム、酸化ロジウム、酸化イリジウ
ム、又はドープした錫、インジウム、又は酸化亜鉛のよ
うな伝導性金属複合物を含んでも良い。加えて、内部電
極２４は、ＹＢａ2 Ｃｕ3 Ｏ7-x 、（Ｌａ，Ｓｒ）Ｃｏ
Ｏ3 、又はＳｒＲｕＯ3 のような伝導性ペロブスカイト
（ｐｅｒｏｖｓｋｉｔｅ）状材料を含んでも良い。加え
て、内部電極２４は、上記材料の組み合わせを含む不均
質構造（ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）を含んでも
良い。
ムのような対酸素安定材料を含む。加えて、内部電極２
４は、パラジウム、イリジウム、レニウム、ロジウム、
金又は銀のようなその他の貴金属又はプラチナ群金属又
はその合金を含んでも良い。加えて、内部電極２４は、
酸化ルテニウム、酸化錫、酸化インジウム、酸化レニウ
ム、酸化オスミニウム、酸化ロジウム、酸化イリジウ
ム、又はドープした錫、インジウム、又は酸化亜鉛のよ
うな伝導性金属複合物を含んでも良い。加えて、内部電
極２４は、ＹＢａ2 Ｃｕ3 Ｏ7-x 、（Ｌａ，Ｓｒ）Ｃｏ
Ｏ3 、又はＳｒＲｕＯ3 のような伝導性ペロブスカイト
（ｐｅｒｏｖｓｋｉｔｅ）状材料を含んでも良い。加え
て、内部電極２４は、上記材料の組み合わせを含む不均
質構造（ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）を含んでも
良い。
【００１２】内部電極２４を形成するために使用する層
の蒸着の前に、内部電極２４を形成するために使用する
層を蒸着する全ての所に接着層２６を蒸着する。接着層
２６はチタン、タンタル、ルテニウム又は他の適当な材
料の非常に薄い層を含んでも良い。接着層２６はどこで
も２から１００Åの厚さで、好ましくは５から１０Å台
の値の厚さであることが望ましい。この接着層は、スパ
ッタリング、化学気相蒸着、電子線蒸着、又は熱蒸着に
より蒸着される。ウェファは対酸素安定層の蒸着の前に
真空圧内に搬送される。真空クラスタ（ｃｌｕｓｔｅ
ｒ）・ツールを用いて、あるツールは薄い接着層を蒸着
し、第２のツールは対酸素安定層を蒸着する。１実施例
によると、クラスタ・ツールで１００℃でＴｉの５Åの
スパッタ蒸着の直後に表面はＨ2 ＋Ａｒプラズマで予清
掃され、次いで直ちにＴｉ蒸着ツールから対酸素安定
（例えばＰｔ）蒸着ツールへ転送される。内部電極２４
を形成するために使用する材料は空気に露出された誘電
材料には十分接着しない。このように、接着層２６は、
内部電極２４が接着するその場の金属又は誘電層を作成
するため蒸着される。接着層２６は内部電極２４を形成
するために使用する層の蒸着後及び蒸着前には空気には
露出されない。内部電極２４を形成するために使用する
材料は、内部電極２４をレベル間分離層１８と直接接触
させて配置した場合より接着層２４内のチタン又はタン
タルにより良く接着する。接着層２６は又バリア層２２
と内部電極２４との間にも配置される。素子の動作中
に、電荷キャリアは接触層２６を通して内部電極２４と
バリア層２２との間を通過する。接着層２６は処理中に
誘電体となるとはいっても、部分的にのみ酸化されかつ
酸化後も伝導性を保つため、又非常に薄く不連続である
ので接触抵抗を劣化させないため、素子１０の伝導性に
著しく影響は与えない。
の蒸着の前に、内部電極２４を形成するために使用する
層を蒸着する全ての所に接着層２６を蒸着する。接着層
２６はチタン、タンタル、ルテニウム又は他の適当な材
料の非常に薄い層を含んでも良い。接着層２６はどこで
も２から１００Åの厚さで、好ましくは５から１０Å台
の値の厚さであることが望ましい。この接着層は、スパ
ッタリング、化学気相蒸着、電子線蒸着、又は熱蒸着に
より蒸着される。ウェファは対酸素安定層の蒸着の前に
真空圧内に搬送される。真空クラスタ（ｃｌｕｓｔｅ
ｒ）・ツールを用いて、あるツールは薄い接着層を蒸着
し、第２のツールは対酸素安定層を蒸着する。１実施例
によると、クラスタ・ツールで１００℃でＴｉの５Åの
スパッタ蒸着の直後に表面はＨ2 ＋Ａｒプラズマで予清
掃され、次いで直ちにＴｉ蒸着ツールから対酸素安定
（例えばＰｔ）蒸着ツールへ転送される。内部電極２４
を形成するために使用する材料は空気に露出された誘電
材料には十分接着しない。このように、接着層２６は、
内部電極２４が接着するその場の金属又は誘電層を作成
するため蒸着される。接着層２６は内部電極２４を形成
するために使用する層の蒸着後及び蒸着前には空気には
露出されない。内部電極２４を形成するために使用する
材料は、内部電極２４をレベル間分離層１８と直接接触
させて配置した場合より接着層２４内のチタン又はタン
タルにより良く接着する。接着層２６は又バリア層２２
と内部電極２４との間にも配置される。素子の動作中
に、電荷キャリアは接触層２６を通して内部電極２４と
バリア層２２との間を通過する。接着層２６は処理中に
誘電体となるとはいっても、部分的にのみ酸化されかつ
酸化後も伝導性を保つため、又非常に薄く不連続である
ので接触抵抗を劣化させないため、素子１０の伝導性に
著しく影響は与えない。
【００１３】接触層２６は実際の半導体素子１０と関連
して図示されているが、接着層２６は次の処理の前にお
いて内部電極材料の犠牲（ｓａｃｒｉｆｉｃｉａｌ）部
分の剥がれを防止するよう機能する。例えば、内部電極
２４がプラチナから構成されている場合、以後除去され
る大領域のプラチナは次の処理の前において層間分離層
１８に接着していなければならない。選択的除去前の処
理において犠牲となるプラチナの大きな層がレベル間分
離層１８から剥がれる場合、犠牲プラチナの緩んだ破片
が素子を破壊し、集積電子システムのさらなる処理を著
しく妨害する。
して図示されているが、接着層２６は次の処理の前にお
いて内部電極材料の犠牲（ｓａｃｒｉｆｉｃｉａｌ）部
分の剥がれを防止するよう機能する。例えば、内部電極
２４がプラチナから構成されている場合、以後除去され
る大領域のプラチナは次の処理の前において層間分離層
１８に接着していなければならない。選択的除去前の処
理において犠牲となるプラチナの大きな層がレベル間分
離層１８から剥がれる場合、犠牲プラチナの緩んだ破片
が素子を破壊し、集積電子システムのさらなる処理を著
しく妨害する。
【００１４】図１に示す素子１０では、内部電極２４が
レベル間分離層１８から剥がれる場合、内部電極２４か
ら外方にこれ以上の層を有効に形成することは非常に困
難である。加えて、内部電極層２４がレベル間分離層１
８から大量に剥がれる場合、バリア層２２は内部電極２
４から外方に形成される層の処理中に酸素に露出され
る。
レベル間分離層１８から剥がれる場合、内部電極２４か
ら外方にこれ以上の層を有効に形成することは非常に困
難である。加えて、内部電極層２４がレベル間分離層１
８から大量に剥がれる場合、バリア層２２は内部電極２
４から外方に形成される層の処理中に酸素に露出され
る。
【００１５】素子１０は内部電極層２４から外方に高誘
電定数層２８と上部（外部）電極層３０を蒸着すること
により完成される。外部分離層３２を蒸着して、周囲の
状態又は素子１０から外方に組み立てた他の構造物から
素子１０を分離する。高誘電定数層２８は、例えば、チ
タン酸バリウム・ストロンチウム又は他のペロブスカイ
ト、パイロエレクトリック、フェロエレクトリック、又
は（Ｂａ、Ｓｒ，Ｃａ、Ｐｂ）（Ｔｉ、Ｚｒ）Ｏ3 、
（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3 、チタン酸ビスマ
ス、タンタル酸ポタシウム、タンタル酸鉛スカンジウ
ム、ニオブ酸鉛、ニオブ酸ポタシウム、ニオブ酸鉛亜
鉛、ニオブ酸鉛マグネシウム、ペント酸（ｐｅｎｔｏｘ
ｉｄｅ）タンタル、ＳｒＢｉ2 Ｔａ2 Ｏ5 又は酸化イッ
トリウムのような層状ペロブスカイト等の他の高誘電定
数酸化物を含んでも良い。高誘電定数層２８は上述の材
料の組み合わせ又は上述の材料の多重層も含んでよい。
電定数層２８と上部（外部）電極層３０を蒸着すること
により完成される。外部分離層３２を蒸着して、周囲の
状態又は素子１０から外方に組み立てた他の構造物から
素子１０を分離する。高誘電定数層２８は、例えば、チ
タン酸バリウム・ストロンチウム又は他のペロブスカイ
ト、パイロエレクトリック、フェロエレクトリック、又
は（Ｂａ、Ｓｒ，Ｃａ、Ｐｂ）（Ｔｉ、Ｚｒ）Ｏ3 、
（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3 、チタン酸ビスマ
ス、タンタル酸ポタシウム、タンタル酸鉛スカンジウ
ム、ニオブ酸鉛、ニオブ酸ポタシウム、ニオブ酸鉛亜
鉛、ニオブ酸鉛マグネシウム、ペント酸（ｐｅｎｔｏｘ
ｉｄｅ）タンタル、ＳｒＢｉ2 Ｔａ2 Ｏ5 又は酸化イッ
トリウムのような層状ペロブスカイト等の他の高誘電定
数酸化物を含んでも良い。高誘電定数層２８は上述の材
料の組み合わせ又は上述の材料の多重層も含んでよい。
【００１６】外部電極３０はプラチナ、又はパラジウ
ム、ルテニウム、ロジウム、金、イリジウム、又は銀の
ような他の貴金属又はプラチナ群金属を含んでも良い。
加えて、外部電極３０は窒化チタン、窒化ルテニウム、
窒化錫、窒化ジルコニウム、窒化タングステン、２酸化
ルテニウム、酸化錫、酸化亜鉛、ドープした酸化亜鉛、
酸化イリジウム、シリカ・チタン、シリカ・タンタル、
シリカ・タングステン、シリカ・モリブデン、シリカ・
ニッケル、炭化タンタル、ボロン化チタンのような伝導
性金属複合物を含んでも良い。加えて、外部電極３０は
タンタル、チタン、モリブデン、タングステンのような
反応性金属を含んでも良い。加えて、外部電極３０は、
アルミニウム、ドープしたシリコン、又はゲルマニウム
のような半導体処理及び金属化（ナタライゼーション）
に使用する典型的な伝導性材料を含んでも良い。外部電
極３０は上述の材料の組み合わせ又は上述の材料の多重
層を含んでも良い。
ム、ルテニウム、ロジウム、金、イリジウム、又は銀の
ような他の貴金属又はプラチナ群金属を含んでも良い。
加えて、外部電極３０は窒化チタン、窒化ルテニウム、
窒化錫、窒化ジルコニウム、窒化タングステン、２酸化
ルテニウム、酸化錫、酸化亜鉛、ドープした酸化亜鉛、
酸化イリジウム、シリカ・チタン、シリカ・タンタル、
シリカ・タングステン、シリカ・モリブデン、シリカ・
ニッケル、炭化タンタル、ボロン化チタンのような伝導
性金属複合物を含んでも良い。加えて、外部電極３０は
タンタル、チタン、モリブデン、タングステンのような
反応性金属を含んでも良い。加えて、外部電極３０は、
アルミニウム、ドープしたシリコン、又はゲルマニウム
のような半導体処理及び金属化（ナタライゼーション）
に使用する典型的な伝導性材料を含んでも良い。外部電
極３０は上述の材料の組み合わせ又は上述の材料の多重
層を含んでも良い。
【００１７】外部分離層３２は、２酸化シリコン、又は
窒化シリコン、リン化ボロン・シリカガラス、スピンオ
ンガラスのような他の適当な絶縁材を含んでも良い。
窒化シリコン、リン化ボロン・シリカガラス、スピンオ
ンガラスのような他の適当な絶縁材を含んでも良い。
【００１８】素子１０は層２８中の高誘電定数材料の使
用を提供し、層２８内の高誘電定数材料の蒸着時にバリ
ア層２２内の材料が酸素に露出されることを防止する。
加えて、バリア層２２は、例えばプラチナを含む内部電
極２４内の材料の接点が、例えば伝導性多結晶シリコン
を含む伝導性プラグ２０内の材料と接触することを防止
する。各種の材料が互いに接触することを防止するため
これらの材料をこの順序で使用すると、内部電極２４内
の対酸素安定材料がレベル間分離層１８と接触するとい
う問題を生じる。これら２種類の材料の接着は上述した
接着層２６の使用により解決される。
用を提供し、層２８内の高誘電定数材料の蒸着時にバリ
ア層２２内の材料が酸素に露出されることを防止する。
加えて、バリア層２２は、例えばプラチナを含む内部電
極２４内の材料の接点が、例えば伝導性多結晶シリコン
を含む伝導性プラグ２０内の材料と接触することを防止
する。各種の材料が互いに接触することを防止するため
これらの材料をこの順序で使用すると、内部電極２４内
の対酸素安定材料がレベル間分離層１８と接触するとい
う問題を生じる。これら２種類の材料の接着は上述した
接着層２６の使用により解決される。
【００１９】図２は本発明の教示に従って構成された電
子素子の別な実施例を図示する。図２には素子４０が示
されている。本明細書で説明するように、素子４０は前
述した素子１０を作成するために使用したものと大部分
同じ層と構造を有する。従って、同一部分は同一参照番
号を使用する。素子４０は能動域１４を含む基板１２上
に構成されている。同様に、レベル間分離層１８は能動
域１４の外面１６から外方に配置される。伝導性プラグ
２０はレベル間分離層１８を通る開口部中に形成され
る。素子１０に対して、素子４０においては、伝導性プ
ラグ２０はレベル間分離層１８の全体を通過し、バリア
層２２はレベル間分離層１８から外方に形成される。接
着層２６は伝導性プラグ２０とバリア層２２との間に形
成される。バリア層２２は伝導性プラグ２０の外面を完
全に覆う。加えて、接着層２６から外方にバリア層２２
の縁を取り囲んで側壁分離リング４２が形成される。側
壁分離リング４２は、２酸化シリコン又は窒化シリコン
のような適当な絶縁材料を含み、バリア層２２を覆う層
として蒸着され、次いで異方性エッチングされて側壁分
離リング４２を形成する。内部電極２４はバリア層２２
と側壁分離リング４２との組み合わせから外方に形成さ
れる。接着層２６は、図２に示す領域４４におけるレベ
ル間分離層１８と内部電極２４との間の接着を改良する
よう動作する。前述したように、素子４０は高誘電定数
層２８、外部電極３０、外部分離層３２の形成により完
了する。図１を参照して説明したこれらと同じ材料を使
用して図２に示す素子４０内の対応する部分を構成可能
である。
子素子の別な実施例を図示する。図２には素子４０が示
されている。本明細書で説明するように、素子４０は前
述した素子１０を作成するために使用したものと大部分
同じ層と構造を有する。従って、同一部分は同一参照番
号を使用する。素子４０は能動域１４を含む基板１２上
に構成されている。同様に、レベル間分離層１８は能動
域１４の外面１６から外方に配置される。伝導性プラグ
２０はレベル間分離層１８を通る開口部中に形成され
る。素子１０に対して、素子４０においては、伝導性プ
ラグ２０はレベル間分離層１８の全体を通過し、バリア
層２２はレベル間分離層１８から外方に形成される。接
着層２６は伝導性プラグ２０とバリア層２２との間に形
成される。バリア層２２は伝導性プラグ２０の外面を完
全に覆う。加えて、接着層２６から外方にバリア層２２
の縁を取り囲んで側壁分離リング４２が形成される。側
壁分離リング４２は、２酸化シリコン又は窒化シリコン
のような適当な絶縁材料を含み、バリア層２２を覆う層
として蒸着され、次いで異方性エッチングされて側壁分
離リング４２を形成する。内部電極２４はバリア層２２
と側壁分離リング４２との組み合わせから外方に形成さ
れる。接着層２６は、図２に示す領域４４におけるレベ
ル間分離層１８と内部電極２４との間の接着を改良する
よう動作する。前述したように、素子４０は高誘電定数
層２８、外部電極３０、外部分離層３２の形成により完
了する。図１を参照して説明したこれらと同じ材料を使
用して図２に示す素子４０内の対応する部分を構成可能
である。
【００２０】本発明を詳細に記述してきたが、本発明
は、添付の特許請求の範囲によって定義される本発明の
要旨から逸脱しない範囲の各種の変更、修正、置き換え
が可能である。
は、添付の特許請求の範囲によって定義される本発明の
要旨から逸脱しない範囲の各種の変更、修正、置き換え
が可能である。
【００２１】以上の説明に関して更に以下の項を開示す
る。 （１）半導体基板の外面から外方に形成された半導体素
子において、基板の外面に近接して配置された能動域
と、能動域に電気的に接続した伝導性プラグと、半導体
基板の外面に隣接して配置され伝導性プラグを取り囲む
レベル間分離層と、伝導性プラグに電気的に結合され、
レベル間分離層の外面の近接部分に配置された内部電極
と、レベル間分離層と内部電極との間に配置され、レベ
ル間分離層を含む材料と内部電極を含む材料との間で接
着を生じさせる接着層と、を含む半導体素子。 （２）第１項記載の素子において、レベル間分離層は２
酸化シリコン、窒化シリコン、リン化ボロン・シリカガ
ラス、スピンオンガラスからなる群から選択された材料
を含む素子。 （３）第１項記載の素子において、内部電極は、プラチ
ナ、酸化ルテニウム、パラジウム、イリジウム、レニウ
ム、ロジウム、金、銀、酸化ルテニウム、酸化錫、酸化
インジウム、酸化レニウム、酸化オスミウム、酸化ロジ
ウム、酸化イリジウム、ドープした酸化錫、酸化インジ
ウム、酸化亜鉛、ＹＢａ2 ＣｕＯ7-X 、（Ｌａ、Ｓｒ）
ＣｏＯ3 、又はＳｒＲｕＯ3 からなる群から選択された
材料を含む素子。 （４）第１項記載の素子において、伝導性プラグと接着
層との間に配置され、伝導性プラグを含む材料から内部
電極を含む材料を分離するよう動作するバリア層をさら
に含む素子。 （５）第４項記載の素子において、バリア層は、窒化チ
タン、Ｔａ−Ｓｉ−Ｎ、Ｔａ−Ｂ−Ｎ、Ｔｉ−Ｂ−Ｎ、
窒化Ｚｒ、窒化Ｈｆ、窒化Ｙ、窒化Ｓｃ、窒化Ｌａ、Ｎ
不足窒化Ａｌ、ドープした窒化Ａｌ、窒化Ｍｇ、窒化Ｃ
ａ、窒化Ｓｒ、窒化Ｂａ、窒化チタン、窒化ガリウム、
窒化Ｎｉ、窒化Ｃｏ、窒化Ｔａ、窒化Ｗ、Ｐｔ−Ｓｉ−
Ｎ、Ｐｄ−Ｓｉ−Ｏ、Ｐｄ−Ｂ−（Ｏ，Ｎ）、Ｐｄ−Ａ
ｌ−Ｎ、Ｒｕ−Ｓｉ−（Ｏ，Ｎ）、Ｉｒ−Ｓｉ−Ｏ、Ｒ
ｅ−Ｓｉ−Ｎ、Ｒｈ−Ａｌ−Ｏ、Ａｕ−Ｓｉ−Ｎ、又は
Ａｇ−Ｓｉ−Ｎからなる材料群から選択した材料を含む
素子。
る。 （１）半導体基板の外面から外方に形成された半導体素
子において、基板の外面に近接して配置された能動域
と、能動域に電気的に接続した伝導性プラグと、半導体
基板の外面に隣接して配置され伝導性プラグを取り囲む
レベル間分離層と、伝導性プラグに電気的に結合され、
レベル間分離層の外面の近接部分に配置された内部電極
と、レベル間分離層と内部電極との間に配置され、レベ
ル間分離層を含む材料と内部電極を含む材料との間で接
着を生じさせる接着層と、を含む半導体素子。 （２）第１項記載の素子において、レベル間分離層は２
酸化シリコン、窒化シリコン、リン化ボロン・シリカガ
ラス、スピンオンガラスからなる群から選択された材料
を含む素子。 （３）第１項記載の素子において、内部電極は、プラチ
ナ、酸化ルテニウム、パラジウム、イリジウム、レニウ
ム、ロジウム、金、銀、酸化ルテニウム、酸化錫、酸化
インジウム、酸化レニウム、酸化オスミウム、酸化ロジ
ウム、酸化イリジウム、ドープした酸化錫、酸化インジ
ウム、酸化亜鉛、ＹＢａ2 ＣｕＯ7-X 、（Ｌａ、Ｓｒ）
ＣｏＯ3 、又はＳｒＲｕＯ3 からなる群から選択された
材料を含む素子。 （４）第１項記載の素子において、伝導性プラグと接着
層との間に配置され、伝導性プラグを含む材料から内部
電極を含む材料を分離するよう動作するバリア層をさら
に含む素子。 （５）第４項記載の素子において、バリア層は、窒化チ
タン、Ｔａ−Ｓｉ−Ｎ、Ｔａ−Ｂ−Ｎ、Ｔｉ−Ｂ−Ｎ、
窒化Ｚｒ、窒化Ｈｆ、窒化Ｙ、窒化Ｓｃ、窒化Ｌａ、Ｎ
不足窒化Ａｌ、ドープした窒化Ａｌ、窒化Ｍｇ、窒化Ｃ
ａ、窒化Ｓｒ、窒化Ｂａ、窒化チタン、窒化ガリウム、
窒化Ｎｉ、窒化Ｃｏ、窒化Ｔａ、窒化Ｗ、Ｐｔ−Ｓｉ−
Ｎ、Ｐｄ−Ｓｉ−Ｏ、Ｐｄ−Ｂ−（Ｏ，Ｎ）、Ｐｄ−Ａ
ｌ−Ｎ、Ｒｕ−Ｓｉ−（Ｏ，Ｎ）、Ｉｒ−Ｓｉ−Ｏ、Ｒ
ｅ−Ｓｉ−Ｎ、Ｒｈ−Ａｌ−Ｏ、Ａｕ−Ｓｉ−Ｎ、又は
Ａｇ−Ｓｉ−Ｎからなる材料群から選択した材料を含む
素子。
【００２２】（６）第１項記載の素子において、伝導性
プラグは、伝導性となるようドープされた多結晶シリコ
ン、窒化チタン、シリカ・チタン、窒化ジルコニウム、
シリカ・タンタル、シリカ・タングステン、シリカ・モ
リブデン、シリカ・ニッケル、炭化タンタル、ボロン化
チタン、伝導性となるようドープされた単結晶又は多結
晶シリコン又はゲルマニウム、タングステン、タンタ
ル、チタン、アルミニウム・モリブデン、炭化ボロン、
ヒ化ガリウム、リン化インジウムからなる材料群から選
択された材料を含む素子。 （７）第１項記載の素子において、内部電極から外方に
配置された高誘電定数層と、高誘電定数層から外方に配
置された外部電極と、高誘電定数層により分離された内
部電極と外部電極と、を更に含む素子。 （８）第７項記載の素子において、高誘電定数層は、チ
タン酸バリウム・ストロンチウム（Ｂａ、Ｓｒ、Ｃａ、
Ｐｂ）（Ｔｉ、Ｚｒ）Ｏ3 、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔ
ｉ）Ｏ3 、チタン酸ビスマス、タンタル酸カリウム、ニ
オブ酸鉛亜鉛、ニオブ酸鉛マグネシウム、ペント酸タン
タル、酸化イットリウムからなる群から選択した材料を
含む素子。 （９）第７項記載の素子において、外部電極は、プラチ
ナ、パラジウム、ルテニウム、ロジウム、金、イリジウ
ム、銀、窒化チタン、窒化ルテニウム、窒化錫、窒化ジ
ルコニウム、窒化タングステン、２酸化ルテニウム、酸
化錫、酸化亜鉛、ドープした酸化亜鉛、酸化イリジウ
ム、シリカ・チタン、シリカ・タンタル、シリカ・タン
グステン、シリカ・モリブデン、シリカ・ニッケル、炭
化タンタル、ボロン化チタン、タンタル・チタン・モリ
ブデン、タングステン、アルミニウム、ドープしたシリ
コン及びドープしたゲルマニウムからなる群から選択し
た材料を含む素子。 （１０）第１項記載の素子において、接着層が４から６
オングストロームの範囲の厚さを有する素子。 （１１）第１項記載の素子において、接着層が２から１
０オングストロームの範囲の厚さを有する素子。 （１２）第１項記載の素子において、接着層が１０から
５０オングストロームの範囲の厚さを有する素子。 （１３）第１項記載の素子において、接着層が５０から
１００オングストロームの範囲の厚さを有する素子。
プラグは、伝導性となるようドープされた多結晶シリコ
ン、窒化チタン、シリカ・チタン、窒化ジルコニウム、
シリカ・タンタル、シリカ・タングステン、シリカ・モ
リブデン、シリカ・ニッケル、炭化タンタル、ボロン化
チタン、伝導性となるようドープされた単結晶又は多結
晶シリコン又はゲルマニウム、タングステン、タンタ
ル、チタン、アルミニウム・モリブデン、炭化ボロン、
ヒ化ガリウム、リン化インジウムからなる材料群から選
択された材料を含む素子。 （７）第１項記載の素子において、内部電極から外方に
配置された高誘電定数層と、高誘電定数層から外方に配
置された外部電極と、高誘電定数層により分離された内
部電極と外部電極と、を更に含む素子。 （８）第７項記載の素子において、高誘電定数層は、チ
タン酸バリウム・ストロンチウム（Ｂａ、Ｓｒ、Ｃａ、
Ｐｂ）（Ｔｉ、Ｚｒ）Ｏ3 、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔ
ｉ）Ｏ3 、チタン酸ビスマス、タンタル酸カリウム、ニ
オブ酸鉛亜鉛、ニオブ酸鉛マグネシウム、ペント酸タン
タル、酸化イットリウムからなる群から選択した材料を
含む素子。 （９）第７項記載の素子において、外部電極は、プラチ
ナ、パラジウム、ルテニウム、ロジウム、金、イリジウ
ム、銀、窒化チタン、窒化ルテニウム、窒化錫、窒化ジ
ルコニウム、窒化タングステン、２酸化ルテニウム、酸
化錫、酸化亜鉛、ドープした酸化亜鉛、酸化イリジウ
ム、シリカ・チタン、シリカ・タンタル、シリカ・タン
グステン、シリカ・モリブデン、シリカ・ニッケル、炭
化タンタル、ボロン化チタン、タンタル・チタン・モリ
ブデン、タングステン、アルミニウム、ドープしたシリ
コン及びドープしたゲルマニウムからなる群から選択し
た材料を含む素子。 （１０）第１項記載の素子において、接着層が４から６
オングストロームの範囲の厚さを有する素子。 （１１）第１項記載の素子において、接着層が２から１
０オングストロームの範囲の厚さを有する素子。 （１２）第１項記載の素子において、接着層が１０から
５０オングストロームの範囲の厚さを有する素子。 （１３）第１項記載の素子において、接着層が５０から
１００オングストロームの範囲の厚さを有する素子。
【００２３】（１４）半導体基板の外面から外方に形成
された半導体素子において、基板の外面に近接して配置
された能動域と、能動域に電気的に接続した伝導性プラ
グと、半導体基板の外面に隣接して配置され伝導性プラ
グを取り囲むレベル間分離層と、伝導性プラグに電気的
に結合され、レベル間分離層の外面の近接部分に配置さ
れた内部電極と、レベル間分離層と内部電極との間に配
置され、レベル間分離層を含む材料と内部電極を含む材
料との間で接着を生じさせる接着層と、接着層と内部電
極との間に配置され、伝導性プラグに含まれる材料から
内部電極に含まれる材料を分離するよう動作するバリア
層と、バリア層を取り囲み、内部電極からバリア層の縁
を分離する側壁分離リングと、を含む半導体素子。 （１５）第１４項記載の素子において、側壁分離リング
は、２酸化シリコンと窒化シリコンからなる群から選択
された材料を含む素子。 （１６）第１４項記載の素子において、レベル間分離層
は２酸化シリコン、窒化シリコン、リン化ボロン・シリ
カガラス、スピンオンガラスからなる群から選択された
材料を含む素子。 （１７）第１４項記載の素子において、内部電極は、プ
ラチナ、酸化ルテニウム、パラジウム、イリジウム、レ
ニウム、ロジウム、金、銀、酸化ルテニウム、酸化錫、
酸化インジウム、酸化レニウム、酸化オスミウム、酸化
ロジウム、酸化イリジウム、ドープした酸化錫、酸化イ
ンジウム、酸化亜鉛、ＹＢａ2 ＣｕＯ7- X 、（Ｌａ、Ｓ
ｒ）ＣｏＯ3 、又はＳｒＲｕＯ3 からなる群から選択さ
れた材料を含む素子。
された半導体素子において、基板の外面に近接して配置
された能動域と、能動域に電気的に接続した伝導性プラ
グと、半導体基板の外面に隣接して配置され伝導性プラ
グを取り囲むレベル間分離層と、伝導性プラグに電気的
に結合され、レベル間分離層の外面の近接部分に配置さ
れた内部電極と、レベル間分離層と内部電極との間に配
置され、レベル間分離層を含む材料と内部電極を含む材
料との間で接着を生じさせる接着層と、接着層と内部電
極との間に配置され、伝導性プラグに含まれる材料から
内部電極に含まれる材料を分離するよう動作するバリア
層と、バリア層を取り囲み、内部電極からバリア層の縁
を分離する側壁分離リングと、を含む半導体素子。 （１５）第１４項記載の素子において、側壁分離リング
は、２酸化シリコンと窒化シリコンからなる群から選択
された材料を含む素子。 （１６）第１４項記載の素子において、レベル間分離層
は２酸化シリコン、窒化シリコン、リン化ボロン・シリ
カガラス、スピンオンガラスからなる群から選択された
材料を含む素子。 （１７）第１４項記載の素子において、内部電極は、プ
ラチナ、酸化ルテニウム、パラジウム、イリジウム、レ
ニウム、ロジウム、金、銀、酸化ルテニウム、酸化錫、
酸化インジウム、酸化レニウム、酸化オスミウム、酸化
ロジウム、酸化イリジウム、ドープした酸化錫、酸化イ
ンジウム、酸化亜鉛、ＹＢａ2 ＣｕＯ7- X 、（Ｌａ、Ｓ
ｒ）ＣｏＯ3 、又はＳｒＲｕＯ3 からなる群から選択さ
れた材料を含む素子。
【００２４】（１８）第１４項記載の素子において、バ
リア層は、窒化チタン、Ｔａ−Ｓｉ−Ｎ、Ｔａ−Ｂ−
Ｎ、Ｔｉ−Ｂ−Ｎ、窒化Ｚｒ、窒化Ｈｆ、窒化Ｙ、窒化
Ｓｃ、窒化Ｌａ、Ｎ不足窒化Ａｌ、ドープした窒化Ａ
ｌ、窒化Ｍｇ、窒化Ｃａ、窒化Ｓｒ、窒化Ｂａ、窒化チ
タン、窒化ガリウム、窒化Ｎｉ、窒化Ｃｏ、窒化Ｔａ、
窒化Ｗ、Ｐｔ−Ｓｉ−Ｎ、Ｐｄ−Ｓｉ−Ｏ、Ｐｄ−Ｂ−
（Ｏ，Ｎ）、Ｐｄ−Ａｌ−Ｎ、Ｒｕ−Ｓｉ−（Ｏ，
Ｎ）、Ｉｒ−Ｓｉ−Ｏ、Ｒｅ−Ｓｉ−Ｎ、Ｒｈ−Ａｌ−
Ｏ、Ａｕ−Ｓｉ−Ｎ、又はＡｇ−Ｓｉ−Ｎからなる材料
群から選択した材料を含む素子。 （１９）第１４項記載の素子において、伝導性プラグ
は、伝導性となるようドープされた多結晶シリコン、窒
化チタン、シリカ・チタン、窒化ジルコニウム、シリカ
・タンタル、シリカ・タングステン、シリカ・モリブデ
ン、シリカ・ニッケル、炭化タンタル、ボロン化チタ
ン、伝導性となるようドープされた単結晶又は多結晶シ
リコン又はゲルマニウム、タングステン、タンタル、チ
タン、モリブデン、炭化ボロン、ヒ化ガリウム、リン化
インジウムからなる材料群から選択された材料を含む素
子。 （２０）第１４項記載の素子において、内部電極から外
方に配置された高誘電定数層と、高誘電定数層から外方
に配置された外部電極と、高誘電定数層により分離され
た内部電極と外部電極と、を更に含む素子。 （２１）第２０項記載の素子において、高誘電定数層
は、チタン酸バリウム・ストロンチウム（Ｂａ、Ｓｒ、
Ｃａ、Ｐｂ）（Ｔｉ、Ｚｒ）Ｏ3 、（Ｐｂ、Ｌａ）（Ｚ
ｒ、Ｔｉ）Ｏ3 、チタン酸ビスマス、タンタル酸カリウ
ム、ニオブ酸鉛亜鉛、ニオブ酸鉛マグネシウム、ペント
酸タンタル、酸化イットリウムからなる群から選択した
材料を含む素子。 （２２）第２０項記載の素子において、外部電極は、プ
ラチナ、パラジウム、ルテニウム、ロジウム、金、イリ
ジウム、銀、窒化チタン、窒化ルテニウム、窒化錫、窒
化ジルコニウム、窒化タングステン、２酸化ルテニウ
ム、酸化錫、酸化亜鉛、ドープした酸化亜鉛、酸化イリ
ジウム、シリカ・チタン、シリカ・タンタル、シリカ・
タングステン、シリカ・モリブデン、シリカ・ニッケ
ル、炭化タンタル、ボロン化チタン、タンタル・チタン
・モリブデン、タングステン、アルミニウム、ドープし
たシリコン及びドープしたゲルマニウムからなる群から
選択した材料を含む素子。 （２３）第１４項記載の素子において、側壁分離リング
は、２酸化シリコンと窒化シリコンからなる群から選択
された材料を含む素子。
リア層は、窒化チタン、Ｔａ−Ｓｉ−Ｎ、Ｔａ−Ｂ−
Ｎ、Ｔｉ−Ｂ−Ｎ、窒化Ｚｒ、窒化Ｈｆ、窒化Ｙ、窒化
Ｓｃ、窒化Ｌａ、Ｎ不足窒化Ａｌ、ドープした窒化Ａ
ｌ、窒化Ｍｇ、窒化Ｃａ、窒化Ｓｒ、窒化Ｂａ、窒化チ
タン、窒化ガリウム、窒化Ｎｉ、窒化Ｃｏ、窒化Ｔａ、
窒化Ｗ、Ｐｔ−Ｓｉ−Ｎ、Ｐｄ−Ｓｉ−Ｏ、Ｐｄ−Ｂ−
（Ｏ，Ｎ）、Ｐｄ−Ａｌ−Ｎ、Ｒｕ−Ｓｉ−（Ｏ，
Ｎ）、Ｉｒ−Ｓｉ−Ｏ、Ｒｅ−Ｓｉ−Ｎ、Ｒｈ−Ａｌ−
Ｏ、Ａｕ−Ｓｉ−Ｎ、又はＡｇ−Ｓｉ−Ｎからなる材料
群から選択した材料を含む素子。 （１９）第１４項記載の素子において、伝導性プラグ
は、伝導性となるようドープされた多結晶シリコン、窒
化チタン、シリカ・チタン、窒化ジルコニウム、シリカ
・タンタル、シリカ・タングステン、シリカ・モリブデ
ン、シリカ・ニッケル、炭化タンタル、ボロン化チタ
ン、伝導性となるようドープされた単結晶又は多結晶シ
リコン又はゲルマニウム、タングステン、タンタル、チ
タン、モリブデン、炭化ボロン、ヒ化ガリウム、リン化
インジウムからなる材料群から選択された材料を含む素
子。 （２０）第１４項記載の素子において、内部電極から外
方に配置された高誘電定数層と、高誘電定数層から外方
に配置された外部電極と、高誘電定数層により分離され
た内部電極と外部電極と、を更に含む素子。 （２１）第２０項記載の素子において、高誘電定数層
は、チタン酸バリウム・ストロンチウム（Ｂａ、Ｓｒ、
Ｃａ、Ｐｂ）（Ｔｉ、Ｚｒ）Ｏ3 、（Ｐｂ、Ｌａ）（Ｚ
ｒ、Ｔｉ）Ｏ3 、チタン酸ビスマス、タンタル酸カリウ
ム、ニオブ酸鉛亜鉛、ニオブ酸鉛マグネシウム、ペント
酸タンタル、酸化イットリウムからなる群から選択した
材料を含む素子。 （２２）第２０項記載の素子において、外部電極は、プ
ラチナ、パラジウム、ルテニウム、ロジウム、金、イリ
ジウム、銀、窒化チタン、窒化ルテニウム、窒化錫、窒
化ジルコニウム、窒化タングステン、２酸化ルテニウ
ム、酸化錫、酸化亜鉛、ドープした酸化亜鉛、酸化イリ
ジウム、シリカ・チタン、シリカ・タンタル、シリカ・
タングステン、シリカ・モリブデン、シリカ・ニッケ
ル、炭化タンタル、ボロン化チタン、タンタル・チタン
・モリブデン、タングステン、アルミニウム、ドープし
たシリコン及びドープしたゲルマニウムからなる群から
選択した材料を含む素子。 （２３）第１４項記載の素子において、側壁分離リング
は、２酸化シリコンと窒化シリコンからなる群から選択
された材料を含む素子。
【００２５】（２４）半導体基板１２の能動域１４上に
形成した半導体素子１０が図示されている。素子１０は
レベル間分離層１８の開口部に形成した伝送性プラグ２
０とバリア層２２を含む。内部電極２４は接着層２６の
使用によりレベル間分離層１８に接着させられる。高誘
電定数層２８と外部電極３０は内部電極２４から外方に
形成される。
形成した半導体素子１０が図示されている。素子１０は
レベル間分離層１８の開口部に形成した伝送性プラグ２
０とバリア層２２を含む。内部電極２４は接着層２６の
使用によりレベル間分離層１８に接着させられる。高誘
電定数層２８と外部電極３０は内部電極２４から外方に
形成される。
【００２６】関連出願 本出願は「高密度高誘電定数メモリ素子の内部電極を形
成する方法」（代理人文書番号ＴＩ−１９５０７）とい
う名称の 日出願の米国特許出願第
号と、「高誘電定数材料の処理方法」
（代理人文書番号ＴＩ−１９５０９）という名称の
日出願の米国特許出願第
号とに関連する。
成する方法」（代理人文書番号ＴＩ−１９５０７）とい
う名称の 日出願の米国特許出願第
号と、「高誘電定数材料の処理方法」
（代理人文書番号ＴＩ−１９５０９）という名称の
日出願の米国特許出願第
号とに関連する。
【００２７】以下の以前に出願した出願が本願と関連す
る。サマーフェルト、ベラタン、カーリン、ネイドによ
り発明された「薄いプラチナ層を含む改良された高誘電
定数材料電極」（代理人文書番号ＴＩ−１７９５０）と
いう名称の米国特許出願第０８／２８３、８８１号。サ
マーフェルト、ベラタンにより発明された「ペロブスカ
イト誘電体の伝導性ペロブスカイト種層を含む改良され
た電極」（代理人文書番号ＴＩ−１７９５２）という名
称の米国特許出願第０８／２８３、４６８号。サマーフ
ェルト、ベラタン、カーリン、ネイドにより発明された
「薄い２酸化ルテニウム層を含む改良された高誘電定数
材料電極」（代理人文書番号ＴＩ−１９１５３）という
名称の米国特許出願第０８／２８３、４４２号。ニシオ
カ、サマーフェルト、パーク、バタチャーヤにより発明
された「予備酸化高誘電定数材料電極」（代理人文書番
号ＴＩ−１９１８９）という名称の米国特許出願第０８
／２８３、４６７号。ニシオカ、パーク、バタチャー
ヤ、サマーフェルトにより発明された「側壁スペーサを
含む高誘電定数材料電極」（代理人文書番号ＴＩ−１９
２７２）という名称の米国特許出願第０８／２８３、８
７１号。
る。サマーフェルト、ベラタン、カーリン、ネイドによ
り発明された「薄いプラチナ層を含む改良された高誘電
定数材料電極」（代理人文書番号ＴＩ−１７９５０）と
いう名称の米国特許出願第０８／２８３、８８１号。サ
マーフェルト、ベラタンにより発明された「ペロブスカ
イト誘電体の伝導性ペロブスカイト種層を含む改良され
た電極」（代理人文書番号ＴＩ−１７９５２）という名
称の米国特許出願第０８／２８３、４６８号。サマーフ
ェルト、ベラタン、カーリン、ネイドにより発明された
「薄い２酸化ルテニウム層を含む改良された高誘電定数
材料電極」（代理人文書番号ＴＩ−１９１５３）という
名称の米国特許出願第０８／２８３、４４２号。ニシオ
カ、サマーフェルト、パーク、バタチャーヤにより発明
された「予備酸化高誘電定数材料電極」（代理人文書番
号ＴＩ−１９１８９）という名称の米国特許出願第０８
／２８３、４６７号。ニシオカ、パーク、バタチャー
ヤ、サマーフェルトにより発明された「側壁スペーサを
含む高誘電定数材料電極」（代理人文書番号ＴＩ−１９
２７２）という名称の米国特許出願第０８／２８３、８
７１号。
【００２８】サマーフェルトにより発明された「高誘電
定数材料電極の伝導性窒化アモルファス・バリア層」
（代理人文書番号ＴＩ−１９５５４）という名称の米国
特許出願第０８／２８３、４４１号。サマーフェルトに
より発明された「高誘電定数材料電極の伝導性窒化エキ
ゾチック・バリア層」（代理人文書番号ＴＩ−１９５５
５）という名称の米国特許出願第０８／２８３、８７３
号。サマーフェルト、ベラタン、ネイドにより発明され
た「高誘電定数材料の軽度にドナーをドープした電極」
（代理人文書番号ＴＩ−１７６６０．１）という名称の
１９９４年７月１５日出願の米国特許出願第
号。ネイド、サマーフェルトにより発明され
た「誘電体材料への改良された電気的接続」（代理人文
書番号ＴＩ−１７３３９）という名称の米国特許出願第
０８／００９、５２１号。サマーフェルト、ベラタン、
ネイドにより発明された「高誘電定数材料の軽度にドナ
ーをドープした電極」（代理人文書番号ＴＩ−１７３３
９．１）という名称の米国特許出願第０８／２６０、１
４９号。サマーフェルト、ベラタン、ネイドにより発明
された「高誘電定数材料の軽度にドナーをドープした電
極」（代理人文書番号ＴＩ−１７６６０）という名称の
米国特許出願第０８／０４０、９４６号。サマーフェル
ト、ベラタンにより発明された「高誘電定数材料の改良
された電極インターフェース」（代理人文書番号ＴＩ−
１７６６１）という名称の米国特許出願第０８／０４
１、０２５号。
定数材料電極の伝導性窒化アモルファス・バリア層」
（代理人文書番号ＴＩ−１９５５４）という名称の米国
特許出願第０８／２８３、４４１号。サマーフェルトに
より発明された「高誘電定数材料電極の伝導性窒化エキ
ゾチック・バリア層」（代理人文書番号ＴＩ−１９５５
５）という名称の米国特許出願第０８／２８３、８７３
号。サマーフェルト、ベラタン、ネイドにより発明され
た「高誘電定数材料の軽度にドナーをドープした電極」
（代理人文書番号ＴＩ−１７６６０．１）という名称の
１９９４年７月１５日出願の米国特許出願第
号。ネイド、サマーフェルトにより発明され
た「誘電体材料への改良された電気的接続」（代理人文
書番号ＴＩ−１７３３９）という名称の米国特許出願第
０８／００９、５２１号。サマーフェルト、ベラタン、
ネイドにより発明された「高誘電定数材料の軽度にドナ
ーをドープした電極」（代理人文書番号ＴＩ−１７３３
９．１）という名称の米国特許出願第０８／２６０、１
４９号。サマーフェルト、ベラタン、ネイドにより発明
された「高誘電定数材料の軽度にドナーをドープした電
極」（代理人文書番号ＴＩ−１７６６０）という名称の
米国特許出願第０８／０４０、９４６号。サマーフェル
ト、ベラタンにより発明された「高誘電定数材料の改良
された電極インターフェース」（代理人文書番号ＴＩ−
１７６６１）という名称の米国特許出願第０８／０４
１、０２５号。
本発明は同じ機能を有するものを同一符号で示している
添付図面を参照してより完全に理解されるであろう。
添付図面を参照してより完全に理解されるであろう。
【図１】本発明の教示に従って構成された電子素子の第
１の実施例の断面正面図。
１の実施例の断面正面図。
【図２】本発明の教示に従って構成された電子素子の第
２の実施例の断面正面図。
２の実施例の断面正面図。
１０ 電子素子 １２ 半導体基板 １４ 能動域 １６ 外面 １８ レベル間分離層 ２０ 伝導性プラグ ２２ バリア層 ２４ 内部電極 ２６ 接着層 ２８ 高誘電定数層 ３０ 外部電極 ３２ 外部分離層 ４２ 側壁分離リング
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822
Claims (1)
- 【請求項１】 半導体基板の外面から外方に形成された
半導体素子において、 前記基板の外面に近接して配置された能動域と、 前記能動域に電気的に接続した伝導性プラグと、 前記半導体基板の外面に隣接して配置され前記伝導性プ
ラグを取り囲むレベル間分離層と、 前記伝導性プラグに電気的に結合され、前記レベル間分
離層の外面の近接部分に配置された内部電極と、 前記レベル間分離層と前記内部電極との間に配置され、
前記レベル間分離層に含まれる材料と前記内部電極に含
まれる材料とを接着させる接着層と、を含む半導体素
子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US476948 | 1995-06-06 | ||
| US08/476,948 US5612574A (en) | 1995-06-06 | 1995-06-06 | Semiconductor structures using high-dielectric-constant materials and an adhesion layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08335681A true JPH08335681A (ja) | 1996-12-17 |
Family
ID=23893895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8143171A Pending JPH08335681A (ja) | 1995-06-06 | 1996-06-05 | 高誘電定数材料と接着層を用いた半導体構造とこれを形成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5612574A (ja) |
| JP (1) | JPH08335681A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH118355A (ja) * | 1997-06-16 | 1999-01-12 | Nec Corp | 強誘電体メモリ |
| US6222217B1 (en) | 1997-11-27 | 2001-04-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| JP2001320032A (ja) * | 2000-03-02 | 2001-11-16 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
| JP2002190581A (ja) * | 2000-12-20 | 2002-07-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6420191B2 (en) | 1995-06-30 | 2002-07-16 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device which includes a capacitor having a lower electrode formed of iridium or ruthenium |
| JP2002524847A (ja) * | 1998-08-27 | 2002-08-06 | マイクロン テクノロジー，インコーポレイティド | ケイ素化ルテニウム拡散バリアー層及びその製造方法 |
| US6762476B2 (en) | 2001-02-06 | 2004-07-13 | Sanyo Electric Co., Ltd | Dielectric element including oxide dielectric film and method of manufacturing the same |
| US6888189B2 (en) | 2000-11-08 | 2005-05-03 | Sanyo Electric Co., Ltd. | Dielectric element including oxide-based dielectric film and method of fabricating the same |
| KR100596832B1 (ko) * | 1997-12-19 | 2006-11-30 | 인터내셔널 비지네스 머신즈 코포레이션 | 적층된커패시터내의확산을최소화하기위해실리콘플러그상에형성된장치및방법 |
| JP2007273554A (ja) * | 2006-03-30 | 2007-10-18 | Oki Electric Ind Co Ltd | 半導体容量素子の構造とその製造方法 |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6052271A (en) | 1994-01-13 | 2000-04-18 | Rohm Co., Ltd. | Ferroelectric capacitor including an iridium oxide layer in the lower electrode |
| US5834824A (en) | 1994-02-08 | 1998-11-10 | Prolinx Labs Corporation | Use of conductive particles in a nonconductive body as an integrated circuit antifuse |
| US5962815A (en) | 1995-01-18 | 1999-10-05 | Prolinx Labs Corporation | Antifuse interconnect between two conducting layers of a printed circuit board |
| JP3805001B2 (ja) * | 1995-06-08 | 2006-08-02 | 株式会社ルネサステクノロジ | 半導体装置 |
| US5767575A (en) | 1995-10-17 | 1998-06-16 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
| US5872338A (en) * | 1996-04-10 | 1999-02-16 | Prolinx Labs Corporation | Multilayer board having insulating isolation rings |
| JP3396131B2 (ja) * | 1996-06-28 | 2003-04-14 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2988413B2 (ja) * | 1997-02-20 | 1999-12-13 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR100243285B1 (ko) | 1997-02-27 | 2000-02-01 | 윤종용 | 고유전 커패시터 및 그 제조방법 |
| JP3570153B2 (ja) * | 1997-04-28 | 2004-09-29 | ソニー株式会社 | 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 |
| JPH1117123A (ja) * | 1997-06-23 | 1999-01-22 | Rohm Co Ltd | 不揮発性記憶素子 |
| TW406317B (en) * | 1997-06-27 | 2000-09-21 | Siemens Ag | Method to produce a barrier-layer in a semiconductor-body and semiconductor component with such a barrier-layer |
| JP3090198B2 (ja) * | 1997-08-21 | 2000-09-18 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
| JP3917272B2 (ja) * | 1997-11-04 | 2007-05-23 | 株式会社日立製作所 | 半導体メモリ |
| US6432793B1 (en) * | 1997-12-12 | 2002-08-13 | Micron Technology, Inc. | Oxidative conditioning method for metal oxide layer and applications thereof |
| US6027992A (en) * | 1997-12-18 | 2000-02-22 | Advanced Micro Devices | Semiconductor device having a gallium and nitrogen containing barrier layer and method of manufacturing thereof |
| US6320213B1 (en) * | 1997-12-19 | 2001-11-20 | Advanced Technology Materials, Inc. | Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same |
| US6034427A (en) | 1998-01-28 | 2000-03-07 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
| US6384446B2 (en) * | 1998-02-17 | 2002-05-07 | Agere Systems Guardian Corp. | Grooved capacitor structure for integrated circuits |
| US6744346B1 (en) | 1998-02-27 | 2004-06-01 | Micron Technology, Inc. | Electronic device workpieces, methods of semiconductor processing and methods of sensing temperature of an electronic device workpiece |
| JP3109478B2 (ja) * | 1998-05-27 | 2000-11-13 | 日本電気株式会社 | 半導体装置 |
| US6737696B1 (en) * | 1998-06-03 | 2004-05-18 | Micron Technology, Inc. | DRAM capacitor formulation using a double-sided electrode |
| US6541812B2 (en) * | 1998-06-19 | 2003-04-01 | Micron Technology, Inc. | Capacitor and method for forming the same |
| US6967497B1 (en) * | 1998-08-21 | 2005-11-22 | Micron Technology, Inc. | Wafer processing apparatuses and electronic device workpiece processing apparatuses |
| US6229322B1 (en) * | 1998-08-21 | 2001-05-08 | Micron Technology, Inc. | Electronic device workpiece processing apparatus and method of communicating signals within an electronic device workpiece processing apparatus |
| US6048787A (en) * | 1998-09-08 | 2000-04-11 | Winbond Electronics Corp. | Borderless contacts for dual-damascene interconnect process |
| US6528835B1 (en) * | 1998-11-20 | 2003-03-04 | Texas Instruments Incorporated | Titanium nitride metal interconnection system and method of forming the same |
| JP2000183296A (ja) * | 1998-12-16 | 2000-06-30 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| US6483691B1 (en) | 1999-02-04 | 2002-11-19 | Rohm Co., Ltd. | Capacitor and method for manufacturing the same |
| US6348709B1 (en) * | 1999-03-15 | 2002-02-19 | Micron Technology, Inc. | Electrical contact for high dielectric constant capacitors and method for fabricating the same |
| JP3495955B2 (ja) * | 1999-03-26 | 2004-02-09 | シャープ株式会社 | 半導体メモリ装置及びその製造方法 |
| US6335292B1 (en) * | 1999-04-15 | 2002-01-01 | Micron Technology, Inc. | Method of controlling striations and CD loss in contact oxide etch |
| JP3211809B2 (ja) * | 1999-04-23 | 2001-09-25 | ソニー株式会社 | 半導体記憶装置およびその製造方法 |
| JP2001057412A (ja) * | 1999-08-19 | 2001-02-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE19950540B4 (de) * | 1999-10-20 | 2005-07-21 | Infineon Technologies Ag | Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur |
| US7071520B2 (en) | 2000-08-23 | 2006-07-04 | Reflectivity, Inc | MEMS with flexible portions made of novel materials |
| TW501270B (en) * | 1999-11-30 | 2002-09-01 | Hitachi Ltd | Semiconductor device and its manufacturing method |
| KR20010063730A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| KR100372644B1 (ko) * | 2000-06-30 | 2003-02-17 | 주식회사 하이닉스반도체 | 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법 |
| US7057246B2 (en) | 2000-08-23 | 2006-06-06 | Reflectivity, Inc | Transition metal dielectric alloy materials for MEMS |
| US6461909B1 (en) * | 2000-08-30 | 2002-10-08 | Micron Technology, Inc. | Process for fabricating RuSixOy-containing adhesion layers |
| US6903005B1 (en) * | 2000-08-30 | 2005-06-07 | Micron Technology, Inc. | Method for the formation of RuSixOy-containing barrier layers for high-k dielectrics |
| US6642567B1 (en) * | 2000-08-31 | 2003-11-04 | Micron Technology, Inc. | Devices containing zirconium-platinum-containing materials and methods for preparing such materials and devices |
| US6468901B1 (en) * | 2001-05-02 | 2002-10-22 | Sharp Laboratories Of America, Inc. | Nickel silicide including iridium for use in ultra-shallow junctions with high thermal stability and method of manufacturing the same |
| US7057251B2 (en) * | 2001-07-20 | 2006-06-06 | Reflectivity, Inc | MEMS device made of transition metal-dielectric oxide materials |
| US20030042614A1 (en) * | 2001-08-30 | 2003-03-06 | Ammar Deraa | Metal silicide adhesion layer for contact structures |
| US6858904B2 (en) * | 2001-08-30 | 2005-02-22 | Micron Technology, Inc. | High aspect ratio contact structure with reduced silicon consumption |
| EP1446634A4 (en) * | 2001-10-26 | 2010-04-07 | Univ Rochester | METHOD OF BIOMOLECULAR MEASUREMENT AND SYSTEM THEREFOR |
| KR100401525B1 (ko) * | 2001-12-28 | 2003-10-17 | 주식회사 하이닉스반도체 | 캐패시터 및 그 제조방법 |
| US7008833B2 (en) * | 2004-01-12 | 2006-03-07 | Sharp Laboratories Of America, Inc. | In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications |
| US7591723B2 (en) * | 2004-09-30 | 2009-09-22 | Igt | Gaming device having mechanical indicator with a multiple win section |
| KR100675895B1 (ko) * | 2005-06-29 | 2007-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선구조 및 그 제조방법 |
| US8344438B2 (en) * | 2008-01-31 | 2013-01-01 | Qimonda Ag | Electrode of an integrated circuit |
| US8353762B2 (en) * | 2008-11-13 | 2013-01-15 | Igt | Gaming system, gaming device and gaming method providing additional award opportunities for an activation of a symbol generator based on an occurrence of a triggering event |
| US8262458B2 (en) * | 2008-11-13 | 2012-09-11 | Igt | Gaming system, gaming device and gaming method providing additional award opportunities for an activation of a symbol generator based on an occurrence of a triggering event |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382817A (en) * | 1992-02-20 | 1995-01-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a ferroelectric capacitor with a planarized lower electrode |
| US5187638A (en) * | 1992-07-27 | 1993-02-16 | Micron Technology, Inc. | Barrier layers for ferroelectric and pzt dielectric on silicon |
| JPH0714993A (ja) * | 1993-06-18 | 1995-01-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1995
- 1995-06-06 US US08/476,948 patent/US5612574A/en not_active Expired - Lifetime
-
1996
- 1996-06-05 JP JP8143171A patent/JPH08335681A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420191B2 (en) | 1995-06-30 | 2002-07-16 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device which includes a capacitor having a lower electrode formed of iridium or ruthenium |
| JPH118355A (ja) * | 1997-06-16 | 1999-01-12 | Nec Corp | 強誘電体メモリ |
| US6222217B1 (en) | 1997-11-27 | 2001-04-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| KR100596832B1 (ko) * | 1997-12-19 | 2006-11-30 | 인터내셔널 비지네스 머신즈 코포레이션 | 적층된커패시터내의확산을최소화하기위해실리콘플러그상에형성된장치및방법 |
| JP2002524847A (ja) * | 1998-08-27 | 2002-08-06 | マイクロン テクノロジー，インコーポレイティド | ケイ素化ルテニウム拡散バリアー層及びその製造方法 |
| US8461682B2 (en) | 1998-08-27 | 2013-06-11 | Micron Technology, Inc. | Ruthenium silicide diffusion barrier layers and methods of forming same |
| JP2001320032A (ja) * | 2000-03-02 | 2001-11-16 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
| US6888189B2 (en) | 2000-11-08 | 2005-05-03 | Sanyo Electric Co., Ltd. | Dielectric element including oxide-based dielectric film and method of fabricating the same |
| JP2002190581A (ja) * | 2000-12-20 | 2002-07-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6762476B2 (en) | 2001-02-06 | 2004-07-13 | Sanyo Electric Co., Ltd | Dielectric element including oxide dielectric film and method of manufacturing the same |
| JP2007273554A (ja) * | 2006-03-30 | 2007-10-18 | Oki Electric Ind Co Ltd | 半導体容量素子の構造とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5612574A (en) | 1997-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612574A (en) | Semiconductor structures using high-dielectric-constant materials and an adhesion layer | |
| US5581436A (en) | High-dielectric-constant material electrodes comprising thin platinum layers | |
| US5656852A (en) | High-dielectric-constant material electrodes comprising sidewall spacers | |
| US5822175A (en) | Encapsulated capacitor structure having a dielectric interlayer | |
| JP3955660B2 (ja) | 強誘電体キャパシターを具備する半導体メモリ装置及びその製造方法 | |
| US5626906A (en) | Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics | |
| EP0697718B1 (en) | Method of making electrical connections to materials with high dielectric constant | |
| EP1368822B1 (en) | Rhodium-rich oxygen barriers | |
| EP0698918B1 (en) | A conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes | |
| US5504041A (en) | Conductive exotic-nitride barrier layer for high-dielectric-constant materials | |
| JP3351856B2 (ja) | 構造体およびコンデンサの製造方法 | |
| US6566701B2 (en) | Encapsulated conductive pillar | |
| US6468896B2 (en) | Method of fabricating semiconductor components | |
| EP0872880A2 (en) | Method for forming a platinum group metal layer for a capacitor | |
| JPH08116032A (ja) | マイクロ電子構造体とその製造法 | |
| JP2929436B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| US5609927A (en) | Processing methods for high-dielectric-constant materials | |
| US5932907A (en) | Method, materials, and structures for noble metal electrode contacts to silicon | |
| JPH09246490A (ja) | 半導体装置及びその製造方法 | |
| US7053436B2 (en) | Semiconductor device and method for fabricating the same | |
| JPH0992795A (ja) | 容量素子及びその製造方法、並びに半導体装置 | |
| JPH10173143A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| JPH08335680A (ja) | 高密度、高誘電率メモリ装置内の内部電極形成方法並びに装置 | |
| JPH04349657A (ja) | 半導体装置 | |
| JP3303788B2 (ja) | 半導体集積回路の電極構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060201 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060627 |