JPH08335680A - 高密度、高誘電率メモリ装置内の内部電極形成方法並びに装置 - Google Patents

Abstract

(57)【要約】 【課題】 高誘電率材料を使用した高密度メモリ装置内
の内部電極の形成するための改善された方法を提供す
る。 【解決手段】 メモリ装置の内部電極体をその側壁が、
半導体基板の外部表面に対して斜めの傾斜を持つように
形成する。高誘電率材料の層をその内部電極体を覆うよ
うに均質に蒸着し、その高誘電体材料層を覆うように外
部電極層を均質に蒸着する。内部電極体の側壁が斜めに
傾斜していることにより、高誘電率層及び外部電極層を
均質に蒸着することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般的には電子素子
の分野に係わり、更に詳細には高誘電率材料を使用した
高密度メモリ装置内の内部電極を形成するための改善さ
れた方法に関する。

【０００２】

【従来の技術】特にメモリシステムに於いて高密度素子
構築に関して必要性が増してきており、特にメモリセル
内の容量性記憶素子を形成するために、高誘電率材料を
使用することで対処する方向にある。メモリ配列内の個
々のメモリセルの記憶容量は高誘電率キャパシタ誘電体
の誘電率並びに誘電体とキャパシタの内部及び外部電極
間のインタフェースの表面積とに関係している。

【０００３】種々の新型材料が現在高誘電率材料として
使用されている。これらの材料の多くが酸素雰囲気の中
で蒸着されるので、内部電極としては酸化しない材料、
例えば白金、ルテニウムまたはその他の貴金属が必要で
ある。先に述べたように、与えられたメモリセルの記憶
容量の面からは、キャパシタの誘電体と接触する広い表
面積を有する内部電極を持つことが有利である。従って
内部電極の形状は極端に大きな幾何的な縦横比を有する
白金電極体を形成する場合が多々ある。構造として必要
な縦横比は、内部電極として必然的に使用され無ければ
ならない材質の特性と相まって、処理上の問題を発生さ
せこれは集積回路の形成に関してかって経験したことの
無い種類のものである。解決しなければならない最も困
難な問題のひとつは、内部電極を形成する際に用いられ
るエッチング操作中に内部電極の外隅に”耳”を形成す
る事である。ここに述べたように、耳とはエッチング処
理中に外側に構築された被エッチング材料の延長部であ
る。耳を形成することによって隣接する構造を汚染する
可能性が生じ、内部電極を形成した後に行う誘電材料の
均質な蒸着が実際上不可能となる。加えて、高誘電率材
料蒸着工程を均質に行わうことに関して問題があるた
め、底電極を垂直側壁の代わりに傾斜が付いた側壁を具
備するように生成することが望ましい。”耳”を除去す
るために使用される工程は傾斜が付いた側壁を形成する
のに適している。

【０００４】従って、メモリセルの高誘電率容量性記憶
素子の内部電極構造を生成するために使用される処理手
順の途中で、耳の形成を除去する処理技術に対する必要
性が高まってきている。

【０００５】

【発明が解決しようとする課題】本発明の教えるところ
によれば、メモリセルの生成に関する処理方法が提供さ
れており、これは従来の処理技術に関連する欠点を基本
的に減じるかまたは取り除いたものである。

【０００６】

【課題を解決するための手段】本発明のひとつの実施例
によれば、メモリセルの形成方法が提供されており、こ
れは内部電極が蒸着される平板に対して斜めの傾斜を有
する内部電極を形成する手順を含む。本発明のひとつの
実施例によれば、斜めの傾斜を有する内部電極は、酸化
し難い材料の層を蒸着し次にフォトレジスト層を蒸着
し、かつパターン取りを行って酸化し難い材料の層の外
部表面に対して斜めの傾斜した側壁を有するフォトマス
ク体を生成することにより形成される。

【０００７】

【発明の実施の形態】本発明の特長の更に完全な理解
は、添付図を参照する事により得られるであろう、添付
図に於いて同一の番号は同一の項目を示す。

【０００８】

【実施例】図１Ａ−１Ｃは、結果として問題となる、メ
モリ装置の高誘電率容量素子の内部電極上に”耳”が形
成される一連の処理手順を図示する。図１Ａには、二つ
のメモリ記憶素子、全体として１０及び１２で示され
る、が基板１４の外側に形成されている途中であり、こ
の基板は外部表面１８に近接して活性領域１６を有す
る。基板１４は、例えば珪素で構成されている。これと
は別に基板１４を別の単一成分半導体、例えばゲルマニ
ウムまたはダイアモンドで構成しても構わない。これに
加えて基板１４を例えば、砒素化ガリウム、燐化インジ
ウム、珪素ゲルマニウム、または炭化珪素の様な合成半
導体で構成しても構わない。

【０００９】活性領域１６は基板１４内に形成された従
来型集積回路の拡散領域および非拡散領域で構成され
る。例えば活性領域１６は、基板１４の外部表面１８を
通して拡散された適当なドーピング物質により形成され
たトランジスタ、導電性内部接続、及び抵抗器で構成さ
れる。

【００１０】素子１０は導電プラグ２０並びに障壁層２
２を含み、これは内部レベル絶縁層２４を通した開口の
中に形成されている。同様に素子１２は内部レベル絶縁
層２４を通した第二開口の中に形成された導電プラグ２
６及び障壁層２８を含む。

【００１１】内部レベル絶縁層２４は、例えば二酸化珪
素、燐化硼素珪化ガラス、またはスピンオンガラスで構
成される。内部レベル絶縁層２４はまた、例えば窒化珪
素で構成された拡散障壁を含む複数層で構成されていて
も構わない。拡散障壁は特に層が合成物を含む内部レベ
ル絶縁層２４から形成されているときに有用であり、こ
れらの合成物は内部レベル絶縁層２４を通して移動し活
性領域１６の中に拡散する場合が有るからである。例え
ば、仮に外部層が鉛合成物を含む場合、内部レベル絶縁
層２４内の障壁はその様な鉛合成物が活性領域１６の中
に拡散するのを防止出来る。

【００１２】導電プラグ２０及び２６は、酸化し易い材
料、例えば多結晶珪素で構成され、これは導電性を持つ
ようにドーピングされている。導電プラグ２０はまた、
窒化チタン、珪化チタン、またはその他の反応性金属合
成物例えば窒化ジルコニウム、珪化タンタル、珪化タン
グステン、珪化モリブデン、珪化ニッケル、または硼化
チタンで構成されていても構わない。更に、導電プラグ
２０は反応性金属、例えばタングステン、タンタル、チ
タン、またはモリブデンで構成されていても構わない。
導電プラグ２０はまた導電性炭化物または硼化物例えば
炭化硼素で構成されていても構わない。導電プラグ２０
はまたドーピングされた合成半導体、例えば砒化ガリウ
ム、燐化インジウム、珪素とゲルマニウムの組み合わ
せ、または炭化珪素で構成されていても構わない。導電
プラグ２０はまた上に示した材料を種々組み合わせたも
のであっても構わない。

【００１３】障壁層２２及び２８は、例えば窒化チタン
で構成されていても構わない。更に、障壁層２２は三成
分合成物または巨大非結晶窒化物、例えばＴａ−Ｓｉ−
Ｎ，Ｔａ−Ｂ−Ｎ，またはＴｉ−Ｂ−Ｎで構成されてい
ても構わない。障壁層２２はまた種々の新種導電性窒化
物、例えば窒化ジルコニウム、窒化ハフニウム、窒化イ
ットリウム、窒化スカンジウム、窒化ランタン、及びそ
の他の窒化希土類例えばＴｉ−Ａｌ−Ｎ，Ｎ欠乏窒化ア
ルミニウム、Ａｌドーピング窒化アルミニウム、窒化マ
グネシウム、窒化カルシウム、窒化ストロンチウム、そ
して窒化バリウムで構成されていても構わない。更に、
障壁層２２は上記の新種導電性窒化物と一般的な珪素処
理材料、例えば窒化チタン、窒化ガリウム、窒化ニッケ
ル、窒化コバルト、窒化タンタル、並びに窒化タングス
テンとの合金で構成されていても構わない。更に、障壁
層２２は種々の貴金属絶縁合金、例えば、Ｐｔ−Ｓｉ−
Ｎ，Ｐｄ−Ｓｉ−Ｏ，Ｐｄ−Ｂ−（Ｏ，Ｎ），Ｐｄ−Ａ
ｌ−Ｎ，Ｒｕ−Ｓｉ−（Ｏ，Ｎ），Ｉｒ−Ｓｉ−Ｏ，Ｒ
ｅ−Ｓｉ−Ｎ，Ｒｈ−Ａｌ−Ｏ，Ａｕ−Ｓｉ−Ｎ，また
はＡｇ−Ｓｉ−Ｎで構成されていても構わない。更に、
障壁層２２は多重層を含む不均質構造及び上記の材料の
組み合わせで構成されていても構わない。

【００１４】一般的に素子１０は、障壁層２２と電気的
に接触しその外部に形成されたキャパシタを含む。同様
に素子１２は障壁層２８に電気的に接続されその外部に
形成されたキャパシタを含む。キャパシタの内部電極は
酸素に対して安定な材料からなる単一層３０から形成さ
れ、この材料は例えば、白金または酸化ルテニウムを含
む。酸素に対して安定な層３０そしてそこから形成され
る内部電極はまた、その他の貴金属または白金族または
それらの合金、例えばパラジウム、イリジウム、レニウ
ム、ロジウム、金または銀で構成されていても構わな
い。更に、内部レベル絶縁層２４は導電性金属合成物、
例えば酸化ルテニウム、酸化錫、酸化インジウム、酸化
レニウム、酸化オスミウム、酸化ロジウム、酸化イリジ
ウム、またはドーピングされた錫、インジウム、または
酸化亜鉛で構成されていても構わない。更に、内部レベ
ル絶縁層２４は導電性ペロフスカイト様材料、例えばＹ
Ｂａ ₂ Ｃｕ₃ Ｏ_7-X ，（Ｌａ，Ｓｒ）ＣｏＯ₃ で構成さ
れていても構わない。更に、内部レベル絶縁層２４は上
記の材料を組み合わせから成る不均質構造で構成されて
いても構わない。

【００１５】先に説明したように、図１Ａ−１Ｃは従来
式の写真食刻技術を使用して層３０から内部電極を形成
する際に生じる問題を図示している。図１Ａに戻ると、
フォトレジスト材の層が層３０の外部表面上に蒸着さ
れ、結果としてマスク体３２及び３４が形成されるよう
に現像される。マスク体３２は障壁層２２から外側に蒸
着され、そして同様にマスク体３４は障壁層２８から外
側に形成される。図１Ｂでは、層３０にエッチング処理
が施されて、内部レベル絶縁層２４の外部表面の部分が
むき出しにされる。酸素に対して安定な材料から成る層
３０を食刻するために用いられるエッチング処理の結果
マスク体３２及び３４の側面に物質が形成される。図１
Ｂに示されるように、これは耳３６及び３８をマスク体
３２の側壁上に、先に説明した層３０から形成された内
部電極体４０から外側に延びる形で形成する。同様に、
耳４２及び４４がマスク体３４の側壁上に、層３０から
形成された内部電極体４６から外側に延びる形で形成さ
れる。

【００１６】図１Ｃには、先に説明した構造からマスク
体３２及び３４を取り除いた後のものを図示している。
素子１０及び１２の形状を完成させるために、内部電極
体４０及び４６から外側に高誘電率材料の等質な蒸着を
行わなければならない。更に、外部電極材料の等質な蒸
着を高誘電率材料の層から外側に行わなければならな
い。これらの均質な蒸着を行うことは、内部電極体４０
及び４６を作る際に形成された耳３６、３８、４２及び
４４のために不可能である。外部層の効率的で均質な蒸
着を妨げる以外に、耳３６、３８、４２及び４４は極端
に脆弱な構造で剥がれ易く、後続の処理手順の間に自由
粒子汚染の原因ともなる。纏めると、内部電極体４０及
び４６を形成する途中に、耳３６、３８、４２及び４４
が形成されることを防止することが非常に重要である。

【００１７】図２Ａ−２Ｃは本発明の処理方法を図示
し、これは結果として内部電極体の効率的な形成を行
い、上記の耳３６、３８、４２及び４４の形成を防止す
るものである。図２Ａに於いて、素子１０及び１２の内
部領域の構築は図１Ａ−１Ｃは参照して説明したものと
変わらない。すなわち、素子１０及び１２は基板１４の
活性領域１６から外側に蒸着される。素子１０は導電プ
ラグ２０及び障壁層２２を含む。同様に素子１２は導電
プラグ２６及び障壁層２８を含む。内部レベル絶縁層２
４は活性領域１６を酸素に対して安定な材料から成る層
３０から分離している、この層は素子１０及び１２の内
部電極を形成するために用いられる。

【００１８】耳３６、３８、４２及び４４の形成は、マ
スク体５０及び５２を形成することで防止される。マス
ク体５０及び５２は層３０の外部表面に対して斜めの角
度を有する側壁を有する。此処に示されるように、マス
ク体５０及び５２の側壁の角度は層３０から形成される
内部電極の形状に移される。側壁が斜めの角度を持つこ
とにより、耳３６、３８、４２及び４４の形成が防止さ
れ、外部層の均質な蒸着を更に効率的にかつ効果的に進
めることが可能となる。

【００１９】内部電極５４及び５６を生成するためにエ
ッチング処理が使用された後、少量の珪素またはその他
の物質が電極５４及び５６の傾斜した側壁に付着する場
合がある。この珪素は内部レベル絶縁層２４の外部表面
の中への過剰食刻の結果である。この物質は構造体を、
後続の処理に先立ってフッ化水素蒸気食刻に曝すことに
より除去できる。フッ化水素蒸気食刻は好ましくない物
質を電極５４及び５６の側壁から除去するが、酸素に対
して安定な物質から成る電極５４及び５６はそのまま残
す。

【００２０】図２Ｂは異方性食刻処理の後の素子１０及
び１２の構造を図示し、この処理は素子１０に関連する
内部電極５４、また素子１２に関連する内部電極５６の
部分を除いて層３０の全てを除去する。先に説明したよ
うに、内部電極５４及び５６は例えば、白金またはその
他の先に説明した酸素に対して安定な物質から構成され
ている。

【００２１】図２Ｂに示されるように、マスク体５０及
び５２の形状は内部電極体５４及び５６の形状に、内部
電極体５４及び５６を形成するために用いられた食刻処
理の間に移される。従って、内部電極体５４及び５６は
内部レベル絶縁層２４の外部表面に斜めに傾斜した側壁
を有する。

【００２２】マスク体５０及び５２の傾斜した側壁は種
々の方法で作ることが出来る。マスク体５０及び５２を
層３０の外部表面に垂直な側壁を有するように形成する
ことが出来る。次にマスク体を食刻工程に入れて、そこ
で外側の鋭い角を効果的に削り取り、マスク体５０及び
５２の傾斜した側壁を生成する。これとは別に、傾斜し
た側壁を具備したマスク体５０及び５２を、鋭角的な幾
何形状を維持することのないフォトレジスト物質を用い
て創り出すことも可能である。従って、マスク体５０及
び５２の鋭角的な外側の角が、現像の途中及びマスク体
５０及び５２を生成するために用いられたフォトレジス
ト層を処理する途中で取り除かれる。これとは別にマス
ク体５０及び５２を定義するために写真食刻技術を使用
し、意識的にピントをぼかすことも可能である。マスク
体のピントをぼかすことにより、露光されたマスク体５
０及び５２の境界がぼんやりと定義され、傾斜を有する
側壁が生成される。

【００２３】図２Ｃは素子１０及び１２の完成された構
造を図示する。素子は高誘電率材料から成る層５８を内
部電極５４及び５６の外側に均質に蒸着する事により完
成される。

【００２４】層５８は、例えばチタン酸バリウム・スト
ロンチウムまたはその他のペロフスカイト、パイロ電気
物質、強誘電体、またはその他の高誘電率酸化物、例え
ば、（Ｂａ，Ｓｒ，Ｃａ，Ｐｂ）（Ｔｉ，Ｚｒ）Ｏ₃ ，
（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ₃ 、チタン酸ビスマ
ス、ニオブ酸鉛、ニオブ酸ポタジウム、ニオブ酸鉛亜
鉛、ニオブ酸鉛マグネシウム、五酸化タンタル、または
酸化イットリウムを含む。高誘電率層５８はまた上記の
物質の組み合わせ、または上記物質の多重層で構成され
ていても構わない。

【００２５】外部電極層６０が次に高誘電率層５８の外
側に均質に蒸着される。外部電極層６０は白金またはそ
の他の貴金属または白金族金属、例えばパラジウム、ル
テニウム、ロジウム、金、イリジウム、または銀で構成
される。更に外部電極６０は導電性金属合成物、例えば
窒化チタン、窒化ルテニウム、窒化錫、窒化ジルコニウ
ム、窒化タングステン、二酸化ルテニウム、酸化錫、酸
化亜鉛、ドーピングされた酸化亜鉛、酸化イリジウム、
珪化チタン、珪化タンタル、珪化タングステン、珪化モ
リブデン、珪化ニッケル、炭化タンタル、または硼化チ
タンで構成されていても構わない。更に外部電極６０は
タンタル、チタン、モリブデンまたはタングステンの様
な反応性金属で構成されていても構わない。更に外部電
極６０は、半導体処理並びに金属化処理で使用される典
型的な導電性材料、例えばアルミニウム、ドーピングさ
れた珪素、またはゲルマニウムで構成されていても構わ
ない。外部電極６０は上記の物質の組み合わせ、または
上記の物質の多重層として構成されても構わない。

【００２６】素子１０及び１２は外部環境またはその他
の外部の活性回路から外部絶縁層６２を使用して絶縁さ
れており、これは外部電極層６０の外側を覆うように均
質に蒸着されている。層６２は例えば、酸化珪素、珪化
燐硼素ガラス、またはスピンオンガラスを含む。

【００２７】先に説明したように、高誘電率層５８並び
に外部電極層６０の蒸着は、内部電極５４及び５６の側
壁が内部レベル絶縁層２４の外部表面に対して斜めに角
度を有していることにより助けられている。内部電極５
４及び５６の側壁が角度を持っているために、層５８並
びに６０の厚さを一定に維持することが更に簡単にな
る。高誘電率層５８の厚さが一定であることは、本発明
の処理手順を使用して形成されたメモリ装置の配列の中
に在る異なる記憶要素に対して一定の素子特性を維持す
る上で、非常に重要である。

【００２８】パターン取りされた、酸素に対して安定な
内部電極の角並びに側壁部分の誘電体の厚さを制御する
事は重要である。例えばスパッタリング、ゾル−ゲルま
たはその他の液蒸着技術、また同様にプラズマ強化ＣＶ
Ｄ技術の様な蒸着技術の中には側壁被服範囲が貧弱なも
のがある。従って、きれいに傾斜した側壁を持つことが
有用である。もしも内部電極がかなり大きい場合は、内
部電極の寸法を制御することは側壁が傾斜しているため
に大きな問題とはならない。仮に側壁角度を側壁が完全
に垂直の時に９０度と定義すれば、側壁が傾斜すればす
るほど、均一の厚さを維持する上で有益である。ひとつ
の実施例では、Ｐｔ内部電極が３０度の側壁を具備する
ようにパターン取りされて食刻されている。大きな（２
ミクロン以上）のＰｔ内部電極で、５０ナノメートルか
ら１００ナノメートルの厚さのものが、Ｏ₂ の中で５分
間予焼鈍され、続いてＮ₂ で５分間、５０から１００℃
のＢＳＴ蒸着温度で焼鈍される。次に高誘電率材料（Ｂ
ＳＴ）が４５０℃でスパッタリング蒸着される。湿式ま
たは乾式ＨＦ蒸気のいずれかを使用した化学洗浄が、Ｐ
ｔ食刻、フォトレジスト除去の後、そして予焼鈍の前に
も行われる。同一のまたは同様の技術を使用して５０度
−６０度、４０度−５０度、３０度−４０度そして２０
度−３０度の側壁角度を有する内部電極を形成すること
が可能であり、これらの角度は個々の応用例または動作
環境に依存してそれぞれ適切なものである。

【００２９】本発明を詳細に渡って説明してきたが、種
々の変化、変更、そして置き換えをここに説明した方法
並びにシステムを用いて、本発明の精神並びに範囲から
逸脱することなく実施することが可能であることを理解
されたい、本発明の精神並びに範囲は添付の特許請求の
項でのみ定義されるものである。以上の説明に関して更
に以下の項を開示する。

【００３０】（１）半導体基板の外部表面内に蒸着され
た活性領域に近接してメモリ装置を形成するための方法
であって；活性領域に電気的に接続された導電性ブラグ
を形成し；導電性プラグと導電的に結合され、導電性プ
ラグを取り囲む内部レベル絶縁層の外部表面上に部分的
に露出された内部電極を形成し、この内部電極は内部レ
ベル絶縁層の外部表面に対して斜めに傾斜した角度の側
壁を有し；内部電極の外側を覆うように高誘電率層を均
質に蒸着し；高誘電率層の外側を覆うように外部電極層
を均質に蒸着する、以上の手順を含む前記方法。

【００３１】（２）第１項記載の方法が更に：内部電極
と導電性プラグとの間に、内部電極を導電性プラグに電
気的に接続するように配置された障壁層を形成する手順
を含む、前記方法。

【００３２】（３）第１項記載の方法において、内部電
極を形成するための手順が更に：酸素に対して安定な材
料から成る層を内部レベル絶縁層並びに導電性プラグか
ら外側に蒸着し；酸素に対して安定な材料から成る層の
外部表面に対して斜めに傾斜した角度の側壁を有するマ
スク体を形成し；そしてマスク体と酸素に対して安定な
材料から成る層を食刻して、内部レベル絶縁層の外部表
面に対して斜めに傾斜した角度の側壁を有する内部電極
を形成する、以上の手順を含む前記方法。

【００３３】（４）第３項記載の方法に於いて、マスク
体を形成するための手順が：酸素に対して安定な材料か
ら成る層の外部表面に対して基本的に垂直な側壁を有す
るマスク体を形成し；そしてマスク体を食刻して、マス
ク体の側壁が酸素に対して安定な材料から成る層の外部
表面に対して斜めに傾斜するようにさせる手順を含む、
前記方法。

【００３４】（５）第３項記載の方法に於いて、マスク
体を形成するための手順が更に：フォトレジスト層を酸
素に対して安定な材料から成る層の外側に蒸着し；フォ
トレジストに対して放射エネルギーを、そのフォトレジ
ストが現像された時に酸素に対して安定な材料から成る
層に対して斜めに傾斜した側壁を有するマスク体が残る
ように焦点を合わせて露光する、以上の手順を含む、前
記方法。

【００３５】（６）第１項記載の方法に於いて、内部電
極を形成するための手順が、内部レベル絶縁層の外部表
面に対して５０度から６０度の角度を持つ側壁を有する
内部電極を形成する手順を含む、前記方法。

【００３６】（７）第１項記載の方法に於いて、内部電
極を形成するための手順が、内部レベル絶縁層の外部表
面に対して４０度から５０度の角度を持つ側壁を有する
内部電極を形成する手順を含む、前記方法。

【００３７】（８）第１項記載の方法に於いて、内部電
極を形成するための手順が、内部レベル絶縁層の外部表
面に対して３０度から４０度の角度を持つ側壁を有する
内部電極を形成する手順を含む、前記方法。

【００３８】（９）第１項記載の方法に於いて、内部電
極を形成するための手順が、内部レベル絶縁層の外部表
面に対して２０度から３０度の角度を持つ側壁を有する
内部電極を形成する手順を含む、前記方法。

【００３９】（１０）半導体基板の外部表面内に蒸着さ
れた活性領域に近接してメモリ装置を形成するための方
法であって；活性領域に電気的に接続された導電性プラ
グを形成し；導電性プラグに電気的に接続された障壁層
を形成し；酸素に対して安定な材料から成る層を内部レ
ベル絶縁層並びに導電性プラグから外側に蒸着し；酸素
に対して安定な材料から成る層の外部表面に対して斜め
に傾斜した角度の側壁を有するマスク体を形成し；そし
てマスク体と酸素に対して安定な材料から成る層を食刻
して、内部レベル絶縁層の外部表面に対して斜めに傾斜
した角度の側壁を有し、障壁層を通して導電性プラグに
電気的に接続された内部電極を形成し；内部電極の外側
を覆うように高誘電率層を均質に蒸着し；そして高誘電
率層の外側を覆うように外部電極層を均質に蒸着する、
以上の手順を含む前記方法。

【００４０】（１１）第６項記載の方法に於いて、マス
ク体を形成する手順が：酸素に対して安定な材料から成
る層の外部表面に対して基本的に垂直な側壁を有するマ
スク体を形成し；そしてマスク体を食刻して、マスク体
の側壁が酸素に対して安定な材料から成る層の外部表面
に対して斜めに傾斜するようにさせる手順を含む、前記
方法。

【００４１】（１２）第６項記載の方法に於いて、マス
ク体を形成するための手順が更に：フォトレジスト層を
酸素に対して安定な材料から成る層の外側に蒸着し；フ
ォトレジストに対して放射エネルギーを、そのフォトレ
ジストが現像された時に酸素に対して安定な材料から成
る層に対して斜めに傾斜した側壁を有するマスク体が残
るように焦点を合わせて露光する、以上の手順を含む、
前記方法。

【００４２】（１３）半導体基板の外部表面内に配置さ
れた活性領域に接したメモリ装置であって；活性領域に
電気的に接続された導電性プラグと；導電性プラグに導
電的に結合され、導電性プラグを囲む内部レベル絶縁層
の外部表面上に部分的に配置され、内部レベル絶縁層の
外部表面に対して斜めの角度を持つ側壁を有する、内部
電極と；内部電極を覆うように、その外側に配置された
高誘電率層と；高誘電率層を覆うように、その外側に配
置された外部電極層とを含む、前記メモリ装置。

【００４３】（１４）第９項記載のメモリ装置であっ
て、更に：内部電極と導電性プラグとの間に、内部電極
と導電性プラグとを電気的に接続するように配置された
障壁層を含む、前記メモリ装置。

【００４４】（１５）メモリ装置（１０）および（１
２）を形成するための方法が提示されており、これは内
部レベル絶縁層（２４）の外部表面に対して斜めの角度
に傾斜した側壁を有する内部電極体（５４）及び（５
６）を形成する手順を含む。内部電極体（５４）及び
（５６）の側壁が傾斜していることにより、高誘電率層
（５８）並びに外部電極層（６０）をより均質に蒸着し
て装置（１０）および（１２）の形成を完成することが
可能となる。

【００４５】関連する明細書 本明細書は米国特許明細書連続番号第
、１９９５年６月６日提出、名称”高誘電率材料並
びに接着層を使用した半導体構造並びにその形成方
法”、（代理人審理予定番号ＴＩ−１９５０８）及び、
米国特許明細書連続番号第 、１９
９５年６月６日提出、名称”高誘電率材料の方法”、
（代理人審理予定番号ＴＩ−１９５０９）に関連する。
以下の以前に提出された明細書は、現審理中の明細書に
関連する。米国特許明細書連続番号第０８／２８３、８
８１、名称”薄白金層を含む改善された高誘電率材料電
極”、（代理人審理予定番号ＴＩ−１７９５０）、サマ
ーフェルト、ベラタン、カーリン、並びにグネードによ
り発明；米国特許明細書連続番号第０８／２８３、４６
８、名称”ペロフスカイト誘電用導電性ペロフスカイト
核層を含む改善された電極”、（代理人審理予定番号Ｔ
Ｉ−１７９５２）、サマーフェルト並びにベラタンによ
り発明；米国特許明細書連続番号第０８／２８３、４４
２、名称”薄酸化ルテニウム層を含む改善された高誘電
率材料電極”、（代理人審理予定番号ＴＩ−１９１５
３）、サマーフェルト、ベラタン、カーリン、並びにグ
ネードにより発明；米国特許明細書連続番号第０８／２
８３、４６７、名称”予酸化高誘電率材料電極”、（代
理人審理予定番号ＴＩ−１９１８９）、ニシオカ、サマ
ーフェルト、パーク並びにパタチャラヤにより発明；米
国特許明細書連続番号第０８／２８３、８７１、名称”
側壁間隙板を含む高誘電率材料電極”、（代理人審理予
定番号ＴＩ−１９２７２）、ニシオカ、パーク、パタチ
ャラヤ並びにサマーフェルトにより発明；米国特許明細
書連続番号第０８／２８３、４４１、名称”高誘電率材
料電極用導電性アモルファス窒化障壁層”、（代理人審
理予定番号ＴＩ−１９５５４）、サマーフェルトにより
発明；米国特許明細書連続番号第０８／２８３、８７
３、名称”高誘電率材料電極用導電性新型窒化障壁
層”、（代理人審理予定番号ＴＩ−１９５５５）、サマ
ーフェルトにより発明；米国特許明細書連続番号第０８
／２７６、１９１、名称”高誘電率材料電極用のドナー
を軽くドーピングした電極”、（代理人審理予定番号Ｔ
Ｉ−１７６６０．１）、サマーフェルト、ベラタン並び
にグネードにより発明；米国特許明細書連続番号第０８
／００９、５２１、名称”誘電材料への改善された電気
接続”、（代理人審理予定番号ＴＩ−１７３３９）、グ
ネード並びにサマーフェルトにより発明；米国特許明細
書連続番号第０８／２６０、１４９、名称”高誘電率材
料電極用のドナーを軽くドーピングした電極”、（代理
人審理予定番号ＴＩ−１７３３９．１）、サマーフェル
ト、ベラタン並びにグネードにより発明；米国特許明細
書連続番号第０８／０４０、９４６、名称”高誘電率材
料電極用のドナーを軽くドーピングした電極”、（代理
人審理予定番号ＴＩ−１７６６０）、サマーフェルト、
ベラタン並びにグネードにより発明；そして米国特許明
細書連続番号第０８／０４１、０２５、名称”高誘電率
材料電極用の改善された電極インタフェース”、（代理
人審理予定番号ＴＩ−１７６６１）、サマーフェルト並
びにベラタンにより発明。

【図面の簡単な説明】

【図１】メモリ装置の高誘電率容量素子の内部電極上の
耳を形成するための一連の処理手順を図示する。

【図２】本発明の処理方法を図示し、これはメモリ装置
の高誘電率容量素子の内部電極上の耳の形成を除去する
ものである。

【符号の説明】 １０、１２ メモリ装置 １４ 半導体基板 １６ 活性領域 １８ 活性領域の外部表面 ２０、２６ 導電プラグ ２２、２８ 障壁層 ２４ 内部レベル絶縁層 ３０ 酸素に対して安定な層 ３２、３４、５０、５２ マスク体 ３６、３８、４２、４４ 耳 ４０、４６、５４、５６ 内部電極体 ５８ 高誘電率層 ６０ 外部電極層 ６２ 外部絶縁層

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822 (72)発明者 ポール ジェイ．スクエレ アメリカ合衆国アイダホ州ボイセ，スター サークル 2835

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板の外部表面内に蒸着された活
   性領域に近接してメモリ装置を形成するための方法であ
   って；活性領域に電気的に接続された導電性ブラグを形
   成し；導電性プラグと導電的に結合され、導電性プラグ
   を取り囲む内部レベル絶縁層の外部表面上に部分的に露
   出された内部電極を形成し、この内部電極は内部レベル
   絶縁層の外部表面に対して斜めに傾斜した角度の側壁を
   有し；内部電極の外側を覆うように高誘電率層を均質に
   蒸着し；高誘電率層の外側を覆うように外部電極層を均
   質に蒸着する、以上の手順を含む前記方法。
2. 【請求項２】 半導体基板の外部表面内に配置された活
   性領域に接したメモリ装置であって；活性領域に電気的
   に接続された導電性プラグと；導電性プラグに導電的に
   結合され、導電性プラグを囲む内部レベル絶縁層の外部
   表面上に部分的に配置され、内部レベル絶縁層の外部表
   面に対して斜めの角度を持つ側壁を有する、内部電極
   と；内部電極を覆うように、その外側に配置された高誘
   電率層と；高誘電率層を覆うように、その外側に配置さ
   れた外部電極層とを含む、前記メモリ装置。