JPH0833882B2 - ディジタル相関器 - Google Patents
ディジタル相関器Info
- Publication number
- JPH0833882B2 JPH0833882B2 JP62507100A JP50710087A JPH0833882B2 JP H0833882 B2 JPH0833882 B2 JP H0833882B2 JP 62507100 A JP62507100 A JP 62507100A JP 50710087 A JP50710087 A JP 50710087A JP H0833882 B2 JPH0833882 B2 JP H0833882B2
- Authority
- JP
- Japan
- Prior art keywords
- correlator
- channels
- signal
- channel
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- Databases & Information Systems (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Algebra (AREA)
- Radar Systems Or Details Thereof (AREA)
- Electrophonic Musical Instruments (AREA)
- Complex Calculations (AREA)
- Photoreceptors In Electrophotography (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Circuits Of Receivers In General (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 本発明は、非遅延データと遅延データとの間で数学的
演算を行なうディジタル相関器または構造化装置（stru
cturator）に係る。かかる相関器は自己相関関数または
相互相関関数を演算し得る。
演算を行なうディジタル相関器または構造化装置（stru
cturator）に係る。かかる相関器は自己相関関数または
相互相関関数を演算し得る。
典型的なディジタル相関器においては、入力信号が連
続するサンプル時間間隔に分割される。相関関数を計算
するために、各サンプル時間間隔中の信号を示すディジ
タル数が相関器でシリアルにクロック制御される。一連
のディジタル数はＭ段シフトレジスタに沿ってクロック
制御され遅延信号を形成する。一連の非遅延ディジタル
数は異なるＭ個の乗算器の一方の入力に与えられる。こ
れらの乗算器の他方の入力はシフトレジスタの連続段の
出力を受け取る。従って各乗算器は異なる遅延に基づい
て演算を行なう。各乗算器の出力は異なるＭ個のチャネ
ルを備える異なるＭ個のカウンタの１つで累算される。
実験ランが終了したときのカウンタの内容の合計が、１
つ以上の入力信号の相関関数を示す。この相関器では連
続チャネル間の遅延が直線状に増加するのでリニア相関
器と呼称される。
続するサンプル時間間隔に分割される。相関関数を計算
するために、各サンプル時間間隔中の信号を示すディジ
タル数が相関器でシリアルにクロック制御される。一連
のディジタル数はＭ段シフトレジスタに沿ってクロック
制御され遅延信号を形成する。一連の非遅延ディジタル
数は異なるＭ個の乗算器の一方の入力に与えられる。こ
れらの乗算器の他方の入力はシフトレジスタの連続段の
出力を受け取る。従って各乗算器は異なる遅延に基づい
て演算を行なう。各乗算器の出力は異なるＭ個のチャネ
ルを備える異なるＭ個のカウンタの１つで累算される。
実験ランが終了したときのカウンタの内容の合計が、１
つ以上の入力信号の相関関数を示す。この相関器では連
続チャネル間の遅延が直線状に増加するのでリニア相関
器と呼称される。
相関器はデータに関する自己相関関数または相互相関
関数を演算し得る。自己相関の場合は入力信号が等しい
２つの信号に模写される。一方の信号を遅延させ、該信
号に他方の非遅延信号を乗算する。相互相関の場合は、
第１信号を遅延させ第２信号を遅延させずに乗算する。
関数を演算し得る。自己相関の場合は入力信号が等しい
２つの信号に模写される。一方の信号を遅延させ、該信
号に他方の非遅延信号を乗算する。相互相関の場合は、
第１信号を遅延させ第２信号を遅延させずに乗算する。
ディジタル信号処理を用いると、信号に対する極めて
正確な数学的演算が可能である。近年の論理速度の進歩
により複雑な処理をリアルタイムで実行し得る。また、
統計理論の進歩によりある種の事象に関するある種の関
数処理が簡単になった。この一例は、レーザ光散乱実
験、特に弱い散乱事象の処理である。
正確な数学的演算が可能である。近年の論理速度の進歩
により複雑な処理をリアルタイムで実行し得る。また、
統計理論の進歩によりある種の事象に関するある種の関
数処理が簡単になった。この一例は、レーザ光散乱実
験、特に弱い散乱事象の処理である。
英国特許第1,290,336号に記載のシングルクリップ式
ディジタル相関器は、光散乱特性の詳細な研究に伴って
開発されたものである。該相関器は高感度検出器への単
一光子の到着を示す信号を処理し得る。該処理によって
レーザ光散乱に関するあらゆる研究が可能になり、例え
ば液体中の懸濁粒子によって散乱された光を処理して粒
子の拡散係数を得ることが可能である。
ディジタル相関器は、光散乱特性の詳細な研究に伴って
開発されたものである。該相関器は高感度検出器への単
一光子の到着を示す信号を処理し得る。該処理によって
レーザ光散乱に関するあらゆる研究が可能になり、例え
ば液体中の懸濁粒子によって散乱された光を処理して粒
子の拡散係数を得ることが可能である。
前記のリニアディジタル相関器において、相関関数は
連続チャネルに得られた情報から累算される。サンプル
チャネル数を増加すると、得られる情報の数を増加させ
ることはできるが装置コストが高くなる。
連続チャネルに得られた情報から累算される。サンプル
チャネル数を増加すると、得られる情報の数を増加させ
ることはできるが装置コストが高くなる。
多数のサンプル時間間隔から情報を収集する問題の解
決方法が英国特許第2,115,192号に記載されている。該
明細書において各チャネル間の時間遅延は等比的に増加
する。従って、例えばチャネル間で の数列を有する26のチャネルを使用すると、例えば英国
特許第1,290,336号のリニア相関器における8192の遅延
間隔と等価のものから情報が得られる。英国特許公開第
2,115,192号の相関器は、所与のチャネル数に対する最
大情報を得るために、等比的に増加する遅延で信号を相
関させる処理に依存している。しかしながら情報は非相
関遅延からも供給され、カウント速度が遅いときはかか
る非収集情報がより重要となる。英国特許公開第2,115,
192号はまた、遅延増加原理を構造関数の測定に応用し
ている。
決方法が英国特許第2,115,192号に記載されている。該
明細書において各チャネル間の時間遅延は等比的に増加
する。従って、例えばチャネル間で の数列を有する26のチャネルを使用すると、例えば英国
特許第1,290,336号のリニア相関器における8192の遅延
間隔と等価のものから情報が得られる。英国特許公開第
2,115,192号の相関器は、所与のチャネル数に対する最
大情報を得るために、等比的に増加する遅延で信号を相
関させる処理に依存している。しかしながら情報は非相
関遅延からも供給され、カウント速度が遅いときはかか
る非収集情報がより重要となる。英国特許公開第2,115,
192号はまた、遅延増加原理を構造関数の測定に応用し
ている。
欧州特許出願第35308943号は別の相関器を開示してい
る。該特許出願は、英国特許第1,290,336号のリニア相
関器が単に拡張されるときのごとく装置チャネルの増加
を伴うことなく、英国特許公開第2,115,192号に教示さ
れたような相関器または構造化装置から収集されたデー
タを拡張する。英国特許第8431837号においては連続チ
ャネルにおいてサンプル時間及び遅延時間の両方が増加
する。
る。該特許出願は、英国特許第1,290,336号のリニア相
関器が単に拡張されるときのごとく装置チャネルの増加
を伴うことなく、英国特許公開第2,115,192号に教示さ
れたような相関器または構造化装置から収集されたデー
タを拡張する。英国特許第8431837号においては連続チ
ャネルにおいてサンプル時間及び遅延時間の両方が増加
する。
本発明によれば、ディジタルプロセッサが、 入力信号を形成し時間と共に変化する信号を受け取る
手段と、 該入力信号をサンプリングし連続サンプル時間間隔
（Tm）に一連のディジタル数を与える手段と、 遅延信号を与えるべく一連のディジタル数を遅延値
（τ）だけ遅延させる遅延手段、１つの入力でディジタ
ル信号を受け取り別の入力で前記遅延信号を受け取る演
算セクション、及び該演算セクションの出力を受け取る
アキュムレータを各々が有する複数（Ｍ）のチャネルと
を備え、 該チャネルが集合的に所要の数学的演算を実行するよ
うに構成されている。
手段と、 該入力信号をサンプリングし連続サンプル時間間隔
（Tm）に一連のディジタル数を与える手段と、 遅延信号を与えるべく一連のディジタル数を遅延値
（τ）だけ遅延させる遅延手段、１つの入力でディジタ
ル信号を受け取り別の入力で前記遅延信号を受け取る演
算セクション、及び該演算セクションの出力を受け取る
アキュムレータを各々が有する複数（Ｍ）のチャネルと
を備え、 該チャネルが集合的に所要の数学的演算を実行するよ
うに構成されている。
本発明の特徴は、各チャネルが更に可変周波数のサン
プル時間発生器と、該サンプル時間発生器の出力周波数
によって決定されるサンプル時間間隔を与えるように入
力信号をサンプリングするサンプリング手段と、遅延値
（τｍ）を変化させる手段とを具備してなり、サンプル
時間間隔（Tm）と遅延値（τｍ）とが各チャンネル内及
び各チャンネル間で互いに独立して調整可能であること
である。
プル時間発生器と、該サンプル時間発生器の出力周波数
によって決定されるサンプル時間間隔を与えるように入
力信号をサンプリングするサンプリング手段と、遅延値
（τｍ）を変化させる手段とを具備してなり、サンプル
時間間隔（Tm）と遅延値（τｍ）とが各チャンネル内及
び各チャンネル間で互いに独立して調整可能であること
である。
演算セクションは、プロセッサが相関器になるように
乗算セクションを含んでもよく、またはプロセッサが構
造化装置になるように差二乗装置を含んでもよい。
乗算セクションを含んでもよく、またはプロセッサが構
造化装置になるように差二乗装置を含んでもよい。
複数のチャネルは、同時に動作する複数のチャネルに
よって形成されてもよく、または異なる値のサンプル時
間及び遅延τで順次動作する１つ以上のチャネルで多重
化されてもよい。
よって形成されてもよく、または異なる値のサンプル時
間及び遅延τで順次動作する１つ以上のチャネルで多重
化されてもよい。
遅延時間τｍの値及びサンプル時間Tmの値は連続チャ
ネル内で所望の任意の方法、例えば等差的または等比的
に設定され得る。
ネル内で所望の任意の方法、例えば等差的または等比的
に設定され得る。
入力信号は例えば光子検出器の出力から与えられる離
間時間の一定でないパルス列でもよく、または振幅が時
間と共に変化するアナログ信号でもよい。
間時間の一定でないパルス列でもよく、または振幅が時
間と共に変化するアナログ信号でもよい。
相関器内のチャネルの数はＭで定義され、Ｍは整数で
ある。小文字ｍは整数１〜Ｍまでの任意の整数を示す。
ある。小文字ｍは整数１〜Ｍまでの任意の整数を示す。
演算セクションはサンプル時間に受け取った２つのマ
ルチビット数を乗算するマルチビット乗算器を含み得
る。または、１つのサンプル時間内の一連の加算によっ
て積を与える累進加算器を含んでもよい。
ルチビット数を乗算するマルチビット乗算器を含み得
る。または、１つのサンプル時間内の一連の加算によっ
て積を与える累進加算器を含んでもよい。
各チャネルは、周波数が等しく位相が異なる２つの出
力を与えるサンプル時間クロックを有し得る。周波数及
び位相は夫々独立しており調整自在である。
力を与えるサンプル時間クロックを有し得る。周波数及
び位相は夫々独立しており調整自在である。
添付図面に基づいて本発明を非限定的に以下に説明す
る。
る。
第１図は相関器のブロック図、 第２図は第１図の相関器のチャネルの概略図、 第３図は第２図の変形例の概略図、 第4a図から第11図は本発明の理解に有用なグラフであ
る。
る。
第１図の相関器１は、例えば光散乱実験の光線束によ
って形成された２つの信号S1,S2を相関化する。光は光
電子増倍管PM1,PM2によって検出されデランドマイザ（d
erandomiser）2,3に与えられる。光の実験では概して、
１つの光線束だけを受信して自己相関関数を計算する。
この場合にはただ１つの光電子増倍管PM1を使用する。
って形成された２つの信号S1,S2を相関化する。光は光
電子増倍管PM1,PM2によって検出されデランドマイザ（d
erandomiser）2,3に与えられる。光の実験では概して、
１つの光線束だけを受信して自己相関関数を計算する。
この場合にはただ１つの光電子増倍管PM1を使用する。
各光電子増倍管2,3の出力は光線束中の光子の検出を
示すパルス列である。これらのパルスの振幅及び電荷は
ランダム分布である。各デランドマイザ2,3の機能は、
光電子増倍管の出力またはその他の同様の信号を受け取
り、検出された光子毎に均一な高さ及び幅のパルスを発
生させることである。連続する２つのパルスの離間時間
は、デランドマイザ2,3のデッドタイムによって設定さ
れる最小時間である。更に各パルスは、基本のシステム
クロック９に同期される。このため、以後の処理が曖昧
にならない。この結果、例えば第4a図に示すような離間
時間の一定でないパルス列が得られる。
示すパルス列である。これらのパルスの振幅及び電荷は
ランダム分布である。各デランドマイザ2,3の機能は、
光電子増倍管の出力またはその他の同様の信号を受け取
り、検出された光子毎に均一な高さ及び幅のパルスを発
生させることである。連続する２つのパルスの離間時間
は、デランドマイザ2,3のデッドタイムによって設定さ
れる最小時間である。更に各パルスは、基本のシステム
クロック９に同期される。このため、以後の処理が曖昧
にならない。この結果、例えば第4a図に示すような離間
時間の一定でないパルス列が得られる。
デランドマイザ2,3の出力は相関器のチャネル41〜4M
の各々に与えられる。読出し回路５は各チャネルからデ
ータを受け取り、ディジタルコンピュータ６、CRTディ
スプレイ７のごとき制御論理システム及びディスクまた
はテープメモリ８のごとき記録装置に信号を与える。シ
ステムクロック９は相関器の全部の素子に基本周波数を
与える。典型的な周波数は約100MHzである。
の各々に与えられる。読出し回路５は各チャネルからデ
ータを受け取り、ディジタルコンピュータ６、CRTディ
スプレイ７のごとき制御論理システム及びディスクまた
はテープメモリ８のごとき記録装置に信号を与える。シ
ステムクロック９は相関器の全部の素子に基本周波数を
与える。典型的な周波数は約100MHzである。
光電子増倍管PM1,PM2の代替品としてアバランシェホ
トダイオードAPDを使用しガイガーモードで作動させて
もよい。
トダイオードAPDを使用しガイガーモードで作動させて
もよい。
第１図の相関器の構成は多くの相関器に共通である。
本発明の相関器の特徴は第２図のごとき各チャネルの構
造、機能及び相互関係にある。
本発明の相関器の特徴は第２図のごとき各チャネルの構
造、機能及び相互関係にある。
第１のデランドマイザ２の出力は、各サンプル時間に
受け取ったパルスの数をカウントするカウンタ11に与え
られる。カウント数はラッチ12を介して遅延サンプルメ
モリ13に与えられる。同様に、第２のデランドマイザ３
の出力はスイッチ14を介してカウンタ15に与えられる。
スイッチ14はまた、第１のデランドマイザ２からの入力
を有しており、相互相関が必要なときは第２のデランド
マイザ３から信号を受け取り、自己相関が必要なときは
第１のデランドマイザ２から信号を受け取るように設定
され得る。カウンタ15の出力はラッチ16を介して乗算器
17の非遅延入力10に与えられる。乗算器17の第２の入力
即ち遅延入力DDは遅延サンプルメモリ13から信号を受け
取る。乗算器17の出力は１つの実験ラン中の乗算器の連
続出力を累算するアキュムレータ18に与えられる。全部
のアキュムレータ18の出力の合計が入力信号の相関関数
を示し、読出し回路５（第１図）に転送される。
受け取ったパルスの数をカウントするカウンタ11に与え
られる。カウント数はラッチ12を介して遅延サンプルメ
モリ13に与えられる。同様に、第２のデランドマイザ３
の出力はスイッチ14を介してカウンタ15に与えられる。
スイッチ14はまた、第１のデランドマイザ２からの入力
を有しており、相互相関が必要なときは第２のデランド
マイザ３から信号を受け取り、自己相関が必要なときは
第１のデランドマイザ２から信号を受け取るように設定
され得る。カウンタ15の出力はラッチ16を介して乗算器
17の非遅延入力10に与えられる。乗算器17の第２の入力
即ち遅延入力DDは遅延サンプルメモリ13から信号を受け
取る。乗算器17の出力は１つの実験ラン中の乗算器の連
続出力を累算するアキュムレータ18に与えられる。全部
のアキュムレータ18の出力の合計が入力信号の相関関数
を示し、読出し回路５（第１図）に転送される。
図示のごとく、カウンタ11,15、ラッチ12,16及びメモ
リ13からの出力は８ビット数である。乗算器の出力は16
ビット数である。アキュムレータの出力は32ビット数で
ある。
リ13からの出力は８ビット数である。乗算器の出力は16
ビット数である。アキュムレータの出力は32ビット数で
ある。
相関器のシステムクロック９はサンプル時間発生器19
にタイミングパルスを与える。発生器19は２つの出力ク
ロック信号STC1,STC2を発生し、これらの信号はカウン
タ11,15、ラッチ12,16、遅延サンプルメモリ13及びアキ
ュムレータ18をクロック制御する。第4b図及び第4c図は
STC1,STC2のタイミング関係を夫々示す。STC1とSTC2と
は、同じ周波数を有するがSTC2はSTC1よりTm×（Ｎ＋
Ｆ）だけ遅延している。但し、Ｎは整数、Ｆは０から１
未満のTmの可変分数である。カウンタ11、ラッチ12及び
遅延メモリ13に与えられたSTC1の効果は、入力信号のサ
ンプル採取を実行し（第4a図）、サンプル期間Tm中に受
信した光子の数を各々が示す一連のディジタル数を形成
することである。カウンタ11はクロック制御パルスSTC1
間に受け取ったパルス数をカウントする。STC1パルスを
受け取る毎に加算されたカウント数がラッチ12に転送さ
れ、次のSTC1パルスの前に遅延メモリ13に転送される。
チャネルｍのサンプル期間TmはSTC1の周波数によって設
定され、各チャネル毎に異なる値に設定され得る。
にタイミングパルスを与える。発生器19は２つの出力ク
ロック信号STC1,STC2を発生し、これらの信号はカウン
タ11,15、ラッチ12,16、遅延サンプルメモリ13及びアキ
ュムレータ18をクロック制御する。第4b図及び第4c図は
STC1,STC2のタイミング関係を夫々示す。STC1とSTC2と
は、同じ周波数を有するがSTC2はSTC1よりTm×（Ｎ＋
Ｆ）だけ遅延している。但し、Ｎは整数、Ｆは０から１
未満のTmの可変分数である。カウンタ11、ラッチ12及び
遅延メモリ13に与えられたSTC1の効果は、入力信号のサ
ンプル採取を実行し（第4a図）、サンプル期間Tm中に受
信した光子の数を各々が示す一連のディジタル数を形成
することである。カウンタ11はクロック制御パルスSTC1
間に受け取ったパルス数をカウントする。STC1パルスを
受け取る毎に加算されたカウント数がラッチ12に転送さ
れ、次のSTC1パルスの前に遅延メモリ13に転送される。
チャネルｍのサンプル期間TmはSTC1の周波数によって設
定され、各チャネル毎に異なる値に設定され得る。
上記のごときカウンタ11のパルス受信中に、カウンタ
15も、STC2パルスによって設定されたサンプル期間にデ
ランドマイザ２または３からパルスを受け取る。しかし
ながら、STC2の起点がSTC1より遅延しているのでラッチ
16からの一連のディジタル数は、遅延メモリ13に最初に
書き込まれたディジタル数よりも遅延時間Tm（Ｎ＋Ｆ）
だけ遅延している。
15も、STC2パルスによって設定されたサンプル期間にデ
ランドマイザ２または３からパルスを受け取る。しかし
ながら、STC2の起点がSTC1より遅延しているのでラッチ
16からの一連のディジタル数は、遅延メモリ13に最初に
書き込まれたディジタル数よりも遅延時間Tm（Ｎ＋Ｆ）
だけ遅延している。
遅延メモリ13はFIFOレジスタ、即ち先入れ先出しレジ
スタである。数はクロック制御パルスSTC1に従って入力
されクロック制御パルスSTC2に従って出力される。即
ち、クロック制御によって遅延メモリ13から乗算器17に
入力された数は遅延データDDであり、該データにラッチ
16からの非遅延データIDが乗算される。従って、乗算器
17の出力は遅延データ数と非遅延データ数との乗算によ
って形成された一連の数である。STC2が開始される前に
はラッチ16に対するメモリ13の出力は０である。
スタである。数はクロック制御パルスSTC1に従って入力
されクロック制御パルスSTC2に従って出力される。即
ち、クロック制御によって遅延メモリ13から乗算器17に
入力された数は遅延データDDであり、該データにラッチ
16からの非遅延データIDが乗算される。従って、乗算器
17の出力は遅延データ数と非遅延データ数との乗算によ
って形成された一連の数である。STC2が開始される前に
はラッチ16に対するメモリ13の出力は０である。
次に自己相関関数を計算するための相関器の動作を説
明する。相互相関関数の計算は、異なる起点の２つの入
力信号を使用する以外は同様にして行なわれる。
明する。相互相関関数の計算は、異なる起点の２つの入
力信号を使用する以外は同様にして行なわれる。
デランドマイザ２がカウンタ11,15の双方に接続され
るようにスイッチ14を設定する。例えば風洞内の速度及
び乱流を測定するために散乱実験の光を光電子増倍管PM
1に与える。その結果、第4a図に示すような一連のパル
スがデランドマイザ２から出力される。第２図のチャネ
ルにおいてパルス列はクロックSTC1及びSTC2によって設
定されたサンプル時間Tmに分割される。各サンプル時間
中に受け取られたパルス数はカウンタ11,15の双方でカ
ウントされる。遅延メモリ13からの遅延データDDとラッ
チ16からの非遅延データIDとが乗算器17において乗算さ
れ、一連のディジタル数を発生する。該ディジタル数は
アキュムレータ18に累積される。１つの実験ランが終了
すると各アキュムレータ18の内容が読出され正規化され
る。各チャネルからの正規化された値の合計が入力信号
S1に対する自己相関関数である。
るようにスイッチ14を設定する。例えば風洞内の速度及
び乱流を測定するために散乱実験の光を光電子増倍管PM
1に与える。その結果、第4a図に示すような一連のパル
スがデランドマイザ２から出力される。第２図のチャネ
ルにおいてパルス列はクロックSTC1及びSTC2によって設
定されたサンプル時間Tmに分割される。各サンプル時間
中に受け取られたパルス数はカウンタ11,15の双方でカ
ウントされる。遅延メモリ13からの遅延データDDとラッ
チ16からの非遅延データIDとが乗算器17において乗算さ
れ、一連のディジタル数を発生する。該ディジタル数は
アキュムレータ18に累積される。１つの実験ランが終了
すると各アキュムレータ18の内容が読出され正規化され
る。各チャネルからの正規化された値の合計が入力信号
S1に対する自己相関関数である。
構造化装置を形成するためには第２図の乗算器17を差
二乗回路で置換する。
二乗回路で置換する。
上記のごとくサンプル時間Tm及び遅延τｍの値は各チ
ャネルにおいて可変である。選択される値は、行なわれ
る実験の種類及び必要な相関の正確度に依存する。可変
Tm及びτｍの効果のいくつかを以下に説明する。
ャネルにおいて可変である。選択される値は、行なわれ
る実験の種類及び必要な相関の正確度に依存する。可変
Tm及びτｍの効果のいくつかを以下に説明する。
遅延τの値の説明には第5a図及び第5b図が役立つ。第
5a図は、時間遅延τｍだけ離間した等しい長さの２つの
時間期間Tmを示す。Tmの値はチャネルｍにおけるサンプ
ル時間であり、各チャネルのサンプル時間発生器の出力
STC1,STC2の周波数に従って各チャネル毎に異なる値で
よい。τｍの値はＴ×（Ｎ＋Ｆ）に等しく、各チャネル
において所望に応じて可変である。相関測定中にいくつ
の有効情報が収集されるかの尺度はτスペースを考慮す
ることによって得られる。第5b図は任意のチャネルｍに
おけるτスペースの有効領域（coverage）を示す。各チ
ャネルにおける有効領域τｃ（ｍ）はTmの２倍に等し
く、かかる有効領域の場所はτｍである。
5a図は、時間遅延τｍだけ離間した等しい長さの２つの
時間期間Tmを示す。Tmの値はチャネルｍにおけるサンプ
ル時間であり、各チャネルのサンプル時間発生器の出力
STC1,STC2の周波数に従って各チャネル毎に異なる値で
よい。τｍの値はＴ×（Ｎ＋Ｆ）に等しく、各チャネル
において所望に応じて可変である。相関測定中にいくつ
の有効情報が収集されるかの尺度はτスペースを考慮す
ることによって得られる。第5b図は任意のチャネルｍに
おけるτスペースの有効領域（coverage）を示す。各チ
ャネルにおける有効領域τｃ（ｍ）はTmの２倍に等し
く、かかる有効領域の場所はτｍである。
英国特許第8431837号は、各チャネルにおける種々の
サンプル時間及び遅延を説明するために項α、βを導入
している。該明細書において Ｔ（ｍ）＝αT(m-1) （１） Ｔ（ｍ）＝α(m-1)×Ｔ（１） （２） 但しαは整数または非整数でありα(m-1)は最も近い整
数に丸めた数である。
サンプル時間及び遅延を説明するために項α、βを導入
している。該明細書において Ｔ（ｍ）＝αT(m-1) （１） Ｔ（ｍ）＝α(m-1)×Ｔ（１） （２） 但しαは整数または非整数でありα(m-1)は最も近い整
数に丸めた数である。
τ（ｍ）＝β×Ｔ（ｍ） （３） 但しβは整数である。
言い替えると、α及びβは定数であり、関係式 が成立する。
考察すべき別の特性値は、隣合うチャネルにおけるτ
スペースのオーバーラップ量である。これはオーバーラ
ップ係数OFで示される。
スペースのオーバーラップ量である。これはオーバーラ
ップ係数OFで示される。
OF＝〔β＋１−α（β−１）〕/2 第６図はα対βの関係を示す定数OFのグラフである。
点線はOFが０の場合を示す。原点に接近するのに伴って
オーバーラップが増加し、原点から遠去かるのに伴って
オーバーラップが減少する。同じτスペースをカバーす
るチャネルの数はグラフの右にいくほど増加し、グラフ
の上にいくほど減少する。この場合、α及びβはチャネ
ル数から独立している。
点線はOFが０の場合を示す。原点に接近するのに伴って
オーバーラップが増加し、原点から遠去かるのに伴って
オーバーラップが減少する。同じτスペースをカバーす
るチャネルの数はグラフの右にいくほど増加し、グラフ
の上にいくほど減少する。この場合、α及びβはチャネ
ル数から独立している。
上記のα、β、τスペース及びオーバーラップ係数の
値を用いて従来の相関器を試験した。
値を用いて従来の相関器を試験した。
第７図は、英国特許第1,290,336号では合計49個のチ
ャネルでカバーされるτスペースを示す。τの有効領域
はチャネル番号を添えた横棒で示される。縦の間隙は単
に個々のチャネルを区別するための間隙である。αの値
は１でβの値はチャネル番号ｍである。これは信号をシ
リアル遅延手段に転送し、連続段の出力を乗算器の１つ
の入力に与えることによって得られる。非遅延信号は乗
算器の第２入力に直接与えられる。
ャネルでカバーされるτスペースを示す。τの有効領域
はチャネル番号を添えた横棒で示される。縦の間隙は単
に個々のチャネルを区別するための間隙である。αの値
は１でβの値はチャネル番号ｍである。これは信号をシ
リアル遅延手段に転送し、連続段の出力を乗算器の１つ
の入力に与えることによって得られる。非遅延信号は乗
算器の第２入力に直接与えられる。
α＝１を維持しβ＝（２×ｍ）−１にすることによっ
て第７図のオーバーラップを減少させ得る。これらの値
を用い第２図の回路を使用することによって第８図に示
すうにオーバーラップを０にできる。このためには各チ
ャネルにおいて等しいサンプル時間Tmを設定し、STC1と
STC2との間の離間を変更することによって各チャネルの
遅延を増加する。かかる構造によれば第７図において49
チャネルを要するτスペースと同じτスペースをカバー
するために24チャネルしか要しない。本発明の相関器は
マルチビットであり従ってマルチビット入力列を相関さ
せることができる。これに反して英国特許第1,290,336
号はシングルビット値でしか動作しない。
て第７図のオーバーラップを減少させ得る。これらの値
を用い第２図の回路を使用することによって第８図に示
すうにオーバーラップを０にできる。このためには各チ
ャネルにおいて等しいサンプル時間Tmを設定し、STC1と
STC2との間の離間を変更することによって各チャネルの
遅延を増加する。かかる構造によれば第７図において49
チャネルを要するτスペースと同じτスペースをカバー
するために24チャネルしか要しない。本発明の相関器は
マルチビットであり従ってマルチビット入力列を相関さ
せることができる。これに反して英国特許第1,290,336
号はシングルビット値でしか動作しない。
英国特許第2,115,192号は、チャネル間で可変な時間
遅延τを持つ相関器を開示している。第10図は代表的具
体例の14チャネルによるτスペースの有効領域を示す。
特に７番目以後のチャネル間にかなりのギャップが存在
する。α＝１及びβ＝1.414（ｍ−１）の値を計算し、
記載の方法で実際値を得る。該特許はまた、α＝1.414
及びβ＝２のシステムを簡単に説明している。この場
合、隣合うチャネル間にかなりのオーバーラップが存在
する第11図のごときτスペースの有効領域が得られる。
遅延τを持つ相関器を開示している。第10図は代表的具
体例の14チャネルによるτスペースの有効領域を示す。
特に７番目以後のチャネル間にかなりのギャップが存在
する。α＝１及びβ＝1.414（ｍ−１）の値を計算し、
記載の方法で実際値を得る。該特許はまた、α＝1.414
及びβ＝２のシステムを簡単に説明している。この場
合、隣合うチャネル間にかなりのオーバーラップが存在
する第11図のごときτスペースの有効領域が得られる。
欧州特許第35308943.1号は連続チャネル間でサンプル
時間を漸増させるシステムを記載している。α＝２及び
β＝３の値を用いると、隣接チャネル間にオーバーラッ
プが全く存在しない第9b図のごときτスペースの有効領
域が得られる。第６図によればこれはオーバーラップ０
のグラフの点Ｄに対応する。また、このグラフの点Ｂか
ら、α＝３及びβ＝２の値を用いてもオーバーラップ０
が得られることが判る。点Ｂは第9c図に対応する。第６
図の点Ｃ及び点Ａは夫々、第9a図及び第9d図に対応す
る。これらの図は定数α、βを用いる相関器のα及びβ
の調節によってオーバーラップ係数を変化させる効果を
示す。
時間を漸増させるシステムを記載している。α＝２及び
β＝３の値を用いると、隣接チャネル間にオーバーラッ
プが全く存在しない第9b図のごときτスペースの有効領
域が得られる。第６図によればこれはオーバーラップ０
のグラフの点Ｄに対応する。また、このグラフの点Ｂか
ら、α＝３及びβ＝２の値を用いてもオーバーラップ０
が得られることが判る。点Ｂは第9c図に対応する。第６
図の点Ｃ及び点Ａは夫々、第9a図及び第9d図に対応す
る。これらの図は定数α、βを用いる相関器のα及びβ
の調節によってオーバーラップ係数を変化させる効果を
示す。
第７図、第８図、第9a図、第9b図、第9c図、第9d図、
第10図及び第11図に示すτスペースの有効領域の例はす
べて第２図のシステムによって得られる。STC1,STC2の
周波数を各チャネルの毎に独立に選択することによって
αの値を変更し得る。STC1とSTC2との間の必要な遅延を
各チャネル毎に独立に選択することによってβの値を変
更し得る。α及びβの変更に関する唯一の制約は、シス
テムクロック周波数の整数倍になる必要があることだけ
である。しかしながら該周波数は、α及びβの値に対し
て極めて小さい増分変化を与える十分に高い値にするこ
とができる。従って、本発明の相関器は、従来技術の相
関器で可能などの計算も実行可能である。
第10図及び第11図に示すτスペースの有効領域の例はす
べて第２図のシステムによって得られる。STC1,STC2の
周波数を各チャネルの毎に独立に選択することによって
αの値を変更し得る。STC1とSTC2との間の必要な遅延を
各チャネル毎に独立に選択することによってβの値を変
更し得る。α及びβの変更に関する唯一の制約は、シス
テムクロック周波数の整数倍になる必要があることだけ
である。しかしながら該周波数は、α及びβの値に対し
て極めて小さい増分変化を与える十分に高い値にするこ
とができる。従って、本発明の相関器は、従来技術の相
関器で可能などの計算も実行可能である。
更に、本発明の相関器は、従来技術の相関器では可能
でないτスペースの有効領域に関する相関関数を計算す
ることが可能である。本発明の相関器は適応性が高い。
即ち、従来技術の相関器の任意のものと同様に動作する
ように設定することもでき、またSTC1及びSTC2の周波数
及び両者間の遅延を変更することによって新規に動作す
るように設定することもできる。
でないτスペースの有効領域に関する相関関数を計算す
ることが可能である。本発明の相関器は適応性が高い。
即ち、従来技術の相関器の任意のものと同様に動作する
ように設定することもでき、またSTC1及びSTC2の周波数
及び両者間の遅延を変更することによって新規に動作す
るように設定することもできる。
第３図は第２図のシステムの変形例である。多くの構
成素子は同じであり、これらは同じ参照番号で示されて
いる。第３図では乗算器はそのままの形態で存在せず、
代替素子として高速加算器21が使用されている。前記同
様の自己相関の場合、デランドマイザ２の出力がカウン
タ11に入力され、STC1によって設定されたサンプル時間
Tmの数を与える。カウンタ11からの８ビット数はラッチ
12を経由して遅延サンプルメモリ13に転送される。ラッ
チ12及びメモリ13の双方はSTC1によってクロック制御さ
れる。遅延サンプルメモリ13からの出力は第２図のごと
くSTC2によってタイミング制御される。遅延信号DDは加
算器21の１つの端子に転送される。
成素子は同じであり、これらは同じ参照番号で示されて
いる。第３図では乗算器はそのままの形態で存在せず、
代替素子として高速加算器21が使用されている。前記同
様の自己相関の場合、デランドマイザ２の出力がカウン
タ11に入力され、STC1によって設定されたサンプル時間
Tmの数を与える。カウンタ11からの８ビット数はラッチ
12を経由して遅延サンプルメモリ13に転送される。ラッ
チ12及びメモリ13の双方はSTC1によってクロック制御さ
れる。遅延サンプルメモリ13からの出力は第２図のごと
くSTC2によってタイミング制御される。遅延信号DDは加
算器21の１つの端子に転送される。
デランドマイザ２または３の出力信号はラッチ22に入
力される。該ラッチ22の１つの出力は加算器21及び第１
図の読出し回路５の双方に与えられる。加算器21はラッ
チに和出力を供給し、カウンタ23に桁送り出力を供給す
る。該カウンタ23の出力は上位の24ビット数を形成し、
該ビット数はチャネル相関係数を示す32ビット数の下位
８ビット数を形成するラッチ22の出力と結合する。
力される。該ラッチ22の１つの出力は加算器21及び第１
図の読出し回路５の双方に与えられる。加算器21はラッ
チに和出力を供給し、カウンタ23に桁送り出力を供給す
る。該カウンタ23の出力は上位の24ビット数を形成し、
該ビット数はチャネル相関係数を示す32ビット数の下位
８ビット数を形成するラッチ22の出力と結合する。
加算器21、ラッチ22及びカウンタ23の組み合わせが、
各サンプル時間Tmに受け取ったパルスの乗算を行なう。
これは、典型的には50ナノ秒離間したパルスに作用する
ために十分な速度を構成素子が有する必要があることを
意味する。例えば遅延データが４で非遅延データが３の
とき、まず遅延13から加算器に値４が出現する。ラッチ
22で別々に受け取られた３つのパルスの各々は、加算器
21とラッチ22とのループを３回循環するように値４をク
ロック制御し最終的に12の出力を与える。
各サンプル時間Tmに受け取ったパルスの乗算を行なう。
これは、典型的には50ナノ秒離間したパルスに作用する
ために十分な速度を構成素子が有する必要があることを
意味する。例えば遅延データが４で非遅延データが３の
とき、まず遅延13から加算器に値４が出現する。ラッチ
22で別々に受け取られた３つのパルスの各々は、加算器
21とラッチ22とのループを３回循環するように値４をク
ロック制御し最終的に12の出力を与える。
第３図のシステムの利点は構成素子の数が少ないこと
である。いくつかの場合にはこのためにコストが削減で
きる。加算器21とラッチ22とカウンタ23との組み合わせ
がアキュムレータを形成し、第２図のアキュムレータ18
の機能を果たすように使用され得る。この場合、ラッチ
22はデランドマイザの出力でなくSTC2によってクロック
制御される。
である。いくつかの場合にはこのためにコストが削減で
きる。加算器21とラッチ22とカウンタ23との組み合わせ
がアキュムレータを形成し、第２図のアキュムレータ18
の機能を果たすように使用され得る。この場合、ラッチ
22はデランドマイザの出力でなくSTC2によってクロック
制御される。
第１図の相関器を多チャネル相関器として説明した。
しかしながら、第２図及び第３図に示すチャネルを使用
して単チャネル相関器を形成することも可能である。１
組のα及びβの値をもつ信号に対して相関計算を実行
し、次に所要のτスペースをカバーするために異なるα
及びβの値で計算を繰り返す。これは多重化と指称する
こともでき、定常信号または極めて緩徐に変化する信号
に有効である。
しかしながら、第２図及び第３図に示すチャネルを使用
して単チャネル相関器を形成することも可能である。１
組のα及びβの値をもつ信号に対して相関計算を実行
し、次に所要のτスペースをカバーするために異なるα
及びβの値で計算を繰り返す。これは多重化と指称する
こともでき、定常信号または極めて緩徐に変化する信号
に有効である。
または、２チャネル相関器を使用し、一方のチャネル
でＴ（ｍ）、τ（ｍ）の設定値を維持し他方のチャネル
を異なる値のＴ（ｍ）、τ（ｍ）で多重化してもよい。
これは、例えば相関関数中でスパイクの存在が予想され
る場合に有用である。設定チャネルはバックグラウンド
読取り値を与え、可変チャネルはスパイクが検出される
までτスペースを移動する。
でＴ（ｍ）、τ（ｍ）の設定値を維持し他方のチャネル
を異なる値のＴ（ｍ）、τ（ｍ）で多重化してもよい。
これは、例えば相関関数中でスパイクの存在が予想され
る場合に有用である。設定チャネルはバックグラウンド
読取り値を与え、可変チャネルはスパイクが検出される
までτスペースを移動する。
Claims (11)
- 【請求項１】入力信号（S1,S2）を形成し時間と共に変
化する信号を受け取る手段（PM1,PM2）と、 入力信号（S1,S2）をサンプリングし連続サンプル時間
間隔（Tm）に一連のディジタル数を供給する手段（2,
3）と、 一連のディジタル数を遅延値（τ）だけ遅延させ遅延信
号を発生する遅延手段（13）、１つの入力でディジタル
信号を受け取り別の入力で前記遅延信号を受け取る演算
セクション（17、または21,22,23）、及び、該演算セク
ションの出力を受け取るアキュムレータ（18、または2
1,22,23）を各々が有する複数（Ｍ）のチャネル（41〜4
M）とを備え、該チャネル（41〜4M）が集合的に所要の
数学演算を実行するディジタルプロセッサであって、 各チャネル（4m）が更に可変周波数のサンプル時間発生
器（19）と、該サンプル時間発生器の出力周波数によっ
て決定されるサンプル時間間隔を与えるように入力信号
をサンプリングするサンプリング手段（11,12,15,16）
と、遅延値（τｍ）を変化させる手段（16,19）とを具
備してなり、サンプル時間間隔（Tm）と遅延値（τｍ）
とが各チャンネル内及び各チャンネル間で互いに独立し
て調整可能であることを特徴とするディジタルプロセッ
サ。 - 【請求項２】前記演算セクション（17）が乗算セクショ
ンであり、プロセッサが相関器であることを特徴とする
請求項１に記載のプロセッサ。 - 【請求項３】前記演算セクション（17）が差二乗セクシ
ョンであり、プロセッサが構造化装置であることを特徴
とする請求項１に記載のプロセッサ。 - 【請求項４】前記入力信号が一定でない離間時間をもつ
パルス列であり、相関器がディジタル信号の相関を形成
することを特徴とする請求項２に記載の相関器。 - 【請求項５】前記入力信号が時間と共に変化する振幅を
有するアナログ信号であり、相関器がアナログ信号の相
関を形成することを特徴とする請求項１に記載の相関
器。 - 【請求項６】複数の前記チャネル（41〜4M）が、データ
に対して同時に動作する複数の同様のチャネルによって
与えられることを特徴とする請求項２に記載の相関器。 - 【請求項７】複数の前記チャネル（41〜4M）が、τスペ
ースの所要値をカバーすべく前記チャネルを時間多重化
する手段を備えた少なくとも１つのチャネル（4m）によ
って与えられることを特徴とする請求項２に記載の相関
器。 - 【請求項８】１つのチャネルがサンプル時間及び遅延τ
の１つの値に設定され、別のチャネルがサンプル時間
（Tm）及び遅延時間（τｍ）の範囲をカバーすべく時間
多重化されることを特徴とする請求項７に記載の相関
器。 - 【請求項９】前記演算セクションがマルチビット乗算器
（17）を含むことを特徴とする請求項２に記載の相関
器。 - 【請求項１０】前記演算セクションが、各サンプル時間
内の反復加算によって遅延データと非遅延データとを乗
算する高速加算器（21,22,23）を含むことを特徴とする
請求項２に記載の相関器。 - 【請求項１１】各チャネルが、周波数が等しく位相が異
なる２つの出力（STC1,STC2）を備えたサンプル時間ク
ロックを有しており、周波数がサンプル時間（Tm）を規
定し位相差が遅延（τｍ）を規定することを特徴とする
請求項２に記載の相関器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB868628397A GB8628397D0 (en) | 1986-11-27 | 1986-11-27 | Digital correlator/structurator |
| GB8628397 | 1986-11-27 | ||
| PCT/GB1987/000845 WO1988004079A1 (en) | 1986-11-27 | 1987-11-26 | Digital correlator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02500782A JPH02500782A (ja) | 1990-03-15 |
| JPH0833882B2 true JPH0833882B2 (ja) | 1996-03-29 |
Family
ID=10608054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62507100A Expired - Fee Related JPH0833882B2 (ja) | 1986-11-27 | 1987-11-26 | ディジタル相関器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5020015A (ja) |
| EP (1) | EP0333732B1 (ja) |
| JP (1) | JPH0833882B2 (ja) |
| AT (1) | ATE78352T1 (ja) |
| DE (1) | DE3780469T2 (ja) |
| GB (1) | GB8628397D0 (ja) |
| WO (1) | WO1988004079A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4937775A (en) * | 1988-11-21 | 1990-06-26 | General Electric Company | Apparatus for the cross-correlation of a pair of complex sampled signals |
| CA2166247A1 (en) * | 1995-12-28 | 1997-06-29 | Ravi Shankar Ananth | Supervisory circuit |
| KR100204564B1 (ko) * | 1996-12-09 | 1999-06-15 | 정선종 | 업/다운 계수기를 이용한 고속 상관기 |
| RU2128847C1 (ru) * | 1997-09-11 | 1999-04-10 | Канарейкин Дмитрий Борисович | Устройство для определения состояния атмосферы |
| FR2810108B1 (fr) | 2000-06-09 | 2004-04-02 | France Telecom | Ellipsometre spectroscopique a faible bruit |
| US9035820B2 (en) * | 2009-03-31 | 2015-05-19 | Nec Corporation | Measurement device, measurement system, measurement method, and program |
| US9602228B1 (en) | 2013-01-18 | 2017-03-21 | Gregory R. Warnes | Method and apparatus for transmission and reception of a signal over multiple frequencies with time offset encoding at each frequency |
| CN111208772B (zh) * | 2020-03-04 | 2025-08-15 | 明峰医疗系统股份有限公司 | 可减少adc通道且不丢失多击中事例的开关选择电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3878381A (en) * | 1966-12-07 | 1975-04-15 | Us Navy | Correlation circuit including vernier |
| US3842252A (en) * | 1969-03-26 | 1974-10-15 | Nat Res Dev | Optical signal processing |
| US4404645A (en) * | 1980-08-18 | 1983-09-13 | Elings Virgil B | Correlator |
| EP0086570B1 (en) * | 1982-02-15 | 1990-03-14 | The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and | Digital signal processor |
| US4559607A (en) * | 1983-07-11 | 1985-12-17 | International Telephone And Telegraph Corporation | Arrangement to provide an accurate time-of-arrival indication for a plurality of received signals |
| GB8431837D0 (en) * | 1984-12-17 | 1985-01-30 | Secr Defence | Digital signal processor |
| DE3633769A1 (de) * | 1986-10-03 | 1988-04-14 | Endress Hauser Gmbh Co | Digitaler korrelator |
-
1986
- 1986-11-27 GB GB868628397A patent/GB8628397D0/en active Pending
-
1987
- 1987-11-26 JP JP62507100A patent/JPH0833882B2/ja not_active Expired - Fee Related
- 1987-11-26 WO PCT/GB1987/000845 patent/WO1988004079A1/en not_active Ceased
- 1987-11-26 EP EP87907616A patent/EP0333732B1/en not_active Expired
- 1987-11-26 US US07/359,755 patent/US5020015A/en not_active Expired - Lifetime
- 1987-11-26 AT AT87907616T patent/ATE78352T1/de not_active IP Right Cessation
- 1987-11-26 DE DE8787907616T patent/DE3780469T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB8628397D0 (en) | 1986-12-31 |
| DE3780469T2 (de) | 1993-03-04 |
| EP0333732A1 (en) | 1989-09-27 |
| DE3780469D1 (de) | 1992-08-20 |
| US5020015A (en) | 1991-05-28 |
| WO1988004079A1 (en) | 1988-06-02 |
| JPH02500782A (ja) | 1990-03-15 |
| EP0333732B1 (en) | 1992-07-15 |
| ATE78352T1 (de) | 1992-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100576226B1 (ko) | 인터리브형 디지털 피크 검출기 | |
| US4593378A (en) | Digital signal processor | |
| JP2011511927A (ja) | デジタルパルスプロセッサの傾き補正 | |
| JPH0833882B2 (ja) | ディジタル相関器 | |
| US4404645A (en) | Correlator | |
| US3842252A (en) | Optical signal processing | |
| US4809210A (en) | Multichannel digital signal correlator or structurator | |
| EP0194643A2 (en) | Correlation time-difference detector | |
| JPS5819068B2 (ja) | デンシシキデンリヨクリヨウケイ | |
| Cardoso et al. | Dead-time analysis of digital spectrometers | |
| RU2046251C1 (ru) | Устройство для определения мест повреждения напорного трубопровода | |
| JPH0627822B2 (ja) | 同時計数装置 | |
| SU1149277A1 (ru) | Цифровой автокоррел тор | |
| KR100882473B1 (ko) | 모터 엔코더용 부동 소수점 속도 검출장치 | |
| SU1328763A1 (ru) | Статистический анализатор конечной разности фазы | |
| SU702339A1 (ru) | Цифровой измеритель дисперсионных характеристик линий задержки | |
| RU2229158C1 (ru) | Вычислитель оценки математического ожидания | |
| JPS6136676B2 (ja) | ||
| RU2229156C2 (ru) | Корреляционное устройство | |
| RU2160926C1 (ru) | Анализатор спектра по функциям уолша | |
| RU2010243C1 (ru) | Измеритель скорости линейного изменения частоты внутри импульса | |
| SU1418748A1 (ru) | Цифровой коррел тор дл обнаружени эхо-сигналов | |
| RU2615159C2 (ru) | Способ измерения временного интервала и варианты устройства его реализующего | |
| RU2177637C2 (ru) | Многоканальный знаковый коррелометр | |
| Yangos et al. | Simple low‐cost digital events analyzer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |