JPH0834024B2 - ビデオ機器の画面表示許可信号発生回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ビデオ機器の画面表示許可信号発生回路
に関し、詳しくは、電源“ON"からクイックスタートで
画面表示をするためにビデオテープレコーダ（以下VT
R）、ビデオムービー等の位相ロック状態を早期に検出
できる位相ロック状態検出回路の改良に関する。

［従来の技術］ VTRやビデオムービー等のビデオ機器では、シリンダ
（またはドラム、以下シリンダ）の回転やテープ走行速
度を目標通りに制御するためにシリンダモータやキャプ
スタンモータのモータ制御回路が位相制御と速度制御の
２つのフィードバックループによりPLL制御されてい
る。

そして、ビデオ機器で画像を画面上に表示するのは、
これらシリンダモータやキャプスタンモータの制御系が
安定してヘッドがトラックに対して正しい位相で走査で
きるようになってからである。

［解決しようとする課題］ シリンダモータやキャプスタンモータの制御系がPLL
制御されていることから各モータの回転によるヘッドと
トラックとの位相関係が位相ロック状態になる時間は、
電源“ON"からほぼ一定していて、従来は、この位相ロ
ック状態になる時間に合わせて電源“ON"時点から所定
の固定タイミングで画面表示許可信号を発生させ、安定
な画像を画面上に表示している。しかし、このようなタ
イミングで画像を表示すると、画像表示までに時間がか
かり、それを見る人がいらいらすることもあってより早
い表示が望まれている。

そこで、位相ロック状態を早期に検出して即座に画面
表示を行うことが考えられるが、実際には、位相ロック
に入った初期では位相ロック状態になったり、それが解
除されたりすることから単に位相ロック状態を検出する
だけでは済まず、安定した画像表示が難しい問題があ
る。

この発明は、このような従来技術の問題点を解決する
ものであって、電源“ON"からの画面表示をクイックス
タートさせることができるビデオ機器の画面表示許可信
号発生回路を提供することを目的とする。

［課題を解決するための手段］ このような目的を達成するこの発明のビデオ機器の画
面表示許可信号発生回路の構成は、シリンダモータ位相
制御系から第１の位相ロック検出信号を所定の周期で受
けてそれをビット情報として記憶し、その周期に対応し
てシフトする第１のシフトレジスタと、キャプスタンモ
ータ位相制御系から第２の位相ロック検出信号を所定の
周期で受けてそれをビット情報として記憶し、その周期
に対応してシフトする第２のシフトレジスタと、第１及
び第２のシフトレジスタの各段に第１及び第２の位相ロ
ック検出信号のビット情報が記憶されたことを検出する
検出回路と、この検出回路からの検出信号を記憶し、こ
の検出信号に応じて画面表示許可信号を発生する記憶回
路とを備えるものである。

［作用］ このように、シリンダモータ制御系及びキャプスタン
モータ制御系のそれぞれに対応してシフトレジスタを設
けて、それぞれのシフトレジスタに位相ロック検出信号
をフラグビットとして所定の周期で記憶していき、全て
のシフトレジスタの記憶ビットが位相ロック検出信号発
生状態を示しているときに画面表示許可信号を発生する
ようにしているので、従来のように画像許可を行うまで
の十分なタイミングを採る必要がなく、また、単に位相
ロック状態を検出するときのように不安定な画像表示が
なく、位相ロック検出信号が複数回連続して検出される
ほぼ安定した位相ロック状態に入って即座に画面表示を
行うことができる。

［実施例］ 以下、この発明の一実施例について図面を参照して詳
細に説明する。

第１図は、この発明のビデオ機器の画面表示許可信号
発生回路をVTRに適用した場合に一実施例のブロックで
あり、第２図は、その動作を説明するためのタイミング
チャートである。

第１図において、１は、VTRの画面表示許可信号発生
回路であって、シリンダモータ制御系（以下シリンダ制
御系）の位相制御回路２に内蔵された位相カウンタ３か
ら台形波区間パルス23（第２図（ｄ）参照）とシリンダ
制御系のサンプルパルス発生回路４からサンプルパルス
22（第２図（ｃ）参照）とを受ける。また、キャプスタ
ンモータ制御系（以下キャプスタン制御系）の位相制御
回路５に内蔵された位相カウンタ６から台形波区間パル
ス23a（第２図（ｄ）参照）とキャプスタン制御系のサ
ンプルパルス発生回路７からサンプルパルス22a（第２
図（ｃ）参照）とを受ける。

なお、画面表示許可信号発生回路１は、シリンダ制御
系とキャプスタン制御系とからそれぞれ対応する関係に
ある信号を周期的に受けるので、ここでは、シリンダ制
御系の信号を中心に説明し、キャプスタン制御系のそれ
に対応する信号については同じ数字の後に“a"を付して
その信号を示し、その説明を割愛する。

位相カウンタ３は、例えば、10ビットのカウンタであ
って、第２図の（ａ）に示す位相基準となる基準位相信
号20を受けて、その立上がりでカウントを開始する。こ
の値のカウント状態をアナログの電圧値として示すのが
同図（ｂ）であり、これは、ゼロボルトから電源電圧Ｖ
CCまでの値を直線的に上昇するランプ電圧特性を持つ台
形波形21となる。キャプスタン制御系の位相カウンタ６
も同様であり、その波形をかっこで21aとして図（ｂ）
に合わせて示す。

第２図（ｄ）に示す台形波区間パルス23,23aは、点線
で示すようにこの台形波形21（21a）に対してそのパル
ス幅が位相ロック状態を示す位相カウンタ3,6のカウン
ト値の範囲に一致するパルス幅に設定されている。この
パルス幅は、台形の傾斜部分全体に亙っていてもよい。

サンプルパルス発生回路４は、シリンダモータモータ
からその回転速度に対応する周波数の速度パルス（FGm
パルス）とその位相パルス（PGmパルス）とを受けてFGm
パルスに同期し、PGmパルスに位相が合い、かつ、台形
波区間パルス23と同じ周期のパルスをサンプルパルスと
して発生するものである。ここでは、このパルスを、垂
直同期信号の２倍の周期（30Hz）のパルス信号を発生す
るＶFF発生回路８の信号を受けてその立上がりタイミン
グに合わせて発生させる。このようにして発生させたサ
ンプルパルスが第２図（ｃ）に示すサンプルパルス22で
ある。

サンプルパルス発生回路７も前記のサンプルパルスと
同様にキャプスタンモータから得られる速度パルス（FG
cパルス）とその位相パルス（PGcパルス）とを受けて前
記ＶFF発生回路８に対応するコントロール信号発生回路
９から同様なパルスを受けてその立上がりで30Hzの第２
図（ｃ）に示すようなサンプルパルス22aを発生する。

これらサンプルパルス22,22aと台形波区間パルス23,2
3aとを受ける画像表示許可信号発生回路１は、シリンダ
制御系の位相ロック検出回路10とキャプスタン制御系の
位相ロック検出回路11と、これらからの位相ロック検出
信号をそれぞれ受ける４段構成（４ビット）のシフトレ
ジスタ13,14、AND回路15a,15b,15c、NOR回路16a,NOR回
路16b,OR回路16c、そしてフリップフロップ（F/F）17と
で構成されていて、フリップフロップ17に画面表示許可
信号を発生する。

位相ロック検出回路10,11は、それぞれANDゲートで構
成され、その出力がそれぞれシフトレジスタ13,14の初
段に入力される。この回路は、サンプルパルス22（22
a）により台形波区間パルス23（23a）を検出して台形波
区間パルス23（23a）がHIGHレベル（以下“H"）のとき
にサンプル23（23a）が発生すると第２図（ｅ）に示す
ロック検出信号24（24a）を発生する。

シフトレジスタ13,14は、前記のロック検出信号24,24
aが発生しているときには、その初段に位相ロック検出
回路10,11から“H"の出力を受けてビット情報として
“1"を記憶する。また、ロック検出信号24,24aが発生し
ていないときには、LOWレベル（以下“L"）の出力を受
けてそれぞれのシフトレジスタ13,14の初段に“0"のビ
ット情報を記憶する。初段に記憶された“1",“0"の情
報は、それぞれ、サンプルパルス23,23aの発生ごとに順
次に次段にシフトされる。

その結果、ほぼ完全に位相ロック状態に入っていると
きには、各サンプルパルス23,23aの発生ごとにロック検
出信号が発生し、それぞれのシフトレジスタ13,14の４
段の各段に記憶されたビットがすべて“1"になる。

シリンダモータ制御系のシフトレジスタ13の各段の出
力は、AND回路15aに入力され、キャプスタンモータ制御
系のシフトレジスタ14の各段の出力は、AND回路15bに入
力され、これらシフトレジスタ13,14の各段のビットが
すべて“1"になったとき、AND回路15a,15bの出力を受け
るAND回路15cが“H"の出力を発生する。言い換えれば、
シリンダ制御系とキャプスタン制御系のいずれもが位相
ロック状態に入り、それがシフトレジスタ13及び14の４
段の記憶情報をそれぞれ“1"に設定する程度に続いてい
るときにAND回路15a,15b,15cにより位相ロック状態に入
っていることを検出する。

これは、ここでは、各シフトレジスタ13,14が４段構
成であるので、サンプルパルス４周期分連続して位相ロ
ック検出期間が続いたことを意味する。この状態は、位
相ロック状態の入ってからほぼ位相ロック状態が安定し
た状態になったときにあたる。もしも、シフトレジスタ
13,14の記憶ビットがすべて“1"になる以前においてシ
リンダ制御系とキャプスタン制御系のいずれかにおいて
サンプル信号23,23aにより一度でも位相ロック検出がさ
れないときには、言い換えれば、少し不安定でロック検
出状態がサンプル期間４周期続かずに、一度でもそれが
解除されたときには、AND回路15cの出力に位相ロック状
態検出信号は発生しない。

AND回路15cに発生した位相ロック状態検出信号は、フ
リップフロップ17のＤ端子に加えられ、フリップフロッ
プ17において記憶される。そして、フリップフロップ17
のＱ出力が画面表示許可信号として出力端子18から出力
される。これにより、一度、位相ロック状態検出信号が
発生すると、ノイズ等によりシフトレジスタ13,14の各
段の１つの値が“0"に変化しても位相ロック状態の検出
には影響を与えずに画面表示許可信号が発生し続ける。
これにより安定した画像表示ができる。

ここで、シリンダ制御系とキャプスタン制御系のいず
れもが位相ロック状態に入ったことを示すフリップフロ
ップ17の記憶データは、NOR回路16a,16b,OR回路16cによ
りリセットされる。NOR回路16a,16bは、それぞれシフト
レジスタ13,14の各段の出力を受け、OR回路16cは、NOR
回路16aと16bの出力を受ける。そこで、シリンダモータ
制御系あるいはキャプスタンモータ制御系のいずれかの
シフトレジスタの各段に記憶されるビットがすべて“0"
のときにリセット信号がOR回路16cから発生する。その
結果、フリップフロップ17のデータがリセットされるの
は、電源“ON"時点の初期状態かあるいは比較的長期間
に亙ってシリンダモータ制御系，キャプスタンモータ制
御系のいずれかの制御系の位相ロック状態が解除された
ときになる。このようなときには、画面表示をしても乱
れた画像しが得られないので、画面表示許可信号を解除
すべき状態になる。

このように、４段のシフトレジスタを用いることによ
り、位相ロック状態がある程度固定化し、安定した状態
において即座に画面表示許可信号を発生させることがで
きる。しかも、この画面表示許可信号は、シリンダ制御
系とキャプスタン制御系のいずれもが位相ロック状態に
入り、安定した直後に近い時点となるので、従来のよう
にそれぞれが安定化するまでの十分な時間を確保するこ
となく、短時間で画面表示許可信号を発生させ、即座に
画像表示することができる。

以上説明してきたが、実施例では、シフトレジスタ1
3,14の段数は、４段構成としているが、これは、ビデオ
機器の位相制御回路の特性に応じて決定すればよく、複
数段のシフトレジスタがシリンダ制御系とキャプスタン
制御系の双方に設けられていればよい。

実施例では、台形波区間パルスをサンプルするサンプ
ルパルスは、FGパルスに同期させ、PGの位相に合わせた
所定の周波数の信号から生成しているが、これは、少な
くともPGパルスに同期し、その位相がパルスに適合し、
かつ、位相カウンタの周期と同じか、その整数倍の周期
のパルスであればよい。また、この発明では、このよう
なサンプルパルスによる位相ロック検出に限定されるも
のではなく、シリンダモータ制御系及びキャプスタンモ
ータ制御系のそれぞれの位相制御回路から所定の周期で
位相ロック信号を得られればそれを利用してもよい。こ
のような場合は、所定の周期で位相ロック信号を受けれ
ばよく、シフトレジスタの段数は、位相ロック信号を得
るこの場合の周期との関係で決定し、位相ロック状態が
ほぼ完了した時点でロック状態検出信号を発生すればよ
い。

［発明の効果］ 以上の説明から理解できるようにこの発明にあって
は、シリンダモータ制御系及びキャプスタンモータ制御
系のそれぞれに対応してシフトレジスタを設けて、それ
ぞれのシフトレジスタに位相ロック検出信号をフラグビ
ットとして所定の周期で記憶していき、全てのシフトレ
ジスタの記憶ビットが位相ロック検出信号発生状態を示
しているときに画面表示許可信号を発生するようにして
いるので、位相ロック検出信号が複数回連続して検出さ
れるほぼ安定した位相ロック状態に入って即座に画面表
示を行うことができる。

その結果、電源“ON"と同時にクイックスタートで画
面表示ができるビデオ機器が実現できる。

【図面の簡単な説明】

第１図は、この発明のビデオ機器の画面表示許可信号発
生回路をVTRに適用した場合に一実施例のブロック図、
第２図は、その動作を説明するためのタイミングチャー
トである。 １……画面表示許可信号発生回路、２……シリンダ制御
系の位相制御回路、3,6……位相カウンタ、3a,7a……台
形波区間パルス、４……シリンダ制御系のサンプルパル
ス発生回路、4a,7a……サンプルパルス、５……キャプ
スタン制御系の位相制御回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】シリンダモータ位相制御系から第１の位相
   ロック検出信号を所定の周期で受けてそれをビット情報
   として記憶し、その周期に対応してシフトする第１のシ
   フトレジスタと、キャプスタンモータ位相制御系から第
   ２の位相ロック検出信号を所定の周期で受けてそれをビ
   ット情報として記憶し、その周期に対応してシフトする
   第２のシフトレジスタと、第１及び第２のシフトレジス
   タの各段に第１及び第２の位相ロック検出信号の前記ビ
   ット情報が記憶されたことを検出する検出回路と、この
   検出回路からの検出信号を記憶し、この検出信号に応じ
   て画面表示許可信号を発生する記憶回路とを備えること
   を特徴とするビデオ機器の画面表示許可信号発生回路。