JPH08340455A

JPH08340455A - 画像信号処理装置

Info

Publication number: JPH08340455A
Application number: JP7147690A
Authority: JP
Inventors: Kuniaki Saito; 邦昭斎藤
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1995-06-14
Filing date: 1995-06-14
Publication date: 1996-12-24

Abstract

(57)【要約】【目的】非格子状の画素配列の撮像素子を適用しながら
もコンピュータに取り込むに適合した格子状配列の画素
に相応する画像データを得ることができるようにする。【構成】固体撮像素子の画素配列を格子状配列と仮定し
たものに相応する仮想画像空間の各仮想画素位置におけ
る当該一の色の画素出力に相応する各画素データを、当
該仮想画素の近傍に位置する上記非格子状の配列による
複数の実画素からの画素信号に基づいて生成する格子状
配列画素データ生成手段を備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、適用された撮像素子に
より撮影された画像を扱う画像信号処理装置、特に、印
刷等を行なうことを予定して撮像画像をコンピュータ
（パーソナルコンピュータ）に入力するための機能を備
えた画像信号処理装置に関する。

【０００２】

【従来の技術】Ｘ−Ｙアドレス方式やＣＣＤ等の固体撮
像素子を適用した単板式のカラー撮像装置は従来より既
に普及している。一般にこの種の撮像装置に適用されて
いる固体撮像素子では、各々自己に該当するフィルター
色に対応した光電変換出力を得るようになされた光電変
換単位領域である各色の画素が水平方向に周期性を以て
現れるように整列してなる複数の水平画素列を成す如く
配列され、且つ、垂直方向に隣接して対をなす関係にあ
る水平画素列相互間では、同一のフィルター色に対応す
る画素の水平方向位置が、１画素の水平方向の幅を単位
ピッチとして２分の１ピッチずれた関係となるように配
列されることにより、上記対をなす関係にある水平画素
列中の３色の画素が相互に近接して位置して概略デルタ
状の位置関係を成すように構成されている。このような
構成になる固体撮像素子は、例えば、特開平１−２７４
５７９号公報等にも開示されている。

【０００３】このような、３色の色フィルター（画素）
がデルタ状の位置関係を成すように構成されてなる方式
の撮像素子は、色フィルターが縦ストライプ状に配列さ
れた方式の撮像素子やモザイク状に配列された方式の撮
像素子に較べ、撮像の２次元ナイキスト限界に関し、等
方性に優れるという利点がある。また、Ｒ，Ｇ，Ｂの３
色の色フィルターをデルタ状の位置関係をなすように配
すれば、Ｒ，Ｇ，Ｂ各色について、それらの個数と配置
について均一性を確保できる。従って、この点では、上
記方式の固体撮像素子は、一般に画像の再現についての
等方性や色の再現性について厳格な特性が要求される画
像入力装置に好適なものであるということができる。

【０００４】以下に、代表的な色フィルターの配列方式
毎の解像特性等について更に詳細に述べる。図２０は単
板式カラー撮像素子のカラーフィルター配列方式の相違
による撮像のナイキスト限界特性（再現能力の限界特
性）の違いを示す図である。同図（ａ）は縦ストライプ
配列、同図（ｃ）はモザイク配列、同図（ｅ）は本願発
明に適用する素子もこれに属するデルタ（Δ）配列のも
のを夫々示す。即ち、図２０（ｅ）の例における撮像素
子は、各々自己に該当するフィルター色に対応した光電
変換出力を得るようになされた光電変換単位領域である
各色の画素が水平方向に周期性を以て現れるように整列
してなる複数の水平画素列を成す如く配列され且つ垂直
方向に隣接して対をなす関係にある水平画素列相互間で
は、同一のフィルター色に対応する画素の水平方向位置
が、１画素の水平方向の幅を単位ピッチとして２分の１
ピッチずれた関係となるように配列されることにより、
上記対をなす関係にある水平画素列中の３色の画素が相
互に近接して位置して概略デルタ状の位置関係を成すよ
うに構成される。

【０００５】図２０（ａ）の縦ストライプ配列では、垂
直方向にＲ，Ｂ，Ｇ各色のフィルターが帯状に延長され
て配され、水平方向にはこのＲ，Ｂ，Ｇ各色がこの順に
周期的に繰り返される形態をとるため、垂直方向には
Ｒ，Ｂ，Ｇの各該当する色に関してはナイキスト限界特
性（再現能力の限界特性）が良好であるが、水平方向に
は３画素目毎にしか該当色の現実の出力を得ることが出
来ないためナイキスト限界特性が劣る。このようなナイ
キスト限界特性を公知の逆格子の表記方法（テレビジョ
ン学会誌：Vol.46,No.5 (1992) pp.615 〜623 等参照）
により図２０（ｂ）に示してある。尚、各図において
“ｄ”は隣接画素の中心間の距離であり、図２０
（ｂ），図２０（ｄ）及び図２０（ｆ）の各図におい
て、方形乃至多角形の閉じた線図は、各対応するカラー
フィルター配列方式毎の解像ナイキスト限界領域であ
る。この線図に、再現可能な空間周波数のμ，ν成分
（縦縞，横縞）に対するナイキスト周波数μN ，νN 及
び全方向に関してのナイキスト周波数の最大成分と最小
成分との比（ｆMAX ／ｆMIN ）が示してある。図２０
（ｂ），図２０（ｄ）及び図２０（ｆ）の各図相互の比
較により、容易に了解される通り、デルタ（Δ）配列の
ものが最も等方性に優れた特性を呈する。

【０００６】一方、撮像素子により撮像した画像を印刷
に供する場合、一般に、一次的なＲ，Ｂ，Ｇの色信号を
二次的なイエロー，シアン，マゼンタ，及びブラックの
信号に変換して印刷用の版を作成することが行われる。
このような信号変換を行なうことを前提とするとき、一
次的なＲ，Ｂ，Ｇの色信号は各色についてＳ／Ｎやデー
タ量が等しいことが望ましく、また、解像の等方性に優
れることが望ましい。また、撮像の解像度が高いことが
要求されることは勿論である。以上の観点で見るとき、
図２０（ａ）の縦ストライプ配列は解像度の等方性に不
足し、図２０（ｃ）のモザイク配列ではＧ成分に対して
Ｒ，Ｂの各成分が不足するほか等方性にも未だ不足する
が、図２０（ｅ）のデルタ（Δ）配列はこの趣旨に最も
適合する方式であると言える。

【０００７】

【発明が解決しようとする課題】しかしながら、他方、
コンピュータ（パーソナルコンピュータ）への撮像画像
の取り込みや、印刷製版用のディジタルプリプレスにお
ける電子画像については、一般に、画像データが正方画
素（正方格子状の配列を有する画素）に相応するもので
あることを要する。このため、上述のような３色の画素
がデルタ状の位置関係を成すように構成されてなる方式
の撮像素子を、コンピュータに取り込むための電子画像
を得るための素子としてそのまま適用することはできな
い。特開平１−２７４５７９号公報には、同一のフィル
ター色に対応する画素の水平方向位置が、１画素の水平
方向の幅を単位ピッチとして２分の１ピッチずれた関係
となるように配列されて、３色の色フィルターがデルタ
状の位置関係をなすようなされた撮像素子について、イ
ンターレースのフィールド毎に画素出力を点順次化する
ためのスイッチングパルスの移相を１８０度シフトする
ことによって水平解像度の高い輝度信号を得る技術が開
示されるも、出力画像データをコンピュータに取り込む
に適合したものとするについての課題認識乃至はそのた
めの手段等については一切提案されていない。

【０００８】本願発明は叙上に鑑みてなされたものであ
り、各々自己に該当するフィルター色に対応した光電変
換出力を得るようになされた光電変換単位領域である各
色の画素が水平方向に周期性を以て現れるように整列し
てなる複数の水平画素列を成す如く配列され、且つ、垂
直方向に隣接して対をなす関係にある水平画素列相互間
では、同一のフィルター色に対応する画素の水平方向位
置が、１画素の水平方向の幅を単位ピッチとして２分の
１ピッチずれた関係となるように配列されることによ
り、上記対をなす関係にある水平画素列中の３色の画素
が相互に近接して位置して概略デルタ状の位置関係を成
すように構成された撮像素子を適用しながらも、コンピ
ュータに取り込むに適合した正方画素に相応する画像デ
ータを得ることができるようにしたこの種の画像信号処
理装置を提供することを目的とする。

【０００９】

【課題を解決するための手段及び作用】上記目的を達成
すべく、本願発明の画像信号処理装置は、一つの広義の
表現によれば：各々自己に該当するフィルター色に対
応した光電変換出力を得るようになされた光電変換単位
領域である各色の画素が２次元的且つ非格子状に配列さ
れてなる光電変換面からの画素信号が所定の態様で順次
読み出されるように構成された固体撮像素子を適用し、
この固体撮像素子の出力に基づいてカラー画像信号を得
るようになされた画像信号処理装置であって、同固体撮
像素子の画素配列を格子状配列と仮定したものに相応す
る仮想画像空間の各仮想画素位置における当該一の色の
画素出力に相応する各画素データを、当該仮想画素の近
傍に位置する上記非格子状の配列による複数の実画素か
らの画素信号に基づいて生成する格子状配列画素データ
生成手段を備えたことを特徴とするものであり…（１）また、一つの限定的表現によれば：各々自己に該当する
フィルター色に対応した光電変換出力を得るようになさ
れた光電変換単位領域である各色の画素が水平方向に周
期性を以て現れるように整列してなる複数の水平画素列
を成す如く配列され且つ垂直方向に隣接して対をなす関
係にある水平画素列相互間では、同一のフィルター色に
対応する画素の水平方向位置が、１画素の水平方向の幅
を単位ピッチとして２分の１ピッチずれた関係となるよ
うに配列されることにより、上記対をなす関係にある水
平画素列中の３色の画素が相互に近接して位置して概略
デルタ状の位置関係を成すように構成された固体撮像素
子を適用し、この固体撮像素子の出力に基づいてカラー
画像信号を得るようになされた画像信号処理装置であっ
て、同固体撮像素子の画素配列を格子状配列と仮定した
ものに相応する仮想画像空間の各仮想画素位置における
当該一の色の画素出力に相応する各画素データを、上記
対をなす関係にある水平画素列中の各該当する上記概略
デルタ状の位置関係にある３色の実画素からの画素信号
に基づいて生成する格子状配列画素データ生成手段を備
えたことを特徴とするものであり…（２）更に、他の一つの限定的表現によれば：各々自己に該当
するフィルター色に対応した光電変換出力を得るように
なされた光電変換単位領域である各色の画素が水平方向
に周期性を以て現れるように整列してなる複数の水平画
素列を成す如く配列され且つ垂直方向に隣接して対をな
す関係にある水平画素列相互間では、同一のフィルター
色に対応する画素の水平方向位置が、１画素の水平方向
の幅を単位ピッチとして２分の１ピッチずれた関係とな
るように配列されることにより、上記対をなす関係にあ
る水平画素列中の３色の画素が相互に近接して位置して
概略デルタ状の位置関係を成すように構成された固体撮
像素子を適用し、この固体撮像素子の出力に基づいてカ
ラー画像信号を得るようになされた画像信号処理装置で
あって、同固体撮像素子の画素配列を格子状配列と仮定
したものに相応する仮想画像空間の各仮想画素について
それらの各中心位置が、上記固体撮像素子の各水平画素
列のうちの偶数番目または奇数番目のいずれか一方に該
当する各水平画素列に属する各実画素の四隅に相当する
位置にあるものと仮定したときの、これら各仮想画素の
出力に相応する各画素データを、上記対をなす関係にあ
る水平画素列中の各該当する実画素からの画素信号に直
接または間接に依拠して生成することにより、上記実画
素総数の略々３倍の数の仮想画素を表すデータを得るよ
うになされた格子状配列画素データ生成手段を備えたこ
とを特徴とするものであり…（６）また、他の限定的構成のものとして：各々自己に該当す
るフィルター色に対応した光電変換出力を得るようにな
された光電変換単位領域である各色の画素が水平方向に
周期性を以て現れるように整列してなる複数の水平画素
列を成す如く配列され、且つ、垂直方向に隣接して対を
なす関係にある水平画素列相互間では、同一のフィルタ
ー色に対応する画素の水平方向位置が、１画素の水平方
向の幅を単位ピッチとして２分の１ピッチずれた関係と
なるように配列されることにより、上記対をなす関係に
ある水平画素列中の３色の画素が相互に近接して位置し
て概略デルタ状の位置関係を成すように構成された固体
撮像素子を適用し、この固体撮像素子の出力に基づいて
カラー画像信号を得るようになされた画像信号処理装置
であって、同固体撮像素子の画素配列を格子状配列と仮
定したものに相応する仮想画像空間の各仮想画素位置に
おける当該一の色の光電変換出力に相応する各画素デー
タを、上下に隣接する３つの水平画素列中の同一色の最
近接関係にある３つの実画素からの画素信号に基づいて
生成する格子状配列画素データ生成手段を備えたことを
特徴とするものである…（１８）

【００１０】

【実施例】以下、図面を参照して本願発明の実施例につ
き詳述することにより、本願発明を明らかにする。図１
は、本発明の一実施例に適用される撮像素子（固体撮像
素子）の画素配列を示す図である。図示の通り、この素
子における色フィルターの配列は、例えば、各奇数行
（水平方向に延長した奇数番目の各画素列）１０，１
２，…ではＲ→Ｂ→Ｇの順での画素配列が循環的に繰り
返される形態をとり、各偶数行１１，〜，…では、上記
各奇数行とは水平方向に１／２画素ピッチずれた関係
で、Ｒ→Ｂ→Ｇの順での画素配列が循環的に繰り返され
る形態をとる。上記構成は、撮像素子の光電変換の単位
領域毎にそれらの開口部に対応して各該当する色のフィ
ルターをコーティングすることにより実現されている。
而して、完成された形態において、上記固体撮像素子
は、各々自己に該当するフィルター色に対応した光電変
換出力を得るようになされた光電変換単位領域である各
色の画素が水平方向に周期性を以て現れるように整列し
てなる複数の水平画素列を成す如く配列され且つ垂直方
向に隣接して対をなす関係にある水平画素列相互間で
は、同一のフィルター色に対応する画素の水平方向位置
が、１画素の水平方向の幅を単位ピッチとして２分の１
ピッチずれた関係となるように配列されることにより、
上記対をなす関係にある水平画素列中の３色の画素が相
互に近接して位置して概略デルタ状の位置関係を成す。

【００１１】図１の固体撮像素子は、Ｘ−Ｙアドレス型
の撮像素子であり、各画素からの光電変換出力を当該画
素を特定して読み出すため各水平画素列毎に対応するよ
うにしてスイッチング素子群９a,９ｂ，９ｃが設けら
れ、これらスイッチング素子群９a,９ｂ，９ｃが水平シ
フトレジスタ１３及び垂直シフトレジスタ１４により選
択的に駆動されて順次画素毎に読み出しがなされる。こ
の読み出しによる撮像素子出力は奇数番目の各画素列及
び偶数番目の各画素列に対応して、出力ラインｌ１及び
ｌ２から出力される。

【００１２】次に、図２及び図３を用いて上記撮像素子
からの信号を読み出すタイミング及び読み出すための構
成について説明する。図２（ａ）は同撮像素子の画素配
列と、後に詳述する仮想画素の分布を示す図であり、図
２（ｂ）は同撮像素子から図２（ａ）中の上記各仮想画
素を表わす信号（ディジタルデータの形式で出力され
る）を導出するタイミングを示す図、図３（ａ）は図２
（ｂ）のタイミングで画素データを導出するための構成
である格子状配列画素データ生成手段についてその一例
を示す図、図３（ｂ）は、図３（ａ）と同趣旨の手段を
アナログ回路を主体にして具現化した例を示す図であ
る。

【００１３】図２（ａ）では、説明の便宜上、順次の水
平画素列（行）はＬ1,Ｌ2,Ｌ3,Ｌ4,Ｌ5,Ｌ6 の限りで略
式に表現してあるが、現実の素子ではこれより遙に多数
の画素列が存在する。当然ながら、水平方向の各色の画
素数についても図示の限りで略式に表現してある。図２
（ａ）中で黒点で示されたものは、同固体撮像素子の画
素配列を格子状配列と仮定したものに相応する仮想画像
空間の各仮想画素位置（当該仮想画素の中心位置）を表
わす指標である。本実施例では、これら各仮想画素に相
応する各画素データを、垂直方向に隣接して対をなす関
係にある水平画素列（例えば、Ｌ1 とＬ2 ；Ｌ3 とＬ4
；Ｌ5 とＬ6 ）中の各該当する上記概略デルタ状の位
置関係にある３色の実画素Ｒn,Ｂn,Ｇn からの画素信号
に基づいて生成する図３の格子状配列画素データ生成手
段を備える。図２（ａ）に表されたこれら各仮想画素に
相応する各画素データ算出の基礎となる上記概略デルタ
状の位置関係にある３色の実画素Ｒn,Ｂn,Ｇn により占
められる仮想領域に注目すれば、この例では、各仮想領
域は相互に隣接した関係にあるものどうしで互いに重畳
することがない。図３（ａ）の格子状配列画素データ生
成手段の構成、及び、図２（ａ）中で黒点で示された各
仮想画素に相応する各画素データを図２（ｂ）のタイミ
ングで読み出す動作について、図３（ａ）及び図２
（ｂ）に基づいて説明する。撮像素子１１０の対をなす
関係にある水平画素列（例えば、Ｌ1,Ｌ2 ）からの実画
素出力は夫々プリアンプ１０１ａ，１０１ｂにより増幅
された後、各対応して設けられたプロセスアンプ１０２
ａ，１０２ｂによって処理されて各色の画素に対応した
正規の画像信号が形成され、これらプロセスアンプ１０
２ａ，１０２ｂの出力が夫々Ａ／Ｄ変換器１０３ａ，１
０３ｂでディジタル画素データに変換される。各Ａ／Ｄ
変換器１０３ａ，１０３ｂの画素データは、図２（ｂ）
の上段２行のデータ導出タイミングに示される通り、水
平走査に沿った順次の画素データの発現タイミングが双
方のライン（Ｌ1,Ｌ2 ）間で同期した関係で出力され
る。而して、一方のＡ／Ｄ変換器１０３ａの出力につい
ては別段の遅延がかけられることなくセレクタ１０５の
一方の入力に供給される。また、他方のＡ／Ｄ変換器１
０３ｂの出力については、各実画素読み出しの周波数と
同じ周波数ｆのラッチパルス（図２（ｂ）の、上から３
行目にその発現のタイミングが示される）によりラッチ
回路１０４でラッチされることにより遅延がかけられ図
２（ｂ）中“ラッチ後Ｌ2 ”と表記された行に表された
ような形でセレクタ１０５の他方の入力に各供給され
る。セレクタ１０５では周波数２ｆの切換パルス（図２
（ｂ）の、上から５行目にその発現のタイミングが示さ
れる）に基づいて双方の入力を交互に出力させるように
切り換えることにより周波数２ｆ（即ち、各実画素読み
出し周波数の２倍の周波数）での点順次画素データ出力
を得る（図２（ｂ）の、最下行にその発現のタイミング
が示される）。この点順次画素データが図２（ａ）中で
黒点で示された各仮想画素に相応する各画素データであ
る。図３（ａ）の格子状配列画素データ生成手段では、
更に、上述の様な点順次の画素データに対して、各画素
データ出力期間の夫々の中間時点で到来する周波数２ｆ
のラッチパルスにより上記点順次の画素データをラッチ
することにより最終的な点順次の画素データ出力を得る
ように構成されている。これは、セレクタ１０５での信
号切換の過渡現象によりレベルの乱れが生じる虞れのあ
る期間を避けて安定した画素データ出力を得るためであ
る。

【００１４】図３（ｂ）は、図３（ａ）と同趣旨の格子
状配列画素データ生成手段をアナログ回路を主体にして
具現化した例を示す図である。同図の回路は、撮像素子
１１０の対をなす関係にある水平画素列からの実画素出
力（例えば、同期して出力されるＬ1,Ｌ2 ）について、
Ｌ1 についてはそのまま、Ｌ2 については遅延回路１１
１によって１／２画素相応期間遅延させて夫々アナログ
スイッチ１１２（切換スイッチ）の入力に供給するよう
になされ、このアナログスイッチ１１２では双方の入力
を周波数２ｆ（即ち、各実画素読み出し周波数の２倍の
周波数）で切り換えて選択的に出力せしめる。このアナ
ログスイッチ１１２の出力信号は既に周波数２ｆの点順
次の画素信号になっているが、更にこの点順次の画素信
号は、プリアンプ１１３及び更にその後段のプロセスア
ンプ１１４により正規のレベルのアナログ点順次画素信
号に変換された後、Ａ／Ｄ変換器１１５でディジタル画
素データに変換される。

【００１５】図４，図５，図６及び図７は、本願発明の
他の実施例を説明するための図であり、図４は既述の図
２（ａ）と同様の表記法により、発明に適用される撮像
素子における所謂Δ配列の実画素と格子状配列の仮想画
素の位置関係を示す模式図、図５及び図６は図４中黒点
で示された仮想画素のデータを得る過程での動作のタイ
ミングを示す図、図７は装置の構成を示すブロック図で
ある。

【００１６】図４を参照して良く理解される通り、本例
では、固体撮像素子の画素配列を格子状配列と仮定した
ものに相応する仮想画像空間の各仮想画素についてそれ
らの各中心位置が、上記固体撮像素子の各水平画素列の
うちの偶数番目（Ｌ2,Ｌ4,Ｌ6 ）または奇数番目（Ｌ1,
Ｌ3,Ｌ5 ）のいずれか一方に該当する各水平画素列に属
する各実画素の四隅に相当する位置にあるものと仮定し
て各仮想画素を設定したものである。本例では、以下に
詳述する通り、これら各仮想画素の出力に相応する各画
素データ（各仮想水平画素列Ｌa,Ｌb,Ｌc,Ｌd,…の仮想
画素の出力に相応する各画素データ）を、対をなす関係
にある水平画素列（例えば、Ｌ1 とＬ2；Ｌ3 とＬ4 ；
Ｌ5 とＬ6 ）中の各該当する実画素からの画素信号に直
接または間接に依拠して生成することにより、上記実画
素総数に相応する数の仮想画素を表すデータを得るよう
になされた格子状配列画素データ生成手段を備える。

【００１７】図４の通り、仮想水平画素列Ｌa の各画素
データは対をなす関係にある水平画素列であるＬ1 とＬ
2 に属する各該当する実画素から算出され、例えば、仮
想水平画素列Ｌa の一番左側に位置する仮想画素につい
ては概略デルタ状の位置関係にある３色の実画素Ｒ1,Ｂ
1,Ｇ1 により占められる仮想領域のこれらＲ1,Ｂ1,Ｇ1
の実画素データに基づき算出され、同じ仮想水平画素列
Ｌa の左側ら２番目に位置する仮想画素については概略
デルタ状の位置関係にある３色の実画素Ｂ1,Ｒ2,Ｇ2 に
より占められる仮想領域のこれらＢ1,Ｒ2,Ｇ2 の実画素
データに基づき算出され、同様に、仮想水平画素列Ｌa
の左側ら３番目に位置する仮想画素については概略デル
タ状の位置関係にある３色の実画素Ｇ2,Ｒ3,Ｂ2 により
占められる仮想領域のこれらＧ2,Ｒ3,Ｂ2 の実画素デー
タに基づき算出され、以下、同様にして仮想水平画素列
Ｌa の各仮想画素データが夫々算出される。また、仮想
水平画素列Ｌb の左から２番目に位置する仮想画素につ
いては概略デルタ状の位置関係にある３色の実画素Ｇ1,
Ｒa,Ｂa により占められる仮想領域のこれらＧ1,Ｒa,Ｂ
a の実画素データに基づき算出され、同じ仮想水平画素
列Ｌb の左側ら３番目に位置する仮想画素については概
略デルタ状の位置関係にある３色の実画素Ｒ2,Ｂa,Ｇb
により占められる仮想領域のこれらＲ2,Ｂa,Ｇb の実画
素データに基づき算出され、同様に、仮想水平画素列Ｌ
b の左側ら４番目に位置する仮想画素については概略デ
ルタ状の位置関係にある３色の実画素Ｂ2,Ｇb,Ｒc によ
り占められる仮想領域のこれらＢ2,Ｇb,Ｒc の実画素デ
ータに基づき算出され、以下、同様にして仮想水平画素
列Ｌb の各仮想画素データが夫々算出される。このよう
な仮想画素データの算出は、図４で、仮想水平画素列Ｌ
b よりも下方に設定された順次の各仮想水平画素列Ｌc,
Ｌd,…についても、夫々同様にしてなされる。図４につ
き上述した各仮想画素データ算出の基礎となる各３色の
実画素Ｒ1,Ｂ1,Ｇ1 により占められる仮想領域（Ｒ1,Ｂ
1,Ｇ1 ；Ｂ1,Ｒ2,Ｇ2 ；Ｇ2,Ｒ3,Ｂ2 ；…；…）に注目
して仮想画素データの算出手段を表現すれば、当該固体
撮像素子の対をなす関係にある水平画素列（例えば、Ｌ
1 とＬ2 ；Ｌ3 とＬ4 ；Ｌ5 とＬ6）中の相互に隣接し
た位置関係にある各該当する３色の実画素（Ｒ1,Ｂ1,Ｇ
1 ；Ｂ1,Ｒ2,Ｇ2 ；Ｇ2,Ｒ3,Ｂ2 ；…；…）で占められ
る各仮想領域を、当該一の仮想領域を構成する３つの実
画素（例えば、Ｒ1,Ｂ1,Ｇ1 ）のうちの一側方の実画素
（Ｂ1 ）と該一の仮想領域の隣接領域を構成する３つの
実画素（Ｂ1,Ｒ2,Ｇ2）のうちの他側方の実画素（Ｂ1
）とが同一画素（Ｂ1 ）となる関係で重畳するように
想定したときの、これら各仮想領域の略々中心に位置す
る仮想画素に相応するものとして、これら各該当する３
色の実画素からの画素信号に基づいて格子状配列の上記
各仮想画素データを生成するものであると言うことがで
きる。

【００１８】図５は、仮想水平画素列Ｌa の各仮想画素
データを対をなす関係にある水平画素列であるＬ1 とＬ
2 に属する各該当する実画素から生成する処理における
タイミング図であり、図７は、この処理を行うための構
成を示すブロック図である。

【００１９】図７の通り、固体撮像素子２０１から導出
される隣接水平２ライン（Ｌ1,Ｌ2）の実画素出力は各
対応して設けられたプリアンプ２０２ａ，２０２ｂによ
り増幅された後、各対応して設けられたプロセスアンプ
２０３ａ，２０３ｂによって処理されて各色の画素に対
応した正規の画像信号が形成され、これらプロセスアン
プ２０３ａ，２０３ｂの出力が夫々Ａ／Ｄ変換器２０４
ａ，２０４ｂでディジタル画素データに変換される。各
Ａ／Ｄ変換器２０４ａ，２０４ｂの画素データは、図５
の上段２行のデータ生成タイミングに示される通り、水
平走査に沿った順次の画素データの発現タイミングが双
方のライン（Ｌ1,Ｌ2 ）間で同期した関係で出力され
る。而して、一方のＡ／Ｄ変換器２０４ａの出力につい
ては２つの系統に分離され、一方の系統については別段
の遅延がかけられることなくセレクタ２０７の第１の入
力に供給され、他方の系統についてはカスケード接続さ
れた２段のラッチ回路２０５ａ，２０６ａで、各実画素
読み出しの周波数と同じ周波数ｆのラッチパルスＰ1,Ｐ
2 （図５の、上から３行目及び５行目にその発現のタイ
ミングが示される通り、ラッチパルスＰ1,Ｐ2 は相互に
１／２画素相応分だけ位相がずれた関係にある）により
夫々１／２画素相当の遅延がかけられ図５中“２回ラッ
チによるＬ1 遅延”と表記された行に表されたような形
でセレクタ２０７の第２の入力に各供給される。また、
他方、Ａ／Ｄ変換器２０４ｂの出力についてはカスケー
ド接続された２段のラッチ回路２０５ｂ，２０６ｂで、
上述のラッチパルスＰ1,Ｐ2 により夫々１／２画素相当
の遅延がかけられ図５中“２回ラッチによるＬ2 遅延”
と表記された行に表されたような形でセレクタ２０７の
第３の入力に供給される。セレクタ２０７では上述のラ
ッチパルスＰ2 を切換パルスとして受け該切換パルスＰ
2 に基づいて上記第１，第２，第３の入力を順次切り換
えて出力させるようにして結果的に、出力側のＢの系統
には常にＢの画素データが、Ｒの系統には常にＲの画素
データが、Ｇの系統には常にＧの画素データがＢ，Ｒ，
Ｇ各系統同時化されて出力されるようになる（図５の下
方３行）。Ｂ，Ｒ，Ｇ各系統の出力データは、各対応し
て設けられたメモリ２０９，２１０，２１１に順次格納
される。図７中、破線図示のブロック２１２がこの実施
例における格子状画素データ生成手段の中枢的な機能ブ
ロックを成している。図４の仮想水平画素列Ｌa の各仮
想画素データを対をなす関係にある水平画素列であるＬ
1 とＬ2 に属する各該当する実画素から生成する処理は
上述のようにしてなされるが、仮想水平画素列Ｌb の各
仮想画素データを対をなす関係にある水平画素列である
Ｌ2 とＬ3 に属する各該当する実画素から生成する処理
も総じて略同様であるが、部分的に若干異なる。即ち、
対をなす関係にある水平画素列であるＬ2とＬ3 に属す
る各該当する実画素データが、水平走査に沿った順次の
画素データの発現タイミングについて双方のライン（Ｌ
2,Ｌ3 ）間で同期した関係で出力されるところ、このラ
インＬ2 とＬ3 の対に関する場合は、Ｌ1 とＬ2 の対に
ついて上述したものとは異なり、一方のラインＬ2 につ
いてのみ１Ｈ遅延回路２０８により１水平走査期間（１
Ｈ）相応の遅延を与えた上、図７の通り、上述した機能
ブロック２１２に供給される。機能ブロック２１２で
は、図６に示された通り、この１Ｈ相応分遅延したライ
ンＬ2 を更に１画素相応分（１クロック）遅延させてな
る画素データ（セレクタに対する第１の入力），ライン
Ｌ3 の画素データ（セレクタに対する第２の入力），及
びこのラインＬ3 を更に１画素相応分（１クロック）遅
延させてなる画素データの３系統の画素データ（セレク
タに対する第３の入力）を生成し、これら３系統の画素
データを、Ｌ1 とＬ2 の対について上述したと同様セレ
クタで切換え、結果的に、出力側のＢの系統には常にＢ
の画素データが、Ｒの系統には常にＲの画素データが、
Ｇの系統には常にＧの画素データが出力され、Ｂ，Ｒ，
Ｇ各系統同時化されて出力されるようになる（図６の下
方３行）。

【００２０】図８，図９，図１０及び図１１は、本願発
明の更に他の実施例を説明するための図であり、図８は
既述の図２（ａ）と同様の表記法により、発明に適用さ
れる撮像素子における所謂Δ配列の実画素と黒点で示さ
れた格子状配列の仮想画素、並びに、これら黒点で示さ
れた第１の各仮想画素のデータに基づき生成する第２の
各仮想画素のデータに対応する画素位置（×）の位置関
係を示す模式図、図９及び図１０は図８中「×」で示さ
れた仮想画素のデータを得る過程での動作のタイミング
を示す図、図１１は装置の構成を示すブロック図であ
る。

【００２１】図８を既述の図２（ａ）と比較して理解さ
れる通り、図８中黒点で示された第１の各仮想画素は図
２（ａ）おけるのものと同じである。従って、図８中の
これら黒点で示された第１の各仮想画素のデータは図２
（ｂ）の最下行にその発現のタイミングが示された点順
次画素データである。図１１に装置の構成が示された本
実施例では、これら黒点で示された第１の各仮想画素の
データに基づいて、これらのデータに図９及び図１０に
そのタイミングが示されるような画像データ処理を施す
ことにより、図８中「×」で示された仮想画素のデータ
を第２の各仮想画素のデータとして得る。以下にこの画
像データ処理につき説明する。図９の第１行に示された
ものは図２（ｂ）の最下行にその発現のタイミングが示
された点順次画素データであって、図８中で実画素の水
平画素列（行）Ｌ1 とＬ2 の間に位置する第１の各仮想
画素でなる仮想画素列（行）ＬA に属するものである。
この第１行に示された点順次画素データ（第１の仮想画
素データ）に対し、これを１クロック（夫々の色データ
出力の毎回の継続時間）遅延せしめた点順次画素データ
（図９の第２行）、及び、２クロック遅延せしめた点順
次画素データ（図９の第３行）を夫々得る。次に、上記
した図９の第１行，第２行，及び，第３行の各点順次画
素データを図９の第４行に示されたような２クロック周
期のサンプリングパルスによりサンプリングして図９の
第５行，第６行，及び，第７行に示されたような２クロ
ック周期の各点順次画素データを得る。更に、これら第
５行，第６行，及び，第７行に示された２クロック周期
の各点順次画素データをセレクタ手段により順次切り換
えて出力することにより、図９の第８行，第９行，及
び，第１０行に示されたように、Ｒの系統には常にＲの
画素データが、Ｇの系統には常にＧの画素データが、Ｂ
の系統には常にＢの画素データが、出力され、Ｂ，Ｒ，
Ｇ各系統同時化されて２クロック周期の同時化出力を得
ることとなる。図９の第８行，第９行，及び，第１０行
に示されたものが上記の第２の各仮想画素のデータであ
って、例えば、この同時化出力のＲ1,Ｇ1,Ｂ1 によって
第２の仮想画素Ｐ1 が、Ｒ2,Ｇ2,Ｂ1 によって第２の仮
想画素Ｐ2 が、Ｒ3,Ｇ2,Ｂ2 によって第２の仮想画素Ｐ
3 が、Ｒ3,Ｇ2,Ｂ3 によって第２の仮想画素Ｐ4 が、Ｒ
4,Ｇ4,Ｂ3 によって仮想画素Ｐ5 が、各表わされること
になる。これら第２の仮想画素Ｐ1 〜Ｐ5 が、図８中で
実画素の水平画素列（行）Ｌ1 とＬ2 の間に位置する一
の水平画素列（行）Ｌａに属する各第２の仮想画素であ
る。

【００２２】一方、図８中で実画素の水平画素列（行）
Ｌ3 とＬ4 の間に位置する他の一の水平画素列（行）Ｌ
ｂに属する各第２の仮想画素Ｐa,Ｐb,Ｐc,Ｐd,…のデー
タを生成するための画像データ処理が図１０に示された
タイミングで行われる。

【００２３】図１０の通り、同図の第１行に表わされた
ように、上記仮想画素列（行）ＬAに属する点順次画素
データ（第１の仮想画素データ）を１水平走査期間（１
Ｈ）遅延せしめた画素データと、第２行に表わされたよ
うに、この第１行に示された点順次画素データを１クロ
ック遅延せしめた点順次画素データを得る。図１０の第
３行に示されたものは、図８中で実画素の水平画素列
（行）Ｌ3 とＬ4 の間に位置する仮想画素列（行）ＬB
に属する第１の各仮想画素の点順次画素データである。
この仮想画素列（行）ＬB に属する第１の各仮想画素の
点順次画素データに対し、これを１クロック（夫々の色
データ出力の毎回の継続時間）遅延せしめた点順次画素
データ（図１０の第４行）を更に１クロック、従って元
の仮想画素の点順次画素データを結果的に２クロック遅
延せしめた点順次画素データ（図１０の第５行）を得
る。次に、上記した図１０の第２行，第３行，及び，第
５行の各点順次画素データを図１０の第６行に示された
ような２クロック周期のサンプリングパルスによりサン
プリングして図１０の第２行，第３行，及び，第５行の
各点順次画素データのうち黒点を附したデータを時系列
的に抽出して図１０の第７行，第８行，及び，第９行に
示されたような２クロック周期の各点順次画素データを
得る。更に、これら第７行，第８行，及び，第９行に示
された２クロック周期の各点順次画素データをセレクタ
手段により順次切り換えて出力することにより、図１０
の第１０行，第１１行，及び，第１２行に示されたよう
に、Ｒの系統には常にＲの画素データが、Ｇの系統には
常にＧの画素データが、Ｂの系統には常にＢの画素デー
タが、出力され、Ｂ，Ｒ，Ｇ各系統同時化されて２クロ
ック周期の同時化出力を得ることとなる。図１０の第１
０行，第１１行，及び，第１２行に示されたものが上記
の第２の各仮想画素のデータであって、例えば、この同
時化出力のＲa,Ｇ1,Ｂa によって第２の仮想画素Ｐa
が、Ｒ2,Ｇb,Ｂa によって第２の仮想画素Ｐb が、Ｒc,
Ｇb,Ｂ2 によって第２の仮想画素Ｐc が、Ｒc,Ｇ3,Ｂc
によって第２の仮想画素Ｐd が、各表わされることにな
る。これら第２の仮想画素Ｐa 〜Ｐd, …が、図８中で
実画素の水平画素列（行）Ｌ2 とＬ3 の間に位置する一
の水平画素列（行）Ｌb に属する各第２の仮想画素であ
る。

【００２４】上述したところより了解される通り、隣接
した位置関係にある第２の水平画素列（行）Ｐ1 〜Ｐ5
及びＰa 〜Ｐd の各仮想画素データは、図９又は図１０
について説明したような画像データ処理により生成さ
れ、従って、１画面内の各第２の仮想画素データは全て
これら隣接する第２の水平画素列（行）同様に図９又は
図１０の画像データ処理により生成され得る。

【００２５】図１１は図９及び図１０の画像データ処理
を行う機能部を有し結果的に図８中「×」で示された仮
想画素のデータを第２の各仮想画素のデータとして得る
ためのシステムの構成図である。図１１において、撮像
のためのレンズ系３０１を透過した入射光は絞り３０２
により光量が調節されて固体撮像素子３０３の光電変換
面上に像を結ぶように構成されている。固体撮像素子３
０３は、図１につき上述したような、各々自己に該当す
るフィルター色に対応した光電変換出力を得るようにな
された光電変換単位領域である各色の画素が水平方向に
周期性を以て現れるように整列してなる複数の水平画素
列を成す如く配列され且つ垂直方向に隣接して対をなす
関係にある水平画素列相互間では、同一のフィルター色
に対応する画素の水平方向位置が、１画素の水平方向の
幅を単位ピッチとして２分の１ピッチずれた関係となる
ように配列されることにより、上記対をなす関係にある
水平画素列中の３色の画素が相互に近接して位置して概
略デルタ状の位置関係を成すものであり、この撮像素子
の出力が第１の画像データ処理ブロック３０４に供給さ
れる。この第１の画像データ処理ブロック３０４は図２
（ｂ）の最下行に示されたような点順次の仮想画素デー
タをアナログ態様で生成するものであり、固体撮像素子
３０３の上記概略デルタ状の位置関係にある各該当する
３色の実画素で占められる仮想領域を各仮想領域が互い
に重畳する部分を持たないようにそれら相互の位置関係
を想定したときの、それら各仮想領域の略々中心に位置
する仮想画素に相応するものとして、上記各該当する３
色の実画素からの画素信号に基づいて格子状配列の各仮
想画素データたる第１の仮想画素データを生成する第１
の格子状配列画素データ生成手段をなす。この第１の画
像データ処理ブロック３０４の出力は増幅処理部３０５
を通して規定の形態に変換された後Ａ／Ｄ変換回路３０
６により図２（ｂ）の最下行に示されたような、従って
図９の第１行に示されたような、ディジタル態様の点順
次の仮想画素データに変換される。本実施例では、この
Ａ／Ｄ変換回路３０６の出力に対して、ハイライトバラ
ンス回路３０７ａ，シャドーバランス回路３０７ｂ，ル
ックアップテーブル（ＬＵＴ）処理回路３０７ｃが上述
の順にカスケード接続されてなる階調変換部３０７に供
給されて所要の階調変換処理が施されるように構成され
ている。一方、上述のレンズ系３０１に対してフォーカ
シング調整を行うためのフォーカス制御ブロック、及
び、絞り３０２の開度調整を行うための絞り制御ブロッ
ク３０９が設けられている。これら、フォーカス制御ブ
ロック、絞り制御ブロック３０９、並びに、階調変換部
３０７のハイライトバランス回路３０７ａ，シャドーバ
ランス回路３０７ｂ，ルックアップテーブル（ＬＵＴ）
処理回路３０７ｃはマイクロコンピータ３１０により統
括的に制御されるように構成されている。階調変換部３
０７の、ハイライトバランス回路３０７ａでは被写体の
ハイライト部分（最も明るい部分）のＲ，Ｇ，Ｂのレベ
ル調整（白色に対するＲ，Ｇ，Ｂのレベルを均一にす
る）が行われ、シャドーバランス回路３０７ｂでは被写
体のシャドー部分（最も暗い部分）のＲ，Ｇ，Ｂのレベ
ル調整が行われる。尚、ハイライトバランス及びシャド
ーバランスの調整は、撮像した画像の階調データを濃度
ポイントのいずれの位置に対応付けるかという調整を行
う態様のものとすることもできる。ルックアップテーブ
ル（ＬＵＴ）処理回路３０７ｃでは、撮像した画像の階
調データに対して２次元的な濃度カーブの変換処理が行
われるが、この変換としては、所要に応じて線型または
非線形の変換が適用される。ルックアップテーブル（Ｌ
ＵＴ）処理回路３０７ｃの出力データは正方画素変換回
路３１１に供給されて入力画素データに対するサンプリ
ング処理（画素の間引き処理）が施される。この正方画
素変換回路３１１による処理が施されたデータ又はこの
処理が施されないルックアップテーブル（ＬＵＴ）処理
回路３０７ｃの出力データそのものを選択的に取り出す
ためのスイッチ手段３１２が設けられ、このスイッチ手
段３１２もマイクロコンピータ３１０の制御下で切り換
え選択動作を行うようになされている。スイッチ手段３
１２の出力側には光磁気記録媒体等を適用する記録装置
３１３及び転送信号変換回路３１４が並列に接続されて
いる。スイッチ手段３１２が一方の側に切り換え選択さ
れているときには、これら記録装置３１３及び転送信号
変換回路３１４にルックアップテーブル（ＬＵＴ）処理
回路３０７ｃの出力データそのものが供給され、他方の
側に切り換え選択されているときには、正方画素変換回
路３１１による処理が施されたデータが供給される。記
録装置３１３及び転送信号変換回路３１４からの出力デ
ータがパーソナルコンピュータ３１５に供給される。

【００２６】本実施例ではこのパーソナルコンピュータ
３１５が図９及び図１０の画像データ処理を行うように
構成され、従ってこのこのパーソナルコンピュータ３１
５は、上記固体撮像素子の画素配列を格子状配列と仮定
したものに相応する仮想画像空間の各仮想画素の中心位
置を該固体撮像素子の各水平画素列のうちの偶数番目ま
たは奇数番目のいずれか一方に該当する各水平画素列に
属する各実画素の四隅に相当する位置に仮定することに
より、上記第１の仮想画素データよりも大容量のデータ
となるこれら仮想画素の出力に相応する各画素データた
る第２の仮想画素データを、上記第１の格子状配列画素
データ生成手段により生成された第１の仮想画素データ
に依拠して生成するようになされた第２の格子状配列画
素データ生成手段をなす。

【００２７】パーソナルコンピュータ３１５は図９及び
図１０の画像データ処理を行って得た図８中「×」で示
された各仮想画素のデータ（第２各仮想画素データ）を
生成し、更にこれら生成されたデータに基づいて、イエ
ロー，シアン，マゼンタ，並びに黒のデータを生成して
自己に接続されたプリンタ３１６に供給する。プリンタ
３１６ではこの供給されたデータに基づいて印刷動作を
実行する。尚、パーソナルコンピュータ３１５はマイク
ロコンピータ３１０に対してホストコンピュータ乃至ス
ーパーバイザーとして機能し得るようになされ、走査者
がパーソナルコンピュータ３１５に対して為した操作に
基づいてパーソナルコンピュータ３１５がマイクロコン
ピータ３１０に対し、撮影や信号処理の実行について指
令を行うことができるように両者が結ばれている。ま
た、以上の構成において、上述の正方画素変換回路３１
１による入力画素データのサンプリング処理（画素の間
引き処理）は、図１２に示されるように、図２（ａ）に
黒点で示されるような格子状正方配列の各仮想画素を実
画素の水平及び垂直方向の各幅を夫々単位寸法として、
水平及び垂直各方向に夫々６ｎ（ｎは自然数）の距離だ
け離隔した各点をサンプリングする（図中、大きな黒点
として表示されている点がサンプリングされる点であ
る）、即ち、大きな黒点α，β，γ，δ，…の仮想画素
を残し他の小さな黒点の画素を切り捨てるような間引き
処理である。尚、このサンプリング（間引き処理）の間
隔を、上述したように実画素の水平及び垂直方向の各幅
を基準にして表現するに替えて、図２（ａ）に黒点で示
されるような格子状正方配列の各仮想画素位置を基準に
して表現すると、一つのサンプリング点の仮想画素（例
えば大きな黒点αの画素）から見て、水平方向には４画
素目毎に、垂直方向には３画素目毎に夫々仮想画素をサ
ンプリングするものであるということができる。正方画
素変換回路３１１により上述の処理が行われた結果とし
ての出力は、この処理が施される依然のものに比し画素
数の少ない、粗な画素データとなる。従って、スイッチ
手段３１２によりこの粗な画素データを導出すれば、パ
ーソナルコンピュータ３１５に転送するデータ量は少な
くなり、従って極めて短時間で比較的粗な画像データが
パーソナルコンピュータ３１５に転送され、一応の画像
確認を行うに適した程度の表示密度（画質）をもって同
パーソナルコンピュータ３１５による画像表示を行うこ
とが可能となる。記録装置３１３の記録媒体に画像デー
タを格納する場合も、この比較的粗な画像データについ
てこれを行うようにすれば、短時間で記録を完了するこ
とができる。上記比較的粗な画像データにより一応の画
像確認を行うに適した程度の画像データを得る手段が画
像表示用データ生成手段をなし、この手段により画像を
確認するための手段がプレビュー手段をなしている。こ
れらの手段を備えた装置は、上記画像表示用データ生成
手段による比較的低解像度の画像により記録対象画像の
状態を確認可能になされたプレビュー手段と、該プレビ
ュー手段により確認された当該画像を表わす上記格子状
配列画素データ生成手段の出力データを記録する記録手
段とを備えた画像信号処理装置として構成することがで
きる。

【００２８】図１１のシステムの特徴は、第１の画像デ
ータ処理ブロック（第１の格子状配列画素データ生成手
段）３０４により比較的少数の画素データを生成し、こ
の比較的少数の画素データについて、階調変換部３０７
による階調変換処理又はパーソナルコンピュータ３１５
へのデータ転送処理若しくは記録装置３１３に適用され
た記録媒体への画像データの書込み処理等を行うため、
極めて短時間でこれらの処理を行うことができる。而し
て、これらの処理が施された仮想画素データ（第１の仮
想画素データ）に基づいてこれよりも大容量の仮想画素
データ（第２の仮想画素データ：図８中「×」で示され
た各仮想画素のデータ）を生成するように構成されてい
るため、上記各種処理については比較的小容量のデータ
に対して高能率でこれを実行し得、次にこの処理による
情報が内包された各第１の仮想画素データに基づいて大
容量の第２の仮想画素データを生成することとなり、当
初から大容量の第２の仮想画素データを対象として上記
各種処理を行うに比し、総合的な処理効率の点で格段に
優れ、高速処理が実現される。

【００２９】尚、図１１のシステムでは第１の画像デー
タ処理ブロック（第１の格子状配列画素データ生成手
段）３０４により生成された比較的少数の仮想画素デー
タに対し、図９及び図１０の画像データ処理を行い、図
８中「×」で示された各仮想画素のデータ（第２各仮想
画素データ）を生成するにつき、この生成のための第２
の格子状配列画素データ生成手段としてパーソナルコン
ピュータ３１５を適用したが、第２の格子状配列画素デ
ータ生成手段としてハードウエアを主体とした手段を適
用することも可能である。

【００３０】図１３は、上記第２の格子状配列画素デー
タ生成手段としての信号処理回路の例を示すブロック図
である。図１３において、入力端子３５１に既述の図９
の第１行に示されたようなタイミングで点順次の画素デ
ータ（第１の仮想画素データ）が供給される。この供給
されたデータが図８につき既述の、図２（ｂ）の最下行
にその発現のタイミングが示されたような点順次画素デ
ータであって、図８中で実画素の水平画素列（行）Ｌ1
とＬ2 の間に位置する第１の各仮想画素でなる仮想画素
列（行）ＬA に属するものである。このＬA に属する点
順次画素データ（第１の仮想画素データ）に対し、これ
を１クロック（夫々の色データ出力の毎回の継続時間）
遅延せしめるための遅延回路３５２（この出力が、図９
の第２行の点順次画素データである）、及び、２クロッ
ク遅延せしめるための遅延回路３５３（この出力が、図
９の第３行の点順次画素データである）が夫々設けられ
ている。上記した入力端子３５１への入力たる点順次画
素データ（第１の仮想画素データ）、遅延回路３５２の
出力、及び、遅延回路３５３の出力に各対応して、サン
プリング動作を行うためのサンプリング・ホールド回路
３６１，３６２，３６３が夫々設けられ，これらサンプ
リング・ホールド回路は図９第４行のタイミングのサン
プルパルスに同期してサンプリング・ホールドが行われ
るように構成され、これらのサンプリング・ホールドが
行われた結果、図９の第５行，第６行，第７行に示され
たようなデータが得られる。サンプリング・ホールド回
路３６１，３６２，３６３の各出力は第１のセレクタ３
６４に供給され、ここで各出力が切り換え選択されて、
同時化された仮想画素データ（図９の第８行，第９行，
及び，第１０行に示された第２の各仮想画素のデータで
あって、この同時化出力のＲ1,Ｇ1,Ｂ1 によって第２の
仮想画素Ｐ1 が、Ｒ2,Ｇ2,Ｂ1 によって第２の仮想画素
Ｐ2 が、Ｒ3,Ｇ2,Ｂ2 によって第２の仮想画素Ｐ3 が、
Ｒ3,Ｇ2,Ｂ3 によって第２の仮想画素Ｐ4 が、Ｒ4,Ｇ4,
Ｂ3 によって仮想画素Ｐ5 が、各表わされることにな
る）が夫々得られる。また一方、端子３５１に供給され
る点順次画素データ（例えば、既述の仮想画素列ＬA に
属する点順次画素データ）に対し、これを１水平走査期
間（１Ｈ）遅延させるための遅延回路３７１及びこの遅
延回路３７１の出力データに対して更に１クロック遅延
せしめるための遅延回路３７２（この出力が、図９の第
２行の点順次画素データである）が夫々設けられてい
る。この遅延回路３７２の出力、上記した入力端子３５
１への入力たる点順次画素データ、及び、既述の遅延回
路３５３の出力に各対応して、サンプリング動作を行う
ためのサンプリング・ホールド回路３８１，３８２，３
８３が夫々設けられ，これらサンプリング・ホールド回
路は図１０第６行のタイミングのサンプルパルスに同期
してサンプリング・ホールドが行われるように構成さ
れ、これらのサンプリング・ホールドが行われた結果、
図１０の第７行，第８行，第９行に示されたようなデー
タが得られる。サンプリング・ホールド回路３８１，３
８２，３８３の各出力は第２のセレクタ３８４に供給さ
れ、ここで各出力が切り換え選択されて、同時化された
仮想画素データ（図９の第１０行，第１１行，第１２
行）が得られる。

【００３１】図１４，図１５，図１６，図１７及び図１
８は、本願発明の他の実施例を説明するための図であ
り、図１４は既述の図２（ａ）及び図４と同様の表記法
により、発明に適用される撮像素子における所謂Δ配列
の実画素と格子状配列の仮想画素の位置関係を示す模式
図、図１５，図１６及び図１７は、図１４中の黒点で示
された仮想画素のデータに基づいて同図１４中の×点で
示された各仮想画素のデータを得る過程での動作のタイ
ミングを示す図、図１８は図１４中の×点で示された各
仮想画素のデータを得るための装置の構成を示すブロッ
ク図である。

【００３２】図１４を参照して良く理解される通り、本
例では、固体撮像素子の画素配列を格子状配列と仮定し
たものに相応する仮想画像空間の各仮想画素についてそ
れらの各中心位置の並び方が、水平方向については、図
２（ａ）について上述した各黒点の仮想画素と同じ位
置、及び、これら各黒点（・）間に等間隔で夫々２点
（×で表記）存在する関係で各水平方向の列（行）が形
成され、一方、垂直方向には上記の形態の各水平方向の
列（行）が実画素の垂直方向寸法の１／２の間隔で平行
に整列した形態をなしている。上記各黒点の仮想画素
（・）及びそれらの間の仮想画素（×）は、表現を変え
て言えば、各実画素の四隅（四辺形の実画素領域の角
部）に自己の各中心が位置するようにしてこれら各仮想
画素が想定されているということになる。

【００３３】上述の通り、図１４中の黒点で示された各
仮想画素（・）は図２（ａ）おけるのものと同じであ
る。従って、図１４中のこれら黒点で示された各仮想画
素のデータは図２（ｂ）の最下行にその発現のタイミン
グが示された点順次画素データである。この図１４にお
いても、図８につき既述の通り、図中上から第１番目及
び第２番目の実画素の水平画素列（行）間に位置する各
仮想画素でなる仮想画素列（行）をＬA とする。また、
仮想画素列（行）ＬB についても、図８につき既述のも
のと同様に想定する。而して、特に、この図１４中の水
平仮想画素列（行）については、上記仮想画素列（行）
をＬA 及びＬB 間にこれらＬA 及びＬB を含んで、これ
らに平行な順次の仮想画素列（行）を図中上からＬイ，
Ｌロ，Ｌハ，Ｌニ，Ｌホと設定し、ＬB よりも下方の順
次の仮想画素列（行）についても同様に、Ｌヘ，Ｌト，
Ｌチ，Ｌリ，……と設定する。図示の通り、上記Ｌイは
ＬA上に設定され、ＬホはＬB 上に設定されている。

【００３４】図１５には、上記図１４中の仮想画素列
（行）Ｌイ上の各仮想画素Ｐ1,Ｐ2,Ｐ3,Ｐ4,Ｐ5,Ｐ6 を
表わすデータの生成処理のタイミングが示されている。
図１５の第１行に示されたものは図２（ｂ）の最下行に
その発現のタイミングが示された点順次画素データであ
って、図１４中の仮想画素列（行）Ｌイ上における黒点
で示された各仮想画素（・）を表わすデータである。図
示の通り、これら黒点で示された各仮想画素のうちの一
部のものは（×）で示された仮想画素と同一のものとな
る関係にある。図１５の第２行及び第３行に示されたよ
うに、本例では、この第１行に示された点順次画素デー
タに対し、これを１クロック（夫々の色データ出力の毎
回の継続時間）遅延せしめた点順次画素データ、及び、
２クロック遅延せしめた点順次画素データを夫々得る。
次に、上記した図１４の第１行，第２行，及び，第３行
の各点順次画素データをセレクタ手段により順次切り換
えて出力することにより、図１５の下段３行に示された
ように図１４中の水平仮想画素列（行）Ｌイ上の各仮想
画素Ｐ1,Ｐ2,Ｐ3,Ｐ4,Ｐ5,…を表わすデータを得る。上
記水平仮想画素列（行）ＬB 上に設定された水平仮想画
素列（行）Ｌホについても、上述の仮想画素列（行）Ｌ
イと相似的関係にあり、上記同様にしてＬホ上に整列し
た各仮想画素を表わすデータを得る。

【００３５】図１６には、上記図１４中の仮想画素列
（行）ＬA 及びＬB 間、従って、上記Ｌイ及びＬホ間に
位置する水平仮想画素列（行）Ｌハ上の各仮想画素
（×，×，…）を表わすデータの生成処理のタイミング
が示されている。

【００３６】図１６の通り、同図の第１行に表わされた
ように、上記仮想画素列（行）ＬAに属する点順次画素
データを１水平走査期間（１Ｈ）遅延せしめた画素デー
タと、第２行に表わされたように、この第１行に示され
た点順次画素データを１クロック遅延せしめた点順次画
素データ、及びこの１クロック遅延せしめた点順次画素
データを更に１クロック遅延せしめた（即ち、第１行に
示された点順次画素データを２クロック遅延せしめた）
点順次画素データを夫々得る（図１６：第１行〜第３
行）。また、上記仮想画素列（行）ＬB に属する点順次
画素データについてもＬA について上述したと同様、１
クロック遅延せしめた点順次画素データ、及び２クロッ
ク遅延せしめた点順次画素データを夫々得る（図１６：
第４行〜第６行）。次に、上記のようにして得た各点順
次画素データ（図１６：第１行〜第６行）のうち第２
行，第４行，及び，第６行の各点順次画素データを図１
６の第７行に示されたような２クロック周期のサンプリ
ングパルス（これによるサンプリングの対応関係確認の
便宜上、対応するデータ列及びサンプリング区間に
「○」を附して示してある）によりサンプリングして図
１６の第９行，第１０行，及び，第１１行の各点順次画
素データを得る。同様に、上記のようにして得た各点順
次画素データ（図１６：第１行〜第６行）のうち第１
行，第３行，及び，第５行の各点順次画素データを図１
６の第８行に示されたような上記サンプリングパルス
（○）とは１／２周期位相のずれた関係るある２クロッ
ク周期のサンプリングパルス（これによるサンプリング
の対応関係確認の便宜上、対応するデータ列及びサンプ
リング区間に「△」を附して示してある）によりサンプ
リングして図１６の第１２行，第１３行，及び，第１４
行の各点順次画素データを得る。更に、これら第９行〜
第１４行に示された２クロック周期の各点順次画素デー
タのうち、各２連のデータ列（第９行と第１２行、即ち
○データ列の１行目と△データ列の１行目；第１０行と
第１３行、即ち○データ列の２行目と△データ列の２行
目；第１１行と第１４行、即ち○データ列の３行目と△
データ列の３行目）をセレクタ手段により順次切り換え
て出力することにより、図１６の第１５行，第１６行，
及び，第１７行に示されたような、３系統の点順次画素
データを得る。この３系統の点順次画素データについて
図１０について既述のものと同様セレクタ手段により順
次切り換えて出力することにより、図１６の第１８行，
第１９行，及び，第２０行に示されたような、Ｒの系統
には常にＲの画素データが、Ｇの系統には常にＧの画素
データが、Ｂの系統には常にＢの画素データが、出力さ
れ、Ｂ，Ｒ，Ｇ各系統同時化された、上記水平仮想画素
列（行）Ｌハ上の各仮想画素（×，×，…）を表わすデ
ータを得ることとなる。

【００３７】次に、上記水平仮想画素列（行）ＬイとＬ
ハとの間の水平仮想画素列（行）Ｌロ上の各仮想画素
（×，×，…）を表わすデータは、既述のようにして得
られる水平仮想画素列（行）Ｌイ上の各仮想画素を表わ
すデータと水平仮想画素列（行）Ｌハ上の各仮想画素を
表わすデータとに基づき内挿補間処理（ＬロはＬイ及び
Ｌハからの距離が等しい丁度中間の位置にあるため、結
果的に平均化処理になる）を行って、図１７に表された
ようにＢ，Ｒ，Ｇ各系統同時化されたデータを得る。図
１４に示されたように、水平仮想画素列（行）Ｌイ及び
Ｌハ並びにそれら間の水平仮想画素列（行）Ｌロの位置
関係と、水平仮想画素列（行）Ｌハ及びＬホ並びにそれ
ら間の水平仮想画素列（行）Ｌニの位置関係との相似性
により、水平仮想画素列（行）Ｌニ上の各仮想画素を表
わすデータについても、水平仮想画素列（行）Ｌハ及び
Ｌホに基づき、水平仮想画素列（行）Ｌロに関して上述
したと同様の内挿補間処理（平均化処理）を行って求め
ることができる。

【００３８】以上のようにして、仮想画素列（行）をＬ
A 及びＬB 間設定した平行な順次の仮想画素列（行）Ｌ
イ，Ｌロ，Ｌハ，Ｌニ，Ｌホの各画素を表わすデータが
得られるが、ＬB よりも下方の順次の仮想画素列（行）
Ｌヘ，Ｌト，Ｌチ，Ｌリ，……を表わすデータについて
も、Ｌイ，Ｌロ，Ｌハ，Ｌニ，Ｌホとの配列の相似性に
注目して、上記同様にして得ることができる。

【００３９】図１８は、図１４中の黒点で示された仮想
画素のデータに基づいて同図１４中の×点で示された各
仮想画素のデータを図１５，図１６及び図１７につき上
述した処理を行って得るためのシステムの構成の一例を
示すブロック図である。図１８において、入力端子４０
１に既述の図１５の第１行に示されたようなタイミング
で点順次の画素データが供給される。この供給されたデ
ータが図１５につき既述の、図２（ｂ）の最下行にその
発現のタイミングが示されたような点順次画素データで
あって、図１４中で第１行目及び第２行目の実画素の水
平画素列（行）の間に位置する仮想水平画素列（行）Ｌ
A に属するものである。ここでは説明の便宜上、仮想水
平画素列（行）ＬA に属する点順次画素データが入力端
子４０１に供給される時点よりも、１Ｈ（水平走査期
間）後の時点で仮想画素列（行）ＬB に属する点順次画
素データが入力端子４０１に供給されるタイミングにお
いて、順次の仮想画素列（行）Ｌロ，Ｌハ，Ｌニ，Ｌホ
の各画素を表わすデータを得る様子を示してある。この
ＬB （ＬA ）に属する点順次画素データに対し、これを
１クロック（夫々の色データ出力の毎回の継続時間）遅
延せしめるための遅延回路４０２（この出力が、図１５
の第２行の点順次画素データである）、及び、更に１ク
ロック遅延せしめるための遅延回路４０３（この出力
が、図１５の第３行の点順次画素データである）が夫々
設けられている。上記した入力端子４０１への入力たる
点順次画素データ、遅延回路４０２の出力、及び、遅延
回路４０３の出力の３系統の出力に対する時系列的な選
択動作を行って、仮想画素列Ｌホ上の各×点を表わすデ
ータを得る（仮想水平画素列（行）ＬA に属する点順次
画素データが入力端子４０１に供給されるタイミングで
は、図１５の下段３行に示されたように図１４中の仮想
水平画素列（行）Ｌイ上の各仮想画素Ｐ1,Ｐ2,Ｐ3,Ｐ4,
Ｐ5,…を表わすデータを得る）ためのセレクタ４０４が
設けられている。セレクタ４０４の出力は遅延回路４０
５及び遅延回路４０６をこの順に介して、該当する一の
水平走査期間では仮想画素列（行）Ｌホに属する画素出
力として（該当する他の一の水平走査期間では仮想画素
列（行）Ｌイに属する画素出力として）、出力される。

【００４０】一方、上記入力端子４０１への入力たる点
順次画素データ、遅延回路４０２の出力、及び、遅延回
路４０３の出力の３系統の出力各対応して、サンプリン
グ動作を行うためのサンプリング・ホールド回路４１
１，４１２，４１３が夫々設けられている。これらサン
プリング・ホールド回路は本図中○及び△を附したサン
プリングパルス（図１６、第７行及び第８行の○及び△
を附したサンプリングパルスと同じもの）に同期してサ
ンプリング・ホールドを行なう。

【００４１】上述の入力端子４０１に供給される信号
（従って、遅延回路４０２への入力）はまた、分岐され
て１Ｈ（１水平走査期間）遅延回路４２１にも供給され
るようになされている。１Ｈ遅延回路４２１の出力であ
る点順次画素データに対し、これを１クロック（夫々の
色データ出力の毎回の継続時間）遅延せしめるための遅
延回路４２２（この出力が、図１６の第２行の点順次画
素データである）、及び、更に１クロック遅延せしめる
ための遅延回路４２３（この出力が、図１６の第３行の
点順次画素データである）が夫々設けられている。上記
した１Ｈ遅延回路４２１の出力である点順次画素デー
タ、遅延回路４２２の出力、及び、遅延回路４２３の３
系統の出力に対する時系列的な選択動作を行って、図１
４の仮想画素列Ｌロ上の各×点を表わすデータを得る
（仮想水平画素列（行）ＬA に属する点順次画素データ
が入力端子４０１に供給されるタイミングでは、図１５
の下段３行に示されたように図１４中の仮想水平画素列
（行）Ｌイ上の各仮想画素Ｐ1,Ｐ2,Ｐ3,Ｐ4,Ｐ5,…を表
わすデータを得る）ためのセレクタ４２４が設けられて
いる。セレクタ４２４の出力は後述の遅延回路４２５に
入力される。

【００４２】一方、上記１Ｈ遅延回路４２１の出力（即
ち、遅延回路４２２への入力）たる点順次画素データ、
遅延回路４２２の出力、及び、遅延回路４２３の出力の
３系統の出力各対応して、サンプリング動作を行うため
のサンプリング・ホールド回路４３１，４３２，４３３
が夫々設けられている。これらサンプリング・ホールド
回路は本図中○及び△を附したサンプリングパルス（図
１６、第７行及び第８行の○及び△を附したサンプリン
グパルスと同じもの）に同期してサンプリング・ホール
ドを行なう。

【００４３】上述のサンプリング・ホールド回路４１１
と４３１の両出力を切り換えるセレクタ４４１、サンプ
リング・ホールド回路４１２と４３２の両出力を切り換
えるセレクタ４４２、及び、サンプリング・ホールド回
路４１３と４３３の両出力を切り換えるセレクタ４４３
が設けられ、これら３つのセレクタ４４１，４４２，４
４３での切換動作により図１６の第９行〜第１４行に示
された画素データから図１６の第１５行〜第１７行に示
された３系統の点順次画素データを得る。上記３つのセ
レクタ４４１，４４２，４４３の出力であるこの３系統
の点順次画素データについて図１３について既述のもの
と同様の時系列的な信号選択動作を為すセレクタ４５０
が設けられ、このセレクタ４５０の出力として、図１６
の第１８行，第１９行，及び，第２０行に示されたよう
な、Ｒの系統には常にＲの画素データが、Ｇの系統には
常にＧの画素データが、Ｂの系統には常にＢの画素デー
タが、出力され、Ｂ，Ｒ，Ｇ各系統同時化された、上記
水平仮想画素列（行）Ｌハ上の各仮想画素（×，×，
…）に相応するデータを得ることとなる。

【００４４】既述の遅延回路４０５の３系統の出力
（Ｂ，Ｇ，Ｒ）と上記セレクタ４５０の３系統の出力
（Ｂ，Ｇ，Ｒ）とを加算処理するためにこれら両３系統
の出力（Ｂ，Ｇ，Ｒ）に対応して加算器４６１，４６
２，４６３が設けられ、更にこれら加算器４６１，４６
２，４６３の出力が入力される除算器４６４が設けられ
ている。除算器４６４は、両３系統の入力の和の１／２
の除算処理（平均化処理）を行うが、この処理は、既述
の遅延回路４０５の出力として得た仮想水平画素列
（行）Ｌホ上の各仮想画素に相応するデータと既述のセ
レクタ４５０の出力として得た水平仮想画素列（行）Ｌ
ハ上の各仮想画素に相応するデータとに基づき内挿補間
処理（Ｌホ及びＬハからの距離が等しい丁度中間の位置
にあるＬニのデータを得るため、結果的に平均化処理に
なる）を行って、図１７に表された後述する仮想水平画
素列（行）Ｌロ上の各仮想画素に相応するデータ生成の
タイミングに概略準じてＢ，Ｒ，Ｇ各系統同時化された
データを得るためのものである。

【００４５】同様に、遅延回路４２５の３系統の出力
（Ｂ，Ｇ，Ｒ）と上記セレクタ４５０の３系統の出力
（Ｂ，Ｇ，Ｒ）とを加算処理するためにこれら両３系統
の出力（Ｂ，Ｇ，Ｒ）に対応して加算器４７１，４７
２，４７３が設けられ、更にこれら加算器４７１，４７
２，４７３の出力が入力される除算器４７４が設けられ
ている。除算器４７４は、両３系統の入力の和の１／２
の除算処理（平均化処理）を行うが、この処理は、既述
の遅延回路４２５の出力として得た仮想水平画素列
（行）Ｌイ上の各仮想画素に相応するデータと既述のセ
レクタ４５０の出力として得た水平仮想画素列（行）Ｌ
ハ上の各仮想画素に相応するデータとに基づき内挿補間
処理（Ｌイ及びＬハからの距離が等しい丁度中間の位置
にあるＬロのデータを得るため、結果的に平均化処理に
なる）を行って、図１７に表されたようなタイミングの
Ｂ，Ｒ，Ｇ各系統同時化されたデータを得るためのもの
である。

【００４６】上述のセレクタ４５０の出力側にはその出
力に所定の遅延を与えるための遅延回路４５２が接続さ
れている。以上の構成において、或る１水平走査期間に
相応する時間区間（入力端子４０１にＬB が入力されて
いる時間区間）では、減算器４７４の出力として仮想水
平画素列（行）Ｌロ上の各仮想画素に相応するデータ
が、遅延回路４５２の出力として水平仮想画素列（行）
Ｌハ上の各仮想画素に相応するデータが、減算器４６４
の出力として仮想水平画素列（行）Ｌニ上の各仮想画素
に相応するデータが、遅延回路４０６の出力として水平
仮想画素列（行）Ｌホ上の各仮想画素に相応するデータ
が、夫々得られることとなる。また、該時間区間に続く
１水平走査期間に相応する時間区間（入力端子４０１に
ＬC が入力されている時間区間）では、この水平仮想画
素列（行）Ｌホ上の各仮想画素に相応するデータに替え
てＬリ上の各仮想画素に相応するデータが得られる。同
様にして、水平仮想画素列（行）Ｌニに替えてＬト，Ｌ
ロに替えてＬヘ上の各仮想画素に相応するデータが得ら
れる。

【００４７】尚、上述の遅延回路４０５，４０６，４２
５，４５２は、各該当する信号選択処理、加算処理、減
算処理に相応する時間だけ信号（データ）の伝達を遅延
させて、各該当する処理に関して所要のタイミング合せ
を行うためのものである。

【００４８】次に、図１９に基づき説明する実施例は、
既述の実施例におけると同様の、各々自己に該当するフ
ィルター色に対応した光電変換出力を得るようになされ
た光電変換単位領域である各色の画素が水平方向に周期
性を以て現れるように整列してなる複数の水平画素列を
成す如く配列され、且つ、垂直方向に隣接して対をなす
関係にある水平画素列相互間では、同一のフィルター色
に対応する画素の水平方向位置が、１画素の水平方向の
幅を単位ピッチとして２分の１ピッチずれた関係となる
ように配列されることにより、上記対をなす関係にある
水平画素列中の３色の画素が相互に近接して位置して概
略デルタ状の位置関係を成すように構成された図１に示
された固体撮像素子を適用し、この固体撮像素子の出力
に基づいてカラー画像信号を得るようになされた画像信
号処理装置であって、同固体撮像素子の画素配列を格子
状配列と仮定したものに相応する仮想画像空間の各仮想
画素位置における当該一の色の光電変換出力に相応する
各画素データを、上下に隣接する３つの水平画素列中の
同一色の最近接関係にある３つ乃至４つの実画素からの
画素信号に基づいて生成する格子状配列画素データ生成
手段を備えたことを特徴とするものである。

【００４９】上記の格子状配列画素データ生成手段はマ
イクロコンピュータの該当機能部を以て構成され得る
が、上述のように上下に隣接する３つの水平画素列中の
同一色の最近接関係にある３つ乃至４つの実画素からの
画素信号に基づいて上記固体撮像素子の画素配列を格子
状配列と仮定したものに相応する仮想画像空間の各仮想
画素位置における当該一の色の光電変換出力に相応する
各画素データを生成するプロセスについて図１９を参照
しつつ説明する。

【００５０】図示のように、固体撮像装置の実画素の各
水平画素列（行）を図２同様に、上方から順にＬ1,Ｌ2,
Ｌ3,Ｌ4,Ｌ5,Ｌ6 とする。今ここで水平画素列（行）Ｌ
2 とその上下のＬ1 ，Ｌ3 に注目すると、実画素Ｒ2 の
位置について、ここから見て最近接関係にある３つのＧ
系の実画素としては画素Ｇ1,Ｇ2 及びＧb が該当するこ
とが判る。この関係に注目して、自己の位置（×）を実
画素Ｒ2 の位置と同じくするＧ系の仮想画素Ｇ(R2)に相
応するデータを、これら実画素Ｇ1,Ｇ2 及びＧb との各
相関度に応じて算出するための演算が次に示すものであ
る。

【００５１】

【数１】

【００５２】上記同様に、自己の位置（×）を実画素Ｂ
2 の位置と同じくするＧ系の仮想画素Ｇ(B2)に相応する
データを、実画素Ｇ2,Ｇ2 及びＧb との各相関度に応じ
て算出することができる。以下同様にして、水平画素列
（行）Ｌ2 上の各Ｇ系の仮想画素に相応するデータを求
めることができる。Ｒ系の仮想画素及びＢ系の仮想画素
についても同様である。

【００５３】次に、水平画素列（行）Ｌ3 とその上下の
Ｌ2 ，Ｌ4 に注目すると、実画素Ｒc とＢc の中間位置
（×）について、ここから見て最近接関係にある４つの
Ｇ系の実画素として画素Ｇ3,Ｇb,Ｇc 及びＧb が該当す
る。この関係に注目して、実画素Ｒc とＢc の中間位置
（×）のＧ系の仮想画素Ｇ(RcBc)に相応するデータを、
これら実画素Ｇ3,Ｇb,Ｇc 及びＧd との各相関度に応じ
て算出するための演算が次に示すものである。

【００５４】

【数２】

【００５５】また、水平画素列（行）Ｌ3 上で、実画素
Ｇb とＲc の中間位置（×）について、ここから見て最
近接関係にある３つのＧ系の実画素として画素Ｇ3,Ｇb,
及びＧc が該当する。この関係に注目して、実画素Ｇb
とＲc の中間位置（×）のＧ系の仮想画素Ｇ(GbRc)に相
応するデータを、これら実画素Ｇ3,Ｇb,及びＧc との各
相関度に応じて算出するための演算が次に示すものであ
る。

【００５６】

【数３】

【００５７】更に、水平画素列（行）Ｌ3 上で、実画素
Ｂc とＧd の中間位置（×）のＧ系の仮想画素Ｇ(BcGd)
に相応するデータを、同仮想画素と最近接関係にある３
つのＧ系の実画素Ｇ3,Ｇc,及びＧd との各相関度に応じ
て同様に算出する。

【００５８】上記水平画素列（行）Ｌ3 上で、各Ｇ系の
仮想画素を算出したと同様にしてＲ系の仮想画素及びＢ
系の仮想画素についてもそれらに相応する画素データを
求めることができる。水平画素列（行）Ｌ2 及びＬ3
上の仮想画素に相応するデータを求めるための上記各演
算と同様の演算により、各順次の水平画素列（行）Ｌn
上の仮想画素に相応するデータを求めることができる。
上記のようにしてＧ系，Ｂ系及びＲ系の各仮想画素に相
応するデータを求めることができ、これら各データによ
って正方格子状配列の仮想画素が表される。

【００５９】図１９に基づき上述した実施例によれば、
格子状配列画素データ生成手段において算出の対象とな
る各仮想画素データについて夫々基礎となる実画素デー
タ毎にそれとの相関度が考慮されるため、算出されるデ
ータの精度が向上し、偽信号として再生画像に発生する
モアレ成分が抑制され得る。

【００６０】図１９に基づき上述した実施例は、マイク
ロコンピュータの該当機能部を以て構成され得る上記格
子状配列画素データ生成手段に、各該当する実画素デー
タを供給する間に、該実画素データに関して、階調変換
又は外部機器へのデータ転送若しくは記録媒体へのデー
タ書き込みのいずれかを含む処理を施す手段が介在され
てなる構成をとってもよい。

【００６１】また、上記格子状配列画素データ生成手段
により生成された各画素データを上記仮想画像空間の水
平方向及び垂直方向に１つの実画素の一辺の長さを間隔
の単位として見て両方向に夫々６ｎ（ｎは自然数）間隔
でサンプリングしてなるデータを画像表示用データとし
て出力するための画像表示用データ生成手段を備えてな
る構成をとってもよい。このような構成によれば、コン
ピュータへの取り込みやコンピュータの表示画面上への
表示、或いは印刷すべき画像の選択や確認を迅速に行な
うに好適な正方格子状で比較的粗な密度の画素配列に対
応した仮想画素データ（即ち、一つの画像を表すデータ
量が高品位画像に対応するそれよりも少ない仮想画素デ
ータ）を、簡単な処理によって得ることができる。

【００６２】また、このように仮想画像空間の各仮想画
素を算出し、然る後これら仮想画素についてサンプリン
グを行なうことにより画像表示用データ生成するに替え
て、上記固体撮像素子としてＸ−Ｙアドレス型固体撮像
素子を適用し、この固体撮像素子の読み出し動作を制御
して上記サンプリングにより抽出する画像表示用データ
に相応する各仮想画素に準じた位置にある実画素のデー
タを直接的に摘出して画像表示用データとして割り当て
るための制御動作を行う制御手段（コンピュータ等によ
り構成する）を備えてなる構成をとってもよい。このよ
うな構成によれば、仮想画像空間の各仮想画素を算出
し、然る後これら仮想画素についてサンプリングを行な
うことにより画像表示用データ生成する既述の方式と比
較して、Ｘ−Ｙアドレス型固体撮像素子の特質を利用し
てその読み出し動作を制御することにより画素信号の読
み出しそのものでのサンプリングを行って画像表示用デ
ータに相応する各仮想画素に準じた位置にある実画素の
データを直接的に摘出し、この実画素のデータを画像表
示用データとして割り当てることで、極めて簡単な構成
により迅速な表示を得ることができる。更に、上記格子
状配列画素データ生成手段により生成された各画素デー
タを上記仮想画像空間の水平方向には仮想画素で４画素
毎に、垂直方向には仮想画素で３画素毎にサンプリング
してなるデータを画像表示用データとして出力するため
の画像表示用データ生成手段を備えてなる構成をとって
もよい。このような構成によれば、コンピュータへの取
り込みやコンピュータの表示画面上への表示、或いは印
刷すべき画像の選択や確認を迅速に行なうに好適な正方
格子状の画素配列に対応した仮想画素データを、簡単な
処理によって得ることができる。

【００６３】また更に、上記画像表示用データ生成手段
による比較的低解像度の画像により記録対象画像の状態
を確認可能になされたプレビュー手段と、該プレビュー
手段により確認された当該画像を表わす上記格子状配列
画素データ生成手段の出力データを記録する記録手段と
を備えてなる構成をとってもよい。このような構成によ
れば、記録乃至印刷すべき画像の選択や確認をプレビュ
ー手段により迅速に行った上、これにより選択・確認さ
れた画像を高品位な状態で記録手段により記録すること
ができる。

【００６４】

【発明の効果】請求項１の発明によれば、通常はコンピ
ュータの表示画面には適合しない非格子状の画素配列を
以てなる固体撮像素子の出力映像信号に対応したカラー
画像をコンピュータの表示画面上に映出させることがで
きる。

【００６５】請求項２の発明によれば、同項に定義のよ
うな特定のカラーフィルター配列を有してなる非格子状
画素配列の固体撮像素子の出力映像信号に対応したカラ
ー画像をコンピュータの表示画面上乃至はこれと同様の
表示画素配列を以てなるモニタ画面上に映出させること
ができる。

【００６６】請求項３の発明によれば、Ｘ−Ｙアドレス
型固体撮像素子の特質を利用し、画素出力の読み出し駆
動時点で総画素数よりも少数の特定画素の出力をサンプ
リングするように読み出すことにより、簡易的な表示を
速やかに行なうために、或いは、当該画像を略式に認識
するための簡易的外部出力用画像データを短時間で伝送
するに適した画像データを極めて容易に得ることができ
る。

【００６７】請求項４の発明によれば、対のものとして
扱う２本の水平実画素列（行）の画素出力を読み出して
仮想画素データを算出するについて、特別な遅延線や一
時記憶のための記憶素子を必要としない構成をとること
ができ、装置としての簡素化が図られる。

【００６８】請求項５の発明によれば、この発明の装置
の出力データをそのまま一般的なコンピュータの表示画
面に適合するものとして扱うことができ、当該画像をコ
ンピュータの表示画面上に簡単に映出させることができ
る。

【００６９】請求項６の発明によれば、実画素データに
基づく画像に劣らない品位で画像を再現（印刷等）する
ことができ、且つコンピュータの表示画面にも適合する
仮想画素データを得ることができる。

【００７０】請求項７の発明によれば、請求項６に定義
のような仮想画素データを得るための一つの具体的構成
が提供される。請求項８の発明によれば、請求項６に定
義のような仮想画素データによる画像よりも高品位な画
像を構成するための仮想画素データを得ることができ
る。

【００７１】請求項９の発明によれば、請求項８に定義
のような仮想画素データを得るための一つの具体的構成
が提供される。請求項１０の発明によれば、請求項６に
定義のような仮想画素データによる画像よりも高品位な
画像を構成するための比較的密な仮想画素データを得る
ことができると共に、階調変換、又は、外部機器へのデ
ータ転送、若しくは、記録媒体へのデータ書き込みを簡
易的に速やかに行うに好適な比較的粗な仮想画素データ
を得ることができる。

【００７２】請求項１１の発明によれば、コンピュータ
への取り込みやコンピュータの表示画面上への表示、或
いは印刷すべき画像の選択や確認を迅速に行なうに好適
な正方格子状の画素配列に対応した仮想画素データを、
簡単な処理によって得ることができる。

【００７３】請求項１２の発明によれば、仮想画像空間
の各仮想画素を算出し、然る後これら仮想画素について
サンプリングを行なうことにより画像表示用データ生成
するに替えて、Ｘ−Ｙアドレス型固体撮像素子の特質を
利用し、その読み出し動作を制御して上記サンプリング
により抽出する画像表示用データに相応する各仮想画素
に準じた位置にある実画素のデータを直接的に摘出して
画像表示用データとして割り当て、極めて簡単な構成に
より迅速な表示を得ることができる。

【００７４】請求項１３の発明によれば、コンピュータ
への取り込みやコンピュータの表示画面上への表示、或
いは印刷すべき画像の選択や確認を迅速に行なうに好適
な正方格子状の画素配列に対応した仮想画素データを、
簡単な処理によって得ることができる。

【００７５】請求項１４の発明によれば、記録乃至印刷
すべき画像の選択や確認をプレビュー手段により迅速に
行った上、これにより選択・確認された画像を高品位な
状態で記録手段により記録することができる。

【００７６】請求項１５の発明によれば、印刷等を行な
うに好適な高品位な画像を構成するための極めて密な仮
想画素データを得ることができる。請求項１６の発明に
よれば、印刷等を行なうに好適な高品位な画像を構成す
るための比較的密な仮想画素データを得ることができる
と共に、階調変換、又は、外部機器へのデータ転送、若
しくは、記録媒体へのデータ書き込みを簡易的に速やか
に行うに好適な比較的粗な仮想画素データを得ることが
できる。

【００７７】請求項１７の発明によれば、印刷等を行な
うに好適な高品位な画像を構成するための極めて密な仮
想画素データを得ることができる。請求項１８の発明に
よれば、同項に定義のような特定のカラーフィルター配
列を有してなる非格子状画素配列の固体撮像素子の出力
映像信号に対応したカラー画像をコンピュータの表示画
面上或いはこれと同様な表示画素配列を以てなるモニタ
画面上に映出させることができる。

【００７８】請求項１９の発明によれば、仮想画像空間
の各仮想画素を算出し、然る後これら仮想画素について
サンプリングを行なうことにより画像表示用データ生成
するに替えて、Ｘ−Ｙアドレス型固体撮像素子の特質を
利用し、その読み出し動作を制御して上記サンプリング
により抽出する画像表示用データに相応する各仮想画素
に準じた位置にある実画素のデータを直接的に摘出して
画像表示用データとして割り当て、極めて簡単な構成に
より迅速な表示を得ることができる。

【００７９】請求項２０の発明によれば、１組のものと
して扱う上下に隣接する３本の水平実画素列（行）の画
素出力を読み出して仮想画素データを算出するについ
て、特別な遅延線や一時記憶のための記憶素子を必要と
しない構成をとることができ、装置としての簡素化が図
られる。

【００８０】請求項２１の発明によれば、この発明の装
置の出力データをそのまま一般的なコンピュータの表示
画面に適合するものとして扱うことができ、当該画像を
コンピュータの表示画面上に簡単に映出させることがで
きる。

【００８１】請求項２２の発明によれば、実画素データ
に基づくよりも高品位で画像を再現（印刷時等）するこ
とができ、且つコンピュータの表示画面にも適合する仮
想画素データを得ることができる。

【００８２】請求項２３の発明によれば、請求項１８に
定義のような仮想画素データを得るための一つの具体的
構成が提供される。請求項２４の発明によれば、請求項
１８に定義のような仮想画素データによる画像よりも高
品位な画像を構成するための比較的密な仮想画素データ
を得ることができると共に、階調変換、又は、外部機器
へのデータ転送、若しくは、記録媒体へのデータ書き込
みを簡易的に速やかに行うに好適な比較的粗な仮想画素
データを得ることができる。

【００８３】請求項２５の発明によれば、コンピュータ
への取り込みやコンピュータの表示画面上への表示、或
いは印刷すべき画像の選択や確認を迅速に行なうに好適
な正方格子状の画素配列に対応した仮想画素データを、
簡単な処理によって得ることができる。

【００８４】請求項２６の発明によれば、仮想画像空間
の各仮想画素を算出し、然る後これら仮想画素について
サンプリングを行なうことにより画像表示用データ生成
するに替えて、Ｘ−Ｙアドレス型固体撮像素子の特質を
利用し、その読み出し動作を制御して上記サンプリング
により抽出する画像表示用データに相応する各仮想画素
に準じた位置にある実画素のデータを直接的に摘出して
画像表示用データとして割り当て、極めて簡単な構成に
より迅速な表示を得ることができる。

【００８５】請求項２７の発明によれば、コンピュータ
への取り込みやコンピュータの表示画面上への表示、或
いは印刷すべき画像の選択や確認を迅速に行なうに好適
な正方格子状の画素配列に対応した仮想画素データを、
簡単な処理によって得ることができる。

【００８６】請求項２８の発明によれば、記録乃至印刷
すべき画像の選択や確認をプレビュー手段により迅速に
行った上、これにより選択・確認された画像を高品位な
状態で記録手段により記録することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に適用される撮像素子（固体
撮像素子）の画素配列を示す図である。

【図２】撮像素子からの信号を読み出すタイミング及び
読み出すための構成について説明するための図である。

【図３】撮像素子からの信号を読み出すタイミング及び
読み出すための構成について説明するための図である。

【図４】本願発明の他の実施例に適用される撮像素子に
おける所謂Δ配列の実画素と格子状配列の仮想画素の位
置関係を示す模式図である。

【図５】図４中黒点で示された仮想画素のデータを得る
過程での動作のタイミングを示す図である。

【図６】図４中黒点で示された仮想画素のデータを得る
過程での動作のタイミングを示す図である。

【図７】図４に示された撮像素子を適用する実施例の装
置の構成を示すブロック図である。

【図８】本願発明の更に他の実施例に適用される撮像素
子における所謂Δ配列の実画素と仮想画素、並びに、各
仮想画素のデータに基づき生成する各仮想画素のデータ
に対応する画素位置の位置関係を示す模式図である。

【図９】図８中の仮想画素のデータを得る過程での動作
のタイミングを示す図である。

【図１０】図８中の仮想画素のデータを得る過程での動
作のタイミングを示す図である。

【図１１】図８に示された撮像素子を適用する実施例の
装置の構成を示すブロック図である。

【図１２】本願発明の実施例において仮想画素に対して
行なうサンプリングの様子を示す模式図である。

【図１３】本願発明の実施例装置の信号処理回路の例を
示すブロック図である。

【図１４】本願発明の他の実施例に適用される撮像素子
における所謂Δ配列の実画素と格子状配列の仮想画素の
位置関係を示す模式図である。

【図１５】図１４中の仮想画素のデータを得る過程での
動作のタイミングを示す図である。

【図１６】図１４中の仮想画素のデータを得る過程での
動作のタイミングを示す図である。

【図１７】図１４中の仮想画素のデータを得る過程での
動作のタイミングを示す図である。

【図１８】図１４に示された撮像素子を適用する実施例
の装置の構成を示すブロック図である。

【図１９】本願発明の更に他の実施例に適用される撮像
素子における実画素と格子状配列の仮想画素の位置関係
を示す模式図である。

【図２０】単板式カラー撮像素子のカラーフィルター配
列方式の相違による撮像のナイキスト限界特性（再現能
力の限界特性）の違いを示す図である。

【符号の説明】

１０１ａ……………………………プリアンプ１０１ｂ……………………………プリアンプ１０２ａ……………………………プロセスアンプ１０２ｂ……………………………プロセスアンプ１０３ａ……………………………Ａ／Ｄ変換器１０３ｂ……………………………Ａ／Ｄ変換器１０４………………………………ラッチ回路１０５………………………………セレクタ２０２ａ……………………………プリアンプ２０２ｂ……………………………プリアンプ２０３ａ……………………………プロセスアンプ２０３ｂ……………………………プロセスアンプ２０４ａ……………………………Ａ／Ｄ変換器２０４ｂ……………………………Ａ／Ｄ変換器２０５ａ……………………………ラッチ回路２０５ｂ……………………………ラッチ回路２０６ａ……………………………ラッチ回路２０６ｂ……………………………ラッチ回路２０７………………………………セレクタ２１２………………………………機能ブロック

Claims

【特許請求の範囲】

【請求項１】各々自己に該当するフィルター色に対応し
た光電変換出力を得るようになされた光電変換単位領域
である各色の画素が２次元的且つ非格子状に配列されて
なる光電変換面からの画素信号が所定の態様で順次読み
出されるように構成された固体撮像素子を適用し、この
固体撮像素子の出力に基づいてカラー画像信号を得るよ
うになされた画像信号処理装置であって、同固体撮像素子の画素配列を格子状配列と仮定したもの
に相応する仮想画像空間の各仮想画素位置における当該
一の色の画素出力に相応する各画素データを、当該仮想
画素の近傍に位置する上記非格子状の配列による複数の
実画素からの画素信号に基づいて生成する格子状配列画
素データ生成手段を備えたことを特徴とする画像信号処
理装置。
【請求項２】各々自己に該当するフィルター色に対応し
た光電変換出力を得るようになされた光電変換単位領域
である各色の画素が水平方向に周期性を以て現れるよう
に整列してなる複数の水平画素列を成す如く配列され且
つ垂直方向に隣接して対をなす関係にある水平画素列相
互間では、同一のフィルター色に対応する画素の水平方
向位置が、１画素の水平方向の幅を単位ピッチとして２
分の１ピッチずれた関係となるように配列されることに
より、上記対をなす関係にある水平画素列中の３色の画
素が相互に近接して位置して概略デルタ状の位置関係を
成すように構成された固体撮像素子を適用し、この固体
撮像素子の出力に基づいてカラー画像信号を得るように
なされた画像信号処理装置であって、同固体撮像素子の画素配列を格子状配列と仮定したもの
に相応する仮想画像空間の各仮想画素位置における当該
一の色の画素出力に相応する各画素データを、上記対を
なす関係にある水平画素列中の各該当する上記概略デル
タ状の位置関係にある３色の実画素からの画素信号に基
づいて生成する格子状配列画素データ生成手段を備えた
ことを特徴とする画像信号処理装置。
【請求項３】上記固体撮像素子としてＸ−Ｙアドレス型
固体撮像素子を適用してなることを特徴とする請求項１
または２に記載の画像信号処理装置。
【請求項４】上記固体撮像素子として水平シフトレジス
タおよび垂直シフトレジスタによって垂直方向に隣接す
る２画素を同時に選択可能なものを適用しこの選択によ
る画素信号を水平ライン選択切換手段により所定のタイ
ミングで交互に切り換えて外部に導出するように構成さ
れた固体撮像素子を適用してなることを特徴とする請求
項１，２または３に記載の画像信号処理装置。
【請求項５】上記仮想画像空間の各仮想画素の格子状配
列を正方格子状配列としたことを特徴とする請求項１ま
たは２に記載の画像信号処理装置。
【請求項６】各々自己に該当するフィルター色に対応し
た光電変換出力を得るようになされた光電変換単位領域
である各色の画素が水平方向に周期性を以て現れるよう
に整列してなる複数の水平画素列を成す如く配列され且
つ垂直方向に隣接して対をなす関係にある水平画素列相
互間では、同一のフィルター色に対応する画素の水平方
向位置が、１画素の水平方向の幅を単位ピッチとして２
分の１ピッチずれた関係となるように配列されることに
より、上記対をなす関係にある水平画素列中の３色の画
素が相互に近接して位置して概略デルタ状の位置関係を
成すように構成された固体撮像素子を適用し、この固体
撮像素子の出力に基づいてカラー画像信号を得るように
なされた画像信号処理装置であって、同固体撮像素子の画素配列を格子状配列と仮定したもの
に相応する仮想画像空間の各仮想画素についてそれらの
各中心位置が、上記固体撮像素子の各水平画素列のうち
の偶数番目または奇数番目のいずれか一方に該当する各
水平画素列に属する各実画素の四隅に相当する位置にあ
るものと仮定したときの、これら各仮想画素の出力に相
応する各画素データを、上記対をなす関係にある水平画
素列中の各該当する実画素からの画素信号に直接または
間接に依拠して生成することにより、上記実画素総数に
相応する数の仮想画素を表すデータを得るようになされ
た格子状配列画素データ生成手段を備えたことを特徴と
する画像信号処理装置。
【請求項７】上記格子状配列画素データ生成手段は、上
記固体撮像素子の対をなす関係にある水平画素列中の相
互に隣接した位置関係にある各該当する３色の実画素で
占められる各仮想領域を、当該一の仮想領域を構成する
３つの実画素のうちの一側方の実画素と該一の仮想領域
の隣接領域を構成する３つの実画素のうちの他側方の実
画素とが同一画素となる関係で重畳するように想定した
ときの、これら各仮想領域の略々中心に位置する仮想画
素に相応するものとして、これら各該当する３色の実画
素からの画素信号に基づいて格子状配列の上記各仮想画
素データを生成するように構成されたものであることを
特徴とする請求項６に記載の画像信号処理装置。
【請求項８】上記格子状配列画素データ生成手段は、上
記固体撮像素子の対をなす関係にある水平画素列中の相
互に隣接して概略デルタ状の位置関係にある各該当する
３色の実画素で占められる仮想領域を各仮想領域が互い
に重畳する部分を持たないようにそれら相互の位置関係
を想定したときの、それら各仮想領域の略々中心に位置
する仮想画素に相応するものとして、上記各該当する３
色の実画素からの画素信号に基づいて格子状配列の各仮
想画素データたる第１の仮想画素データを生成する第１
の格子状配列画素データ生成手段と、上記固体撮像素子
の画素配列を格子状配列と仮定したものに相応する仮想
画像空間の各仮想画素の中心位置を該固体撮像素子の各
水平画素列のうちの偶数番目または奇数番目のいずれか
一方に該当する各水平画素列に属する各実画素の四隅に
相当する位置に仮定することにより、上記第１の仮想画
素データよりも大容量のデータとなるこれら仮想画素の
出力に相応する各画素データたる第２の仮想画素データ
を、上記第１の格子状配列画素データ生成手段により生
成された第１の仮想画素データに依拠して生成するよう
になされた第２の格子状配列画素データ生成手段とを備
えたものであることを特徴とする請求項６に記載の画像
信号処理装置。
【請求項９】上記第１の格子状配列画素データ生成手段
は当該固体撮像素子の各実画素からの出力信号をこの出
力信号の出力周波数の２倍の周波数でサンプリングして
なるデータを点順次の画像出力として導出するように構
成されてなるものであることを特徴とする請求項８に記
載の画像信号処理装置。
【請求項１０】上記第１の格子状配列画素データ生成手
段により生成された第１の仮想画素データが上記第２の
格子状配列画素データ生成手段に供給される間に、該第
１の仮想画素データに関して、階調変換又は外部機器へ
のデータ転送若しくは記録媒体へのデータ書き込みのい
ずれかを含む処理を施す手段が介在されてなることを特
徴とする請求項８に記載の画像信号処理装置。
【請求項１１】上記格子状配列画素データ生成手段によ
り生成された各画素データを上記仮想画像空間の水平方
向及び垂直方向に１つの実画素の一辺の長さを間隔の単
位として見て両方向に夫々６ｎ（ｎは自然数）間隔でサ
ンプリングしてなるデータを画像表示用データとして出
力するための画像表示用データ生成手段を備えたことを
特徴とする請求項２に記載の画像信号処理装置。
【請求項１２】上記固体撮像素子としてＸ−Ｙアドレス
型固体撮像素子を適用し、この固体撮像素子の読み出し
動作を制御して上記サンプリングにより抽出する画像表
示用データに相応する各仮想画素に準じた位置にある実
画素のデータを直接的に摘出して画像表示用データとし
て割り当てるための制御動作を行う制御手段を備えたこ
とを特徴とする請求項１１に記載の画像信号処理装置。
【請求項１３】上記格子状配列画素データ生成手段によ
り生成された各画素データを上記仮想画像空間の水平方
向には仮想画素で４画素毎に、垂直方向には仮想画素で
３画素毎にサンプリングしてなるデータを画像表示用デ
ータとして出力するための画像表示用データ生成手段を
備えたことを特徴とする請求項２に記載の画像信号処理
装置。
【請求項１４】上記画像表示用データ生成手段による比
較的低解像度の画像により記録対象画像の状態を確認可
能になされたプレビュー手段と、該プレビュー手段によ
り確認された当該画像を表わす上記格子状配列画素デー
タ生成手段の出力データを記録する記録手段とを備えた
ことを特徴とする請求項１１または１３に記載の画像信
号処理装置。
【請求項１５】上記格子状配列画素データ生成手段は、
上記固体撮像素子の対をなす関係にある水平画素列中の
相互に隣接した位置関係にある各該当する３色の実画素
で占められる仮想領域を各仮想領域が互いに重畳しない
ようにそれら相互の位置関係を想定したときのそれら各
仮想領域の略々中心に位置する仮想画素に相応するもの
としてこれら各該当する３色の実画素からの画素信号に
基づいて通常密度の格子状配列の各仮想画素データたる
一次仮想画素データを生成する通常密度格子状配列画素
データ生成手段と、上記一次仮想画素データに対応する
通常密度の格子状配列に対しその１２倍密度の高密度格
子状画素配列をなす各仮想画素を表す各二次仮想画素デ
ータを上記各一次仮想画素データに依拠して生成する高
密度格子状配列画素データ生成手段と、を備えたもので
あることを特徴とする請求項２に記載の画像信号処理装
置。
【請求項１６】上記普通密度格子状配列画素データ生成
手段により生成された一次仮想画素データが上記高密度
格子状配列画素データ生成手段に供給される間に、該一
次仮想画素データに関して、階調変換又は外部機器への
データ転送若しくは記録媒体へのデータ書き込みのいず
れかを含む処理を施す手段が介在されてなることを特徴
とする請求項１４に記載の画像信号処理装置。
【請求項１７】上記格子状配列画素データ生成手段は、
上記固体撮像素子の対をなす関係にある水平画素列中の
相互に隣接した位置関係にある各該当する３色の実画素
で占められる仮想領域を各仮想領域が互いに重畳しない
ようにそれら相互の位置関係を想定したときのそれら各
仮想領域の略々中心であって当該３色の実画素の境界線
の交点上に自己の中心が位置する仮想画素に相応するも
のとしてこれら各該当する３色の実画素からの画素信号
に基づいて格子状配列の各仮想画素データたる交点画素
データを生成する交点画素データ生成手段と、これら各
交点画素データの表わす各仮想画素を垂直方向に結ぶ線
分の中点に自己の中心が位置する各仮想画素に相応する
各仮想画素データたる補間画素データを上記各交点画素
データに基づく補間処理により生成する補間画素データ
生成手段と、を備えてなり、これら各交点画素データ及
び補間画素データにより上記固体撮像素子の画素配列を
格子状配列と仮定したものに相応する仮想画像空間の各
仮想画素が表され得るように構成されたことを特徴とす
る請求項２に記載の画像信号処理装置。
【請求項１８】各々自己に該当するフィルター色に対応
した光電変換出力を得るようになされた光電変換単位領
域である各色の画素が水平方向に周期性を以て現れるよ
うに整列してなる複数の水平画素列を成す如く配列さ
れ、且つ、垂直方向に隣接して対をなす関係にある水平
画素列相互間では、同一のフィルター色に対応する画素
の水平方向位置が、１画素の水平方向の幅を単位ピッチ
として２分の１ピッチずれた関係となるように配列され
ることにより、上記対をなす関係にある水平画素列中の
３色の画素が相互に近接して位置して概略デルタ状の位
置関係を成すように構成された固体撮像素子を適用し、
この固体撮像素子の出力に基づいてカラー画像信号を得
るようになされた画像信号処理装置であって、同固体撮像素子の画素配列を格子状配列と仮定したもの
に相応する仮想画像空間の各仮想画素位置における当該
一の色の光電変換出力に相応する各画素データを、上下
に隣接する３つの水平画素列中の同一色の最近接関係に
ある３つの実画素からの画素信号に基づいて生成する格
子状配列画素データ生成手段を備えたことを特徴とする
画像信号処理装置。
【請求項１９】上記固体撮像素子としてＸ−Ｙアドレス
型固体撮像素子を適用してなることを特徴とする請求項
１８に記載の画像信号処理装置。
【請求項２０】上記固体撮像素子として水平シフトレジ
スタおよび垂直シフトレジスタによって垂直方向に隣接
する２画素を同時に選択可能なものを適用しこの選択に
よる画素信号を水平ライン選択切換手段により所定のタ
イミングで交互に切り換えて外部に導出するように構成
された固体撮像素子を適用してなることを特徴とする請
求項１８に記載の画像信号処理装置。
【請求項２１】上記仮想画像空間の各仮想画素の格子状
配列を正方格子状配列としたことを特徴とする請求項１
８に記載の画像信号処理装置。
【請求項２２】上記格子状配列画素データ生成手段は、
上記固体撮像素子の上下に隣接する各３行の実画素の水
平画素列でなる各１組の水平画素列のうち中間に位置す
る水平画素列についてその列に属する同一色の実画素間
に夫々隣接して位置する２つの他色の実画素位置に対応
して上記同一色の２つの仮想画素が存在するものと想定
し、これら２つの仮想画素を表わすデータを、上記各１
組の水平画素列毎に、該各２つの仮想画素に対し夫々最
も近接して位置する上記同一色の３つの実画素データに
基づいて当該仮想画素に対する実画素の各相関度に応じ
た演算により夫々算出し、且つ、これら夫々算出された
各仮想画素と共に格子状の配列を構成すべき各位置に該
当する各仮想画素を表わすデータを、これらの仮想画素
に対し夫々最も近接して位置する上記同一色の３つの実
画素データに基づいて当該仮想画素に対する実画素の各
相関度に応じた演算により夫々算出することにより、上
記実画素総数よりも多くの仮想画素を表すデータを得る
ようになされたものであることを特徴とする請求項１８
に記載の画像信号処理装置。
【請求項２３】上記格子状配列画素データ生成手段は当
該固体撮像素子の各実画素からの出力信号をこの出力信
号の出力周波数の２倍の周波数でサンプリングしてなる
データを点順次の画像出力として導出する手段を備えて
なるものであることを特徴とする請求項１８に記載の画
像信号処理装置。
【請求項２４】上記固体撮像素子からの実画素データが
上記格子状配列画素データ生成手段に供給される間に、
該実画素データに関して、階調変換又は外部機器へのデ
ータ転送若しくは記録媒体へのデータ書き込みのいずれ
かを含む処理を施す手段が介在されてなることを特徴と
する請求項１８に記載の画像信号処理装置。
【請求項２５】上記格子状配列画素データ生成手段によ
り生成された各画素データを上記仮想画像空間の水平方
向及び垂直方向に１つの実画素の一辺の長さを間隔の単
位として見て両方向に夫々６ｎ（ｎは自然数）間隔でサ
ンプリングしてなるデータを画像表示用データとして出
力するための画像表示用データ生成手段を備えたことを
特徴とする請求項１８に記載の画像信号処理装置。
【請求項２６】上記固体撮像素子としてＸ−Ｙアドレス
型固体撮像素子を適用し、この固体撮像素子の読み出し
動作を制御して上記サンプリングにより抽出する画像表
示用データに相応する各仮想画素に準じた位置にある実
画素のデータを直接的に摘出して画像表示用データとし
て割り当てるための制御動作を行う制御手段を備えたこ
とを特徴とする請求項１８に記載の画像信号処理装置。
【請求項２７】上記格子状配列画素データ生成手段によ
り生成された各画素データを上記仮想画像空間の水平方
向には仮想画素で４画素毎に、垂直方向には仮想画素で
３画素毎にサンプリングしてなるデータを画像表示用デ
ータとして出力するための画像表示用データ生成手段を
備えたことを特徴とする請求項１８に記載の画像信号処
理装置。
【請求項２８】上記画像表示用データ生成手段による比
較的低解像度の画像により記録対象画像の状態を確認可
能になされたプレビュー手段と、該プレビュー手段によ
り確認された当該画像を表わす上記格子状配列画素デー
タ生成手段の出力データを記録する記録手段とを備えた
ことを特徴とする請求項２５または２７に記載の画像信
号処理装置。