JPH0834312B2 - 縦形電界効果トランジスタ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は個別素子や集積回路装置に組み込むに適する
DMOS（二重拡散MOS）の通称で知られている縦形電界効
果トランジスタに関する。

〔従来の技術〕

縦形電界効果トランジスタは通常のMOSトランジスタ
のような横形構造のものと比較して高耐圧かつ大電流用
に適し、従来から主に高周波用のパワートランジスタと
して実用化され広範な用途で用いられている。この縦形
電界効果トランジスタは、集積回路技術を利用して作ら
れる微小トランジスタを多数個並列接続した構造をもつ
ので、上のパワートランジスタ等の個別素子に限らず、
負荷を直接駆動する集積回路装置への組み込み用にも適
する。第３図はこの代表的な従来例を示すもので、同図
（ａ）はその一部拡大平面図，同図（ｂ）にはそのＸ−
Ｘ矢視断面図である。

この例での縦形電界効果トランジスタは、個別素子用
のｎチャネル形のものであって、第３図（ｂ）のドレイ
ン層２は高不純物濃度の低抵抗性のｎ形とされ、その上
のエピタキシャル層等の半導体領域３もｎ形で、動作上
はこれがドレイン領域の役目を果たす。この半導体領域
３の表面をごく薄いゲート酸化膜４を介して覆うように
多結晶シリコン等のゲート５が設けられ、さらに同図
（ａ）に示すように、このゲート５にふつうは数〜10μ
ｍ角程度の正方形の窓5bがこの例では正方配列で多数個
抜かれる。なお、この窓5bは六角形に形成されることも
あり、この場合には窓5bはその形状に応じて六方配列さ
れる。

チャネル形成層６は、ゲート５をマスクとしてその窓
5bからイオン注入法を利用してｐ形で拡散され、その周
縁部がゲート５の下にもぐり込むように作り込まれる。
ついで、同様にゲート５をマスクするイオン注入法によ
り、強いｎ形のソース層７がチャネル形成層６よりは浅
くかつその周縁が僅かにゲート５の下にもぐり込むよう
に拡散される。さらに窓5bの中央部に、強いｐ形のコン
タクト層８が、同図（ｂ）からわかるようにソース層７
を突き抜けてチャネル形成層６に達するように拡散され
る。以後は同図（ｂ）に示すように、酸化膜等の絶縁膜
９がゲート５を覆うように設けられ、さらにその上にソ
ース電極10が窓5b内のソース層７およびコンタクト層８
の表面に導電接触するように設けられる。図の下側のド
レイン層２にはドレイン電極11が接続される。なお、同
図（ａ）は図示の都合上ソース電極10がない状態で示さ
れていることを留意されたい。

以上の構造をもつ縦形電界効果トランジスタでは、第
３図（ｂ）に示すようにゲート５からゲート端子Ｇが，
ソース電極10からソース端子Ｓが，ドレイン電極11から
ドレイン端子Ｄがそれぞれ導出され、例えばドレイン端
子Ｄを正の電位に，ソース端子Ｓを接地電位にそれぞれ
置いた状態で使用される。ゲート端子Ｇに正の電圧が与
えられた時、ゲート５の下のｐ形のチャネル形成層６の
表面にｎ形のチャネルが形成され、図示のように多数キ
ャリアとしての電子ｅがｎ形のソース層７からこのｎチ
ャネルを経てｎ形の半導体領域４に入り、この半導体領
域４内を縦方向に流れてｎ形のドレイン層２に至る。

ソース層７とコンタクト層８はソース電極10により短
絡されており、これによってチャネル形成層６がソース
層７と実質上同電位に保たれて、この電界効果トランジ
スタのゲートしきい値が安定化される。オフ動作時に掛
かる電源電圧は、半導体領域４とチャネル形成層６との
間のpn接合から半導体領域４内に延びる空乏層によって
主に負担されるので、高耐圧値をこの縦形電界効果トラ
ンジスタに持たせることができる。また、電流容量は当
然そのチャネル幅すなわちソース層７の周辺流によって
決まるから、フォトプロセス精度から許される限り並列
接続する微小トランジスタのパターンを小形化して単位
チップ面積あたりのソース層７の周辺長の合計を増加さ
せることにより、その電流容量の向上ないしはオン抵抗
の減少が図られる。

〔発明が解決しようとする課題〕

上述のように縦形電界効果トランジスタではそれに掛
かる電圧は主には半導体領域４内で負担されるものの、
そのごく短いふつうは１〜２μｍ程度のチャネル長に過
電圧が掛かると、チャネルのいわゆるパンチスルーが発
生して制御不能になり、このパンチスルー電圧を向上し
ようとすると、電流容量の方が減少しやすい問題があ
る。

上述のパンチスルーは第３図（ａ）からもわかるよう
に、チャネル形成層６およびソース層７の方形の拡散パ
ターンの角部に電界が集中するために発生しやすく、こ
の電界集中を極力緩和するため、例えば図では１個所に
のみ示された連絡層6aを隣合う４個のチャネル形成層６
の角部を相互に結合するようにＸ形で設けるなどの工夫
が従来からなされている。ところが、この角部に元来チ
ャネル電流が多く流れやすいこともあって、この手段で
は角部に流れる電流がなくなるから、ソース層７の有効
周辺長が減少して電流容量がかなり減少してしまう。ま
た、連絡層6aはもちろんゲート５を設ける前に拡散して
置かねばならず、チャネル形成層６やソース層７のよう
にゲートをマスクとするいわゆる自己整合拡散ができな
いから、フォトプロセスに非常な高精度を要するほか、
工程数が増す問題を持ち込むことになる。

チャネル形成層６およびソース層７を前述のように六
角形に形成するものでは、角の角度が120度になるので
電界集中は方形の90度の場合よりもかなり緩和される
が、実験結果でも上述の連絡層6aを設ける程の効果は得
られない。また、縦形電界効果トランジスタを集積回路
装置に作り込む場合、その微小トランジスタの並列接続
数がふつう数十個程度なので、それらを合理的に六方配
列するのがかなり困難である。すなわち、各微小トラン
ジスタの大きさには利用できるフォトプロセスの精度に
よって下限があるから、予定の面積内に必要個数を納め
ようとすると寸法が半端になって面積の利用効率が落ち
たり、やむなく予定面積を広げなければならなくなって
しまう。

本発明は従来技術がもつかかる問題を解決し、チャネ
ル部内に電界集中がほとんどなく、大きな電流容量をと
ることができる縦形電界効果トランジスタを得ることを
目的とする。

〔課題を解決するための手段〕 電界効果トランジスタを作り込むべき一方の導電形を
もつ半導体領域の一方の表面をゲート酸化膜を介して覆
うように設けられ半導体領域の一方の表面に通じる細長
でその端が丸みを有する窓が複数個開けられたゲートを
備え、これら複数のゲートの窓それぞれに、窓から周縁
部分をゲート下に入り込ませて他方の導電形で拡散され
たチャネル形成層と、ゲートの窓からチャネル形成層に
達するように一方の導電形で拡散されたソース層と、ソ
ース層内にゲートの細長な窓が延びる方向に複数個配置
され、ソース層を細長な窓が延びる方向に分断すること
なくソース層の表面からチャネル形成層に達するように
他方の導電形で拡散されたコンタクト層とを備え、ゲー
トの窓内のコンタクト層およびソース層の少なくともコ
ンタクト層相互間部分および複数の窓相互間を導電接触
して両層の表面を短絡するようなソース電極を備え、半
導体領域の他方の面側から導出されたドレイン電極を備
えてなることによって達成される。

上記構成において、チャネル形成層およびソース層は
それぞれゲートをマスクとしてその窓から従来と同様に
自己整合的に拡散されるので、いずれも窓の形状に応じ
た細長なパターンに形成される。縦形電界効果トランジ
スタに持たせるべき電流容量は、ソース層１個の細長な
パターンの長さすなわちその周辺長によっても変わる
が、主には従来と同様にチャネル形成層の個数によって
決まり、従って本発明においてもソース層はふつう複数
個ないし多数個がその細長なパターンの側方に並べて並
設される。

さて、縦形電界効果トランジスタ用に割り当てられた
ある一定の面積から最大の電流容量を得るには、各ソー
ス層の細長なパターンの幅ないしゲートに明ける窓のパ
ターンの幅をフォトプロセスの精度上許される限り小さ
くして、できるだけ多数個のソース層をこの面積内に作
り込む必要がある。しかし、上記の構成にいうように、
ソース電極がゲートの窓内でソース層およびコンタクト
層に導電接触され、フォトプロセス上はこのソース電極
またはコンタクト層の幅が最小寸法になる。このため、
本発明においては、このソース電極またはコンタクト層
の幅をフォトプロセス精度から許される最小寸法に選定
するのが、最大の電流容量を得る上で最も望ましいこと
になる。

〔作用〕

本発明では前述の構成にいうように、ゲートには細長
な窓が明けられ、ゲートをマスクする拡散によりソース
層およびチャネル形成層も細長なストライプ状のパター
ンに形成され、ソース層内にはその細長なパターンに沿
ってコンタクト層が複数個分布配置されるので、従来の
所定方向に並ぶ微小トランジスタを複数個相互にストラ
イプ状にいわば連結した構造になる。従って、従来の各
微小トランジスタごとにあったソース層等の角部が消失
し、チャネル部内に電界集中がほとんどなくなってパン
チスルー電圧が格段に向上される。もちろん、ストライ
プの端には適宜に例えば半円状の丸みをもたせることに
よって、ストライプ状パターンの端部における電界集中
も実用上問題がない程度に緩和でき、場合によっては複
数個のストライプの端同志を連結して端のない１個のル
ープに形成することもできる。

一方、上述のように微小トランジスタが相互連結され
るので、連結されたソース層部分の周辺長が利用できな
いことになるが、実施例で述べるように各ストライプの
幅を狭めて単位面積あたりこれを多数個並べることによ
り、全体としてはソース層の周辺長を従来よりも長くと
って電流容量をむしろ増加させることができる。また、
集積回路装置に作り込む縦形電界効果トランジスタで
は、フォトプロセス精度に制約されることなく与えられ
た面積一杯にストライプないしループの長さを取れるか
ら、面積の利用効率が向上してその結果電流容量が増加
する。

〔実施例〕

以下、図を参照しながら本発明の実施例を説明する。
第１図は本発明によるｎチャネル形の縦形電界効果トラ
ンジスタを集積回路装置内に作り込んだ例を示すもの
で、同図（ａ）にはその要部拡大平面図が，同図（ｂ）
にはそのＸ−Ｘ矢視断面図が，同図（ｃ）にはそのＹ−
Ｙ矢視断面図がそれぞれ示されている。この図中の前に
説明した第３図に対応する部分には同じ符号が付されて
いる。

第１図（ｂ）および（ｃ）に示すように、集積回路装
置用の半導体基板１は通例のように例えばｐ形であっ
て、その表面にいわゆる埋込層として強いｎ形のドレイ
ン層２がまず拡散され、その上に半導体領域３として通
常のようにエピタキシャル層が例えば10〜20μｍの厚み
にｎ形で成長される。このエピタキシャル層は、その表
面から強いｐ形の接合分離層を図示の範囲を囲むパター
ンで基板１に達するまで深く拡散することによって、図
の半導体領域３に接合分離される。ドレイン層２から外
部にドレイン端子を導出するには、通例のように強いｎ
形の接合層を半導体領域３の図示しない個所の表面から
埋込層としてのドレイン層２に達するように拡散した上
で、その表面に導電接触する電極膜を設ける。

半導体領域３に縦形電界効果トランジスタを作り込む
に当たっては、まずその表面を0.1μｍ程度の薄いゲー
ト酸化膜４で覆った上で、ゲート５用に例えば多結晶シ
リコン層を0.5〜１μｍの厚みに全面成長させ、それを
フォトエッチングすることによって第１図（ａ）に示す
ように細長な窓5aを明ける。この実施例における窓5aの
大きさは、例えばその図の上下方向の幅が10μｍ程度，
左右方向の長さが60μｍ程度とされ、その両端部の形状
は図示のように半円形とされる。なお、この第１図
（ａ）は図示の都合上、第３図の場合と同様にソース電
極10を取り除いた状態で示されている。

ついで、ｐ形のチャネル形成層６を、通例のようなゲ
ート５をマスクとする自己整合方式のイオン注入とそれ
に引き続く熱拡散とにより、所定の不純物濃度で例えば
３μｍ程度の深さに拡散し、同時にその周縁をゲート５
の下に２〜３μｍ程度入り込ませる。次に、不純物濃度
が10²⁰原子/cm³程度の強いｎ形のソース層７を、上と同
様にゲート５をマスクとするイオン注入法により、チャ
ネル形成層６に重ねてただしそれよりは浅い例えば1.5
μｍの深さに拡散し、この際その周縁をゲート５の下に
若干入り込ませて、ゲート５の下のチャネル形成層６が
例えば１〜1.5μｍのチャネル長を持つようにする。以
上によって、チャネル形成層６およびソース層７は、ゲ
ート５の窓5aと同形の細長なストライプ状パターンで拡
散される。

ｐ形のコンタクト層８は10¹⁹原子/cm³程度の高不純物
濃度とされ、この実施例ではそれぞれ５μｍ角程度の大
きさの方形パターンで、上のように細長なパターンに形
成されたソース層７内に複数個図示のように並べて、そ
れぞれその下側のチャネル形成層に接続する深さに拡散
され、それらの相互間隔は例えば５μｍ程度とされる。
なお、この実施例では、コンタクト層８がフォトプロセ
ス上の最小寸法となる。

以上で半導体層の拡散が終わり、ついで酸化膜等の絶
縁膜９を１〜２μｍの厚みに全面に被着した上で、それ
にゲートの窓5aよりもやや小さいめの同形のパターンで
窓をフォトエッチングで抜き、さらにその上を覆って第
１図（ｂ）および（ｃ）に示すように、ソース電極10用
にアルミ等の金属膜を１μｍ程度の厚みで真空蒸着ない
しはスパッタする。このソース電極10は、上述の窓内で
ソース層７およびコンタクト層８に導電接触して両層の
表面を短絡し、これによってコンタクト層８に接続され
ているチャネル形成層６はソース層７とほぼ同電位に置
かれる。

第２図は本発明の異なる実施例を第１図（ａ）に対応
する平面図で示すものである。この実施例ではゲート５
に明けられる窓5aは第１図の場合と同じく細長である
が、その幅がさらに狭く例えば７μｍ程度とされる。ｐ
形のチャネル形成層６およびｎ形のソース層７をゲート
５をマスクとしてストライプ状に拡散する要領は第１図
の場合と同じで、両層のゲート５の下への入り込み量も
同程度とされる。しかしこの実施例では、これらの層の
拡散の次に絶縁膜９が設けられ、それにゲートの窓5aと
同形であるがその幅が例えば３μｍ程度の狭い窓が抜か
れる。これがこの実施例におけるフォトプロセス上の最
小寸法になる。

ついで、コンタクト層８がソース層７内に複数個並べ
て第１図の実施例と同様な要領で，ただし絶縁膜９をマ
スクの一部として拡散される。各コンタクト層８の図の
左右方向の長さは前と同じく例えば５μｍ程度とされる
が、その図の上下方向の幅は絶縁膜９の窓の幅と同じ３
μｍから５μｍ程度までとなる。この第２図には図示さ
れていないが、ソース電極10は絶縁膜９の窓内でコンタ
クト層８とソース層７のコンタクト層相互間部分に導電
接触するように設けられる。

この実施例では、ソース電極10が絶縁膜９の窓内の半
導体層に導電接触する幅をフォトプロセス上許容される
最小寸法，この例では３μｍとすることにより、ソース
層７のストライプの幅を狭くして単位面積あたり作り込
むストライプ数を増し、電流容量を第１図の実施例の場
合よりもさらに20％程度増加させることができる。ま
た、この実施例の場合、ソース電極のソース層７および
コンタクト層８との導電接触面積が前の実施例の場合よ
りも減少するが、両層７および８をほぼ同電位に保つこ
とができる。

より高い精度のフォトプロセスを利用できる場合、こ
の最小寸法をさらに小さく取って電流容量を高めること
ができるが、ソース層７のストライプの端部の半径が小
さくなって電界集中の問題が若干出てくるので、第２図
に鎖線Ｃで示すようにストライプの端を相互に連結し、
全体では例えば前述のようにループ状として、ストライ
プ端での電界集中のおそれをなくすことができる。

以上のように構成された本発明による縦形電界効果ト
ランジスタは例えば150〜200Vの回路電圧で使用可能な
耐圧値とチップ面積100平方μｍあたり50mA以上の電流
容量を持ち、１ないし4MHzまでの高周波の用途に用いる
ことができる。また、ゲートしきい値については、2V程
度の低い値を安定して保証することができる。

なお、以上説明した実施例はあくまで例示であり、本
発明はその要旨内で種々の態様で実施をすることができ
る。

〔発明の効果〕

以上の記載のとおり本発明では、縦形電界効果トラン
ジスタのゲートに明ける窓を細長な形状とし、このゲー
トの窓から従来と同様にチャネル形成層とその内側のソ
ース層とを順次それらの周縁部分をゲート下に入り込ま
せて拡散して両層を二重構造のストライプ状のパターン
に形成し、ストライプ状のソース層内にコンタクト層を
複数個分布配置して拡散した上で、ソース電極をゲート
の窓内のソース層およびコンタクト層に導電接触するよ
うに設けたので、チャネル部を従来の方形ないし六角形
の微小トランジスタを集積化した構造のように電界集中
が起こりやすい角部が全くない形状に形成でき、パンチ
スルー電圧を格段に向上して縦形電界効果トランジスタ
の使用電圧を従来の100V級から200V級にまで上げるとと
もに、ストライプ状のパターンの幅を狭くして単位面積
あたりのストライプ数を増すことによりソース層の周辺
長を増加させて、フォトプロセスの精度によって若干異
なるがトランジスタの電流容量を従来より20〜30％程度
向上することができる。

また、フォトプロセス上の最小寸法を絶縁膜の窓明け
に用いる第２図の実施例に述べた態様によれば、コンタ
クト層を含めて各半導体層の拡散のためのフォトプロセ
スに高精度を要せず、かつフォトプロセス上許される最
小寸法を最大限利用して縦形電界効果トランジスタに大
きな電流容量を持たせることができる。

以上の特長をもつ本発明は、集積回路装置内に比較的
小型の縦形電界効果トランジスタを複数個組み込む場合
に最適である。すなわち、かかる場合には各トランジス
タに割り当てうる面積には常に制約があるが、本発明に
よる縦形電界効果トランジスタはそのストライプ長を任
意に設定できるので、割当面積を最も有効に利用して面
積あたりの電流容量を大きくとることができる。

【図面の簡単な説明】 第１図および第２図が本発明に関し、第１図は本発明に
よる縦形電界効果トランジスタの実施例の要部拡大平面
図および断面図、第２図は本発明の異なる実施例の要部
拡大平面図である。第３図は従来技術による縦形電界効
果トランジスタの要部拡大平面図である。図において、 1:集積回路装置用半導体基板、2:ドレイン層、3:半導体
領域ないしはエピタキシャル層、4:ゲート酸化膜、5:ゲ
ート、5a,5b:ゲートの窓、6:チャネル形成層、6a:連結
層、7:ソース層、8:コンタクト層、9:絶縁膜、10:ソー
ス電極、11:ドレイン電極、C:ストライプの連結路、D:
ドレイン端子、e:電子、G:ゲート端子、S:ソース端子、
である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】電界効果トランジスタを作り込むべき一方
   の導電形をもつ半導体領域の一方の表面をゲート酸化膜
   を介して覆うように設けられ半導体領域の一方の表面に
   通じる細長でその端が丸みを有する窓が複数個開けられ
   たゲートを備え、これら複数のゲートの窓それぞれに、
   窓から周縁部分をゲート下に入り込ませて他方の導電形
   で拡散されたチャネル形成層と、ゲートの窓からチャネ
   ル形成層に達するように一方の導電形で拡散されたソー
   ス層と、ソース層内にゲートの細長な窓が延びる方向に
   複数個配置され、ソース層を細長な窓が延びる方向に分
   断することなくソース層の表面からチャネル形成層に達
   するように他方の導電形で拡散されたコンタクト層とを
   備え、ゲートの窓内のコンタクト層およびソース層の少
   なくともコンタクト層相互間部分および複数の窓相互間
   を導電接触して両層の表面を短絡するようなソース電極
   を備え、半導体領域の他方の面側から導出されたドレイ
   ン電極を備えてなることを特徴とする縦形電界効果トラ
   ンジスタ。