JPS5889864A - 絶縁ゲ−ト型半導体装置 - Google Patents
絶縁ゲ−ト型半導体装置Info
- Publication number
- JPS5889864A JPS5889864A JP56187033A JP18703381A JPS5889864A JP S5889864 A JPS5889864 A JP S5889864A JP 56187033 A JP56187033 A JP 56187033A JP 18703381 A JP18703381 A JP 18703381A JP S5889864 A JPS5889864 A JP S5889864A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- region
- source
- gate
- metal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は縦形ＭＯ８ＦＥＴ（金属酸化物半導体電界効果
トランジスタ）Ｋ関す今。
トランジスタ）Ｋ関す今。
キャラクタディスプレイのクロマ出力用トランジスタの
ごとき高速動作でしかも負荷インピーダンスの低い半導
体装置においては、得るべき電流に対し出力容量が小さ
く周波数４＄４＆が高いことが要求される。これら要求
を満足すべきものとして縦形ＭＯ８ＦＢＴを使用する場
合下記の問題な住する。
ごとき高速動作でしかも負荷インピーダンスの低い半導
体装置においては、得るべき電流に対し出力容量が小さ
く周波数４＄４＆が高いことが要求される。これら要求
を満足すべきものとして縦形ＭＯ８ＦＢＴを使用する場
合下記の問題な住する。
縦形ＭＱ８ＦＥＴは例えば第１図に示すようにＮ”ｊｌ
１８ｉ牛導体基板ｌ、Ｎ−＠ｌ＠２からなるＮ＋Ｎ−基
体をドレイン゛（Ｄ）とし、Ｎ″′″′″層２の一部に
Ｐｆｆｉｌ領竣３を設け、このＰＩ！領斌３表面の一部
にＮ”１ｌｌｌ域４を設けてソ：ス（８）とし、ソース
・ドレイン間の前、記Ｐ領＝域表面３ａをチャネル部と
してその懺面上に絶縁膜５を介してポリ（多結晶）８ｉ
１１１極（Ｇ）６を設けたもので、これまでソース電極
Ｓを中心とするｌユニットが平面上に４角形又は六角形
として独立して形成され、ゲート（Ｇ）はユニットの中
心（ソースＳ）を囲むようにして、網の目状に配列され
、この上を絶縁膜７を介してソース電極に接続するＡに
＠８が全面にわたって形成されている。
１８ｉ牛導体基板ｌ、Ｎ−＠ｌ＠２からなるＮ＋Ｎ−基
体をドレイン゛（Ｄ）とし、Ｎ″′″′″層２の一部に
Ｐｆｆｉｌ領竣３を設け、このＰＩ！領斌３表面の一部
にＮ”１ｌｌｌ域４を設けてソ：ス（８）とし、ソース
・ドレイン間の前、記Ｐ領＝域表面３ａをチャネル部と
してその懺面上に絶縁膜５を介してポリ（多結晶）８ｉ
１１１極（Ｇ）６を設けたもので、これまでソース電極
Ｓを中心とするｌユニットが平面上に４角形又は六角形
として独立して形成され、ゲート（Ｇ）はユニットの中
心（ソースＳ）を囲むようにして、網の目状に配列され
、この上を絶縁膜７を介してソース電極に接続するＡに
＠８が全面にわたって形成されている。
このような縦形ＭＯ８ＦｇＴｖｃおいて、出力容量Ｃ０
，８は阿図で示すよ５ＫＰＮ−接合部州で生じることに
なるが、前記のように各ユニットが独立した構造では、
ＰＮ−接合面が大きく、このままでは出力容量の低減が
困難であり、高い周波数特性を得るためにチャネル長を
小さく形成しようとするはと網の目は細か（なって両者
を同時Ｋｆ１４足させることができなかった。又、ゲー
トを比抵抗の小さくないポ９８４で形成するため抵抗が
大きく（ＡＪの１００倍）周波数特性の向上が困難であ
った。
，８は阿図で示すよ５ＫＰＮ−接合部州で生じることに
なるが、前記のように各ユニットが独立した構造では、
ＰＮ−接合面が大きく、このままでは出力容量の低減が
困難であり、高い周波数特性を得るためにチャネル長を
小さく形成しようとするはと網の目は細か（なって両者
を同時Ｋｆ１４足させることができなかった。又、ゲー
トを比抵抗の小さくないポ９８４で形成するため抵抗が
大きく（ＡＪの１００倍）周波数特性の向上が困難であ
った。
本発明は上記問題点を解決するためになされたものであ
り、その目的は出力容量が小さく周波数特性の高いＭｏ
ｓｊｇＴを提供することにある。
り、その目的は出力容量が小さく周波数特性の高いＭｏ
ｓｊｇＴを提供することにある。
本発明では縦形ＭＯ８ＦＦｉＴにおいて出力容量を低減
させるために、４１にドレイン接合面積を小さくする手
段としてｌユニットを独立させることなくソースをつく
る拡散接合及び電極をストライプ状に配列したものであ
る。゛第２図に本発明による笑施例が示される。同図に
おいてドレインとなるＮ−工（タキシャル層２の表面に
形成された一部がチャネル部となるＰ領域３． ｐｉ
ｇｔ域表面の一部に形成されたソースとなるＮ＋領域４
はストライプ状に、すなわち基板主面の一方向にそって
並行に形成され、これに伴なって、ソースにコレタクト
するＡ４よりなるンース電＠８ （９）、チャネル上の
ポリ８１ゲートは交互にならん１成される。
させるために、４１にドレイン接合面積を小さくする手
段としてｌユニットを独立させることなくソースをつく
る拡散接合及び電極をストライプ状に配列したものであ
る。゛第２図に本発明による笑施例が示される。同図に
おいてドレインとなるＮ−工（タキシャル層２の表面に
形成された一部がチャネル部となるＰ領域３． ｐｉ
ｇｔ域表面の一部に形成されたソースとなるＮ＋領域４
はストライプ状に、すなわち基板主面の一方向にそって
並行に形成され、これに伴なって、ソースにコレタクト
するＡ４よりなるンース電＠８ （９）、チャネル上の
ポリ８１ゲートは交互にならん１成される。
そしてボ１Ｊ８ｉゲートの上部は層間絶縁膜のスルーホ
ールを介してＡＪによるゲート電極Ｇ （１０）が形成
され、ソース電極８と交互に配列される。
ールを介してＡＪによるゲート電極Ｇ （１０）が形成
され、ソース電極８と交互に配列される。
第３図に示すよ５に基板（デツプ）周辺においてソース
電極８の末端は相互に連続しソース・ボンデ（フグパッ
ド８Ｂ、Ｋｉｉ続し、ゲート電極Ｇは一部で相互に連続
し例えば中央部でゲート・ポンディングパッドＧ□に接
続する。
電極８の末端は相互に連続しソース・ボンデ（フグパッ
ド８Ｂ、Ｋｉｉ続し、ゲート電極Ｇは一部で相互に連続
し例えば中央部でゲート・ポンディングパッドＧ□に接
続する。
以上爽施例で述べた本発明によれば下記の理由で前記目
的が達成！きる。
的が達成！きる。
（１） ｌ：Ｌ＝ニット独立せずＫＰＩｉｍをストライ
プ状にすることで、これまでｌユニットごとに形成され
たＰ領塚鵬辺で丁゛くなくともストライプの方−向と直
角方向のドレイン接合が４＜なり、全体のドレイン接合
面積が１７２＠度に減少するため出力容量Ｃ６，８が低
減できる。
プ状にすることで、これまでｌユニットごとに形成され
たＰ領塚鵬辺で丁゛くなくともストライプの方−向と直
角方向のドレイン接合が４＜なり、全体のドレイン接合
面積が１７２＠度に減少するため出力容量Ｃ６，８が低
減できる。
（２１ポリＳｉゲートの上に比抵抗の小さいＡＪ層をゲ
ートとして形成するため、ストライプにしたことによる
ゲート抵抗の増九がなく、ゲート抵抗ＲＧをむしろ低減
しＪＩｉｔＩＬ数％性を例えば１桁向上（ｆ、４１／２
７ｒＲ，Ｃ’、−することができる。
ートとして形成するため、ストライプにしたことによる
ゲート抵抗の増九がなく、ゲート抵抗ＲＧをむしろ低減
しＪＩｉｔＩＬ数％性を例えば１桁向上（ｆ、４１／２
７ｒＲ，Ｃ’、−することができる。
（３１高速ｆ）バイポーラトランジスタは一般に破壊に
耐して弱いが、パワーＭＯ８ＦＥ’Ｉ’は２次降伏がな
いため高速性があってかつ高耐圧に使用できＡ８０が広
い。
耐して弱いが、パワーＭＯ８ＦＥ’Ｉ’は２次降伏がな
いため高速性があってかつ高耐圧に使用できＡ８０が広
い。
以上１１１〜（３１により、高速動作でしかも負荷イン
ピーダンスの低い装置に適合できる信頼性の高いパワー
ＭＯ８ＦｍｉｆＴを実現できる。
ピーダンスの低い装置に適合できる信頼性の高いパワー
ＭＯ８ＦｍｉｆＴを実現できる。
本発明を前記実施４ＦＩＫ＠定されず１例えば導電型を
変更し、あるいはストライプ状の電極パターンを習更す
るなどの変形例を有するものである。
変更し、あるいはストライプ状の電極パターンを習更す
るなどの変形例を有するものである。
第１図はこ１れまでのタイプの縦形
の一部正面断面斜面図、−第２図は本発明による縦形Ｍ
Ｏ８ＦＥＴの一部正面断面斜面図、第３図は本発明によ
るＭ９８ＦＢＴの全体平面図である。 １・・・Ｎ＋基板、２・・・Ｎ一層（基板）、３・・・
Ｐ領−１４・・・Ｎ＋ソース、５・・・ゲート絶縁膜、
６・・・ポリ８ｉゲート、７・・・層間絶縁膜、８，９
．Ｎｏ・・・ＡＪ電極。 第 １ 図 第 ２ 図
Ｏ８ＦＥＴの一部正面断面斜面図、第３図は本発明によ
るＭ９８ＦＢＴの全体平面図である。 １・・・Ｎ＋基板、２・・・Ｎ一層（基板）、３・・・
Ｐ領−１４・・・Ｎ＋ソース、５・・・ゲート絶縁膜、
６・・・ポリ８ｉゲート、７・・・層間絶縁膜、８，９
．Ｎｏ・・・ＡＪ電極。 第 １ 図 第 ２ 図
Claims (1)
- １、第１導電溜半導体基体をドレインとし、誼牛導体基
体の！１面の一部に第２導電脂領域を設け、該第２導電
！！ｉｓ域表面の一部に第１導電脂領塚を設けてソース
とし、ソース・ドレイン間の前記第２導電１１ｉ領域表
面をチャネル部としてその表面上に絶縁膜を介して多結
晶亭導体ゲート電極を設けて成る縦形絶縁ゲート電界効
果半導体装置であって、上記第２導電濡領域、ソースと
なる第１導電型領域及びこれら領域に対し抵抗接触する
第１の金属電極、層をストライプ状に形成するとともに
、前記多結晶半導体ゲート電極上に第２の金属電極層を
Ｉｉ！続して、第１の金属電極層と第２の金属電極層を
交互に配列したことを４１量とする絶縁ゲート製牛導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187033A JPS5889864A (ja) | 1981-11-24 | 1981-11-24 | 絶縁ゲ−ト型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187033A JPS5889864A (ja) | 1981-11-24 | 1981-11-24 | 絶縁ゲ−ト型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5889864A true JPS5889864A (ja) | 1983-05-28 |
| JPH0427711B2 JPH0427711B2 (ja) | 1992-05-12 |
Family
ID=16199000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56187033A Granted JPS5889864A (ja) | 1981-11-24 | 1981-11-24 | 絶縁ゲ−ト型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5889864A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2575334A1 (fr) * | 1984-12-21 | 1986-06-27 | Radiotechnique Compelec | Dispositif mos dont les regions de source sont disposees en bandes paralleles, et procede pour l'obtenir |
| JPS62113477A (ja) * | 1985-09-30 | 1987-05-25 | ゼネラル・エレクトリツク・カンパニイ | 絶縁ゲ−ト形半導体装置 |
| JPH01238174A (ja) * | 1988-03-18 | 1989-09-22 | Sanyo Electric Co Ltd | 縦型ｍｏｓｆｅｔ |
| JPH02154469A (ja) * | 1988-12-06 | 1990-06-13 | Fuji Electric Co Ltd | 縦形電界効果トランジスタ |
| JPH02189977A (ja) * | 1989-01-18 | 1990-07-25 | Nec Corp | 半導体装置 |
| WO2001031711A3 (en) * | 1999-10-22 | 2001-11-22 | Semiconductor Components Ind | Vertical insulated gate field-effect device and method of making the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5499577A (en) * | 1979-01-16 | 1979-08-06 | Hitachi Ltd | Semiconductor assembly |
-
1981
- 1981-11-24 JP JP56187033A patent/JPS5889864A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5499577A (en) * | 1979-01-16 | 1979-08-06 | Hitachi Ltd | Semiconductor assembly |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2575334A1 (fr) * | 1984-12-21 | 1986-06-27 | Radiotechnique Compelec | Dispositif mos dont les regions de source sont disposees en bandes paralleles, et procede pour l'obtenir |
| JPS62113477A (ja) * | 1985-09-30 | 1987-05-25 | ゼネラル・エレクトリツク・カンパニイ | 絶縁ゲ−ト形半導体装置 |
| JPH01238174A (ja) * | 1988-03-18 | 1989-09-22 | Sanyo Electric Co Ltd | 縦型ｍｏｓｆｅｔ |
| JPH02154469A (ja) * | 1988-12-06 | 1990-06-13 | Fuji Electric Co Ltd | 縦形電界効果トランジスタ |
| JPH02189977A (ja) * | 1989-01-18 | 1990-07-25 | Nec Corp | 半導体装置 |
| WO2001031711A3 (en) * | 1999-10-22 | 2001-11-22 | Semiconductor Components Ind | Vertical insulated gate field-effect device and method of making the same |
| US6344379B1 (en) | 1999-10-22 | 2002-02-05 | Semiconductor Components Industries Llc | Semiconductor device with an undulating base region and method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0427711B2 (ja) | 1992-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2968222B2 (ja) | 半導体装置及びシリコンウエハの調製方法 | |
| JP3382172B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| US4686551A (en) | MOS transistor | |
| US20050077583A1 (en) | Lateral power MOSFET for high switching speeds | |
| GB2087649A (en) | Semiconductor switching devices | |
| JP3593371B2 (ja) | 絶縁ゲート半導体装置 | |
| JPH0758782B2 (ja) | 半導体装置 | |
| JPH0438878A (ja) | 半導体装置 | |
| JPS5889864A (ja) | 絶縁ゲ−ト型半導体装置 | |
| US5592026A (en) | Integrated structure pad assembly for lead bonding | |
| JP2830744B2 (ja) | 集積化デバイス | |
| JP2504498B2 (ja) | 半導体装置 | |
| JPH02153570A (ja) | 半導体素子 | |
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| JPH0611052B2 (ja) | トランジスタ | |
| JP2549834B2 (ja) | 半導体デバイス | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| US4712126A (en) | Low resistance tunnel | |
| JPH06326253A (ja) | 高圧抵抗 | |
| JPH06163561A (ja) | 半導体装置 | |
| JPS6118344B2 (ja) | ||
| JP2002543626A (ja) | 半導体要素 | |
| JPS59135744A (ja) | マスタスライス方式の半導体集積回路装置 | |
| JPH0666460B2 (ja) | 短絡型サイリスタ | |
| JPS60234360A (ja) | 半導体記憶装置 |