JPH0836543A - スレーブボード検出方法及びその装置 - Google Patents
スレーブボード検出方法及びその装置Info
- Publication number
- JPH0836543A JPH0836543A JP6170882A JP17088294A JPH0836543A JP H0836543 A JPH0836543 A JP H0836543A JP 6170882 A JP6170882 A JP 6170882A JP 17088294 A JP17088294 A JP 17088294A JP H0836543 A JPH0836543 A JP H0836543A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- slave
- module
- board
- vme
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 汎用のバスシステムを用いて信号線を追加し
なくても基板の有無を検出できるようにし、また、この
時、基板がなくても装置として正常に立ち上がるように
する。 【構成】 VMEバス12は、VMEアドレスバスとV
MEデータバスとVME制御バスから成り、装置内部に
実装される基板である複数のスレーブモジュールと接続
されている。マスタモジュール11は、前記VMEバス
12に接続され、装置全体の管理を行う基板である。V
MEバスバッファ13は、前記マスタモジュール11に
設けられ、前記VMEバスとの信号のやり取りを行うた
めのものである。検出用タイマ14は、内部バス21を
介してスレーブモジュールの検出動作を行うために、前
記マスタモジュール11のCPU17により起動され
る。検出用バスアクセス部15は、前記スレーブモジュ
ール11をアクセスし、該スレーブモジュール11の存
在を検出する。
なくても基板の有無を検出できるようにし、また、この
時、基板がなくても装置として正常に立ち上がるように
する。 【構成】 VMEバス12は、VMEアドレスバスとV
MEデータバスとVME制御バスから成り、装置内部に
実装される基板である複数のスレーブモジュールと接続
されている。マスタモジュール11は、前記VMEバス
12に接続され、装置全体の管理を行う基板である。V
MEバスバッファ13は、前記マスタモジュール11に
設けられ、前記VMEバスとの信号のやり取りを行うた
めのものである。検出用タイマ14は、内部バス21を
介してスレーブモジュールの検出動作を行うために、前
記マスタモジュール11のCPU17により起動され
る。検出用バスアクセス部15は、前記スレーブモジュ
ール11をアクセスし、該スレーブモジュール11の存
在を検出する。
Description
【0001】
【産業上の利用分野】本発明は、スレーブボード検出方
法及びその装置に関し、より詳細には、VME(Versa
Module Europe:バーサモジュールヨーロッパ)バスシ
ステムのように複数の基板を用いて装置を構成する汎用
のバスシステムのスレーブボード(基板)の検出方法及
びその装置に関する。
法及びその装置に関し、より詳細には、VME(Versa
Module Europe:バーサモジュールヨーロッパ)バスシ
ステムのように複数の基板を用いて装置を構成する汎用
のバスシステムのスレーブボード(基板)の検出方法及
びその装置に関する。
【0002】
【従来の技術】通信装置や制御装置等の産業用の装置で
は、ある機能を有する複数の基板を用いて装置を構成す
る方法が良く用いられる。これは、装置の機能を1枚の
基板で実現しようとすると、基板が大きくなりすぎた
り、処理が複雑になるためで、機能を分散することと、
装置自体の保守やバージョンアップを容易にするためで
ある。このような考え方は一般的であり、従って装置を
構成するための規格、例えば、VMEバス規格等も標準
化されている。また、このような規格に準拠した部品や
基板も市販されており、容易に安価で入手することが可
能である。
は、ある機能を有する複数の基板を用いて装置を構成す
る方法が良く用いられる。これは、装置の機能を1枚の
基板で実現しようとすると、基板が大きくなりすぎた
り、処理が複雑になるためで、機能を分散することと、
装置自体の保守やバージョンアップを容易にするためで
ある。このような考え方は一般的であり、従って装置を
構成するための規格、例えば、VMEバス規格等も標準
化されている。また、このような規格に準拠した部品や
基板も市販されており、容易に安価で入手することが可
能である。
【0003】VMEバスを用いた通信装置では、装置全
体の管理を行う基板であるマスタモジュールと、それぞ
れの機能を実現する基板である複数のスレーブモジュー
ルで装置が構成される。装置の構成はマスタモジュール
が管理しており、従って装置全体の機能や構成はマスタ
モジュールが把握することになる。
体の管理を行う基板であるマスタモジュールと、それぞ
れの機能を実現する基板である複数のスレーブモジュー
ルで装置が構成される。装置の構成はマスタモジュール
が管理しており、従って装置全体の機能や構成はマスタ
モジュールが把握することになる。
【0004】図6は、VMEバスを使用した通信処理を
行うセンター装置の構成図で、図中、31は通信処理装
置、32は通信処理装置のマスタモジュール、33は回
線制御を行うスレーブモジュールで、33aは実装され
ているもの、33bは実装されていないもの、34はデ
ータ処理を行うスレーブモジュールで、34aは実装さ
れているもの、34bは実装されていないもの、35は
装置内のモジュール間のコマンドやデータのやり取りを
行うシステムバス、36は回線との接続を行う信号線、
37はデータ処理を行うスレーブモジュール34間を接
続するローカルバスである。
行うセンター装置の構成図で、図中、31は通信処理装
置、32は通信処理装置のマスタモジュール、33は回
線制御を行うスレーブモジュールで、33aは実装され
ているもの、33bは実装されていないもの、34はデ
ータ処理を行うスレーブモジュールで、34aは実装さ
れているもの、34bは実装されていないもの、35は
装置内のモジュール間のコマンドやデータのやり取りを
行うシステムバス、36は回線との接続を行う信号線、
37はデータ処理を行うスレーブモジュール34間を接
続するローカルバスである。
【0005】装置31では、回線制御を行うスレーブモ
ジュール33が最大4枚、データ処理を行うスレーブモ
ジュール34が最大4枚実装可能である。回線制御を行
うスレーブモジュール34の枚数は、センター装置が同
時に接続を可能とする端末数で決まる。データ処理を行
うスレーブモジュール34の枚数は、センター装置が行
うサービスの内容や処理の内容で決まる。本構成例で
は、装置31は回線制御を行うスレーブモジュール33
aを2枚、データ処理を行うスレーブモジュール34a
を3枚実装している。
ジュール33が最大4枚、データ処理を行うスレーブモ
ジュール34が最大4枚実装可能である。回線制御を行
うスレーブモジュール34の枚数は、センター装置が同
時に接続を可能とする端末数で決まる。データ処理を行
うスレーブモジュール34の枚数は、センター装置が行
うサービスの内容や処理の内容で決まる。本構成例で
は、装置31は回線制御を行うスレーブモジュール33
aを2枚、データ処理を行うスレーブモジュール34a
を3枚実装している。
【0006】装置31内部に実装されるモジュールは、
全てシステムバスであるVMEバス35を介して接続さ
れる。また、回線制御を行うスレーブモジュール33a
は、それぞれのモジュールから信号線36aを介して回
線に接続される。回線制御34aを介して回線から送ら
れてくるデータは、VMEバス35を介してマスタモジ
ュール32の指示に従い、データ処理を行うスレーブモ
ジュール34aに送られる。
全てシステムバスであるVMEバス35を介して接続さ
れる。また、回線制御を行うスレーブモジュール33a
は、それぞれのモジュールから信号線36aを介して回
線に接続される。回線制御34aを介して回線から送ら
れてくるデータは、VMEバス35を介してマスタモジ
ュール32の指示に従い、データ処理を行うスレーブモ
ジュール34aに送られる。
【0007】データ処理を行うスレーブモジュール34
aは、データ処理を行った後、マスタモジュール32の
指示に従い、VMEバス35を介して回線制御のスレー
ブモジュール33aに送る。回線制御のスレーブモジュ
ール33aは、データを信号線36aを介して回線に送
り出す。データ処理を行うスレーブモジュール34a
は、VMEバス35とは別のローカルバス37aで接続
されており、データ処理の内容に従って処理内容を分散
する。
aは、データ処理を行った後、マスタモジュール32の
指示に従い、VMEバス35を介して回線制御のスレー
ブモジュール33aに送る。回線制御のスレーブモジュ
ール33aは、データを信号線36aを介して回線に送
り出す。データ処理を行うスレーブモジュール34a
は、VMEバス35とは別のローカルバス37aで接続
されており、データ処理の内容に従って処理内容を分散
する。
【0008】図7は、図6に示す装置31のアドレスマ
ップを示す図である。アドレスマップは装置固有のもの
であるが、使用できるアドレスの範囲はVMEバスの場
合、アドレスバスの信号数からx00000000hか
らxFFFFFFFFhまでである。この間でそれぞれ
の基板にアドレスを割り振るわけであるが、マスタモジ
ュールとスレーブモジュールの論理的なインタフェース
を統一するために、アドレスの上位桁でスレーブモジュ
ールの種類の識別や中位桁で複数の同一モジュール間の
識別を行い、アドレスの下位桁でマスタモジュールとス
レーブモジュールの通信用レジスタを設定するのが一般
的である。
ップを示す図である。アドレスマップは装置固有のもの
であるが、使用できるアドレスの範囲はVMEバスの場
合、アドレスバスの信号数からx00000000hか
らxFFFFFFFFhまでである。この間でそれぞれ
の基板にアドレスを割り振るわけであるが、マスタモジ
ュールとスレーブモジュールの論理的なインタフェース
を統一するために、アドレスの上位桁でスレーブモジュ
ールの種類の識別や中位桁で複数の同一モジュール間の
識別を行い、アドレスの下位桁でマスタモジュールとス
レーブモジュールの通信用レジスタを設定するのが一般
的である。
【0009】図7において、x1000000hからを
スレーブモジュール33に対して、x20000000
hからをスレーブモジュール34に対してアドレスを割
り振っている。また、複数のスレーブモジュール33に
対しては、x1000000hからx01000000
hずつ、スレーブモジュール34に対してはx2000
000hからx01000000hずつアドレスを割り
振り、同一モジュール間の識別を行っている。
スレーブモジュール33に対して、x20000000
hからをスレーブモジュール34に対してアドレスを割
り振っている。また、複数のスレーブモジュール33に
対しては、x1000000hからx01000000
hずつ、スレーブモジュール34に対してはx2000
000hからx01000000hずつアドレスを割り
振り、同一モジュール間の識別を行っている。
【0010】装置31ではスレーブモジュール33,3
4を最大4モジュール実装可能であるが、スレーブモジ
ュール33は2モジュール、スレーブモジュール34は
3モジュールしか実装していない。従って、アドレスと
してはそれぞれ4モジュール分だけ割り振られている
が、実際にモジュールが実装されているアドレスは図7
のようになる。
4を最大4モジュール実装可能であるが、スレーブモジ
ュール33は2モジュール、スレーブモジュール34は
3モジュールしか実装していない。従って、アドレスと
してはそれぞれ4モジュール分だけ割り振られている
が、実際にモジュールが実装されているアドレスは図7
のようになる。
【0011】このような装置で機能を追加あるいは変更
しようとした時には、スレーブモジュールの数を変更し
たり、異なる機能のスレーブモジュールを追加すること
になる。この時、当然ながら装置全体の構成が変わるた
め、何らかの方法で装置の構成が変わったことをマスタ
モジュールに知らせてやる必要がある。構成の変更をマ
スタモジュールに知らせてやる方法としては、マスタモ
ジュールのソフトウェアを変更する方法がある。これ
は、マスタモジュール上で動作するソフトウェアの装置
の構成に関する情報を、ROM(Read Only Memory)の
交換あるいはマスタモジュールがロードするプログラム
の書換によって変更するものである。
しようとした時には、スレーブモジュールの数を変更し
たり、異なる機能のスレーブモジュールを追加すること
になる。この時、当然ながら装置全体の構成が変わるた
め、何らかの方法で装置の構成が変わったことをマスタ
モジュールに知らせてやる必要がある。構成の変更をマ
スタモジュールに知らせてやる方法としては、マスタモ
ジュールのソフトウェアを変更する方法がある。これ
は、マスタモジュール上で動作するソフトウェアの装置
の構成に関する情報を、ROM(Read Only Memory)の
交換あるいはマスタモジュールがロードするプログラム
の書換によって変更するものである。
【0012】また、装置全体の構成を設定するためのス
イッチを設け、マスタモジュールが該スイッチの設定内
容を読み込むことで、装置全体の構成を知らせてやる方
法もある。あるいは、マスタモジュールと各スレーブモ
ジュールをそれぞれ信号線で接続し、実装されているス
レーブモジュールをマスタモジュールが検出する方法も
ある。
イッチを設け、マスタモジュールが該スイッチの設定内
容を読み込むことで、装置全体の構成を知らせてやる方
法もある。あるいは、マスタモジュールと各スレーブモ
ジュールをそれぞれ信号線で接続し、実装されているス
レーブモジュールをマスタモジュールが検出する方法も
ある。
【0013】
【発明が解決しようとする課題】従来のスレーブボード
検出方法では、装置の構成を変更したときに、装置全体
の動作を管理するマスタモジュール基板が、装置に実装
されているスレーブモジュール基板の実装状況を予め把
握していないと、実装されていない基板をアクセスした
場合、ハードウェア的な応答(アクノリッジ)が返って
こないため、バスエラーと判断され装置として動作不良
となる。このことを避けるために、マスタモジュールの
ソフトウェアを変更することが行われるが、プログラム
ROMの交換は作業自体が煩雑であり、また、作業によ
りハードウェアを傷つけてしまう等の2次的な不具合が
発生する可能性がある。
検出方法では、装置の構成を変更したときに、装置全体
の動作を管理するマスタモジュール基板が、装置に実装
されているスレーブモジュール基板の実装状況を予め把
握していないと、実装されていない基板をアクセスした
場合、ハードウェア的な応答(アクノリッジ)が返って
こないため、バスエラーと判断され装置として動作不良
となる。このことを避けるために、マスタモジュールの
ソフトウェアを変更することが行われるが、プログラム
ROMの交換は作業自体が煩雑であり、また、作業によ
りハードウェアを傷つけてしまう等の2次的な不具合が
発生する可能性がある。
【0014】また、プログラムをロードする機能は、大
型の装置では備えているものも有るが、VMEバスを用
いた全ての装置が備えているわけではなく、ロードを行
うためにはフロッピーディスクドライブやハードディス
クドライブ等の外部記憶装置が必要となり、装置のコス
トが高くなる。スレーブモジュールをスイッチ設定等で
設定する方法は専用の装置では問題ないが、スイッチ及
び設定を読み込むためのハードウェアがスレーブモジュ
ールの数だけ必要となり、汎用性が無い。基板検出用の
信号線を設ける方法は、汎用のバスシステムでは信号線
を追加することは困難で、また一般的でもない。
型の装置では備えているものも有るが、VMEバスを用
いた全ての装置が備えているわけではなく、ロードを行
うためにはフロッピーディスクドライブやハードディス
クドライブ等の外部記憶装置が必要となり、装置のコス
トが高くなる。スレーブモジュールをスイッチ設定等で
設定する方法は専用の装置では問題ないが、スイッチ及
び設定を読み込むためのハードウェアがスレーブモジュ
ールの数だけ必要となり、汎用性が無い。基板検出用の
信号線を設ける方法は、汎用のバスシステムでは信号線
を追加することは困難で、また一般的でもない。
【0015】このように、VMEバスシステムのように
複数の基板を用いて装置を構成する汎用のバスシステム
において、基板の実装枚数を変更したり、ある機能の基
板を追加、削除して装置を構成し動作させることがあ
る。装置の構成を変更したときに装置全体の動作を管理
する基板(マスタボード)が装置に実装されている基板
(スレーブボード)の構成を予め把握していないと、実
装されていない基板をアクセスした場合、ハードウェア
的な応答(アクノリッジ)が返ってこないため、バスエ
ラーと判断され装置として動作不良となる。そこで、汎
用のバスシステムにおいて、基板の有無をハードウェア
的に簡単な方法で検出することが期待されている。
複数の基板を用いて装置を構成する汎用のバスシステム
において、基板の実装枚数を変更したり、ある機能の基
板を追加、削除して装置を構成し動作させることがあ
る。装置の構成を変更したときに装置全体の動作を管理
する基板(マスタボード)が装置に実装されている基板
(スレーブボード)の構成を予め把握していないと、実
装されていない基板をアクセスした場合、ハードウェア
的な応答(アクノリッジ)が返ってこないため、バスエ
ラーと判断され装置として動作不良となる。そこで、汎
用のバスシステムにおいて、基板の有無をハードウェア
的に簡単な方法で検出することが期待されている。
【0016】本発明は、このような実情に鑑みてなされ
たもので、汎用のバスシステムを用いて信号線を追加し
なくても基板の有無を検出できるようにすること、ま
た、この時、基板がなくても装置として正常に立ち上が
るようにしたスレーブボード検出方法及びその装置を提
供することを目的としている。
たもので、汎用のバスシステムを用いて信号線を追加し
なくても基板の有無を検出できるようにすること、ま
た、この時、基板がなくても装置として正常に立ち上が
るようにしたスレーブボード検出方法及びその装置を提
供することを目的としている。
【0017】
【課題を解決するための手段】本発明は、上記課題を解
決するために、(1)バスを介して基板間でデータのや
り取りを行うための制御のうち、特にバスアクセスのタ
イムアウトを検出する機能を有する基板上に設けられる
バスの制御回路において、ボード検出用のタイマ手段と
バスアクセス手段とを備えたこと、更には、(2)最初
のバスアクセス時に前記バスアクセス手段を使用して、
前記タイマ手段を起動し、タイマ満了までに応答がない
場合は、アクセス先に基板がないと判断すること、或い
は、(3)装置内部に実装される基板である複数のスレ
ーブモジュールと接続されるVMEバスと、該VMEバ
スに接続され、装置全体の管理を行う基板であるマスタ
モジュールと、該マスタモジュールに設けられ、前記V
MEバスとの信号のやり取りを行うためのVMEバスバ
ッファと、内部バスを介してスレーブモジュールの検出
動作を行うために、前記マスタモジュールの中央処理装
置により起動される検出用タイマと、前記スレーブモジ
ュールをアクセスし、該スレーブモジュールの存在を検
出する検出用バスアクセス部とを有し、基板実装の有無
を検出するようにしたことを特徴としたものである。
決するために、(1)バスを介して基板間でデータのや
り取りを行うための制御のうち、特にバスアクセスのタ
イムアウトを検出する機能を有する基板上に設けられる
バスの制御回路において、ボード検出用のタイマ手段と
バスアクセス手段とを備えたこと、更には、(2)最初
のバスアクセス時に前記バスアクセス手段を使用して、
前記タイマ手段を起動し、タイマ満了までに応答がない
場合は、アクセス先に基板がないと判断すること、或い
は、(3)装置内部に実装される基板である複数のスレ
ーブモジュールと接続されるVMEバスと、該VMEバ
スに接続され、装置全体の管理を行う基板であるマスタ
モジュールと、該マスタモジュールに設けられ、前記V
MEバスとの信号のやり取りを行うためのVMEバスバ
ッファと、内部バスを介してスレーブモジュールの検出
動作を行うために、前記マスタモジュールの中央処理装
置により起動される検出用タイマと、前記スレーブモジ
ュールをアクセスし、該スレーブモジュールの存在を検
出する検出用バスアクセス部とを有し、基板実装の有無
を検出するようにしたことを特徴としたものである。
【0018】
【作用】前述のような方法でスレーブボードを検出する
ことで、基板の有無を検出するための信号線や特別なハ
ードウェアを追加することなく、スレーブボードを検出
することが可能となる。更に、装置全体の構成を変更し
た場合でも、マスタモジュールのプログラムを変更する
必要がなく、装置として正常な動作が可能となる。
ことで、基板の有無を検出するための信号線や特別なハ
ードウェアを追加することなく、スレーブボードを検出
することが可能となる。更に、装置全体の構成を変更し
た場合でも、マスタモジュールのプログラムを変更する
必要がなく、装置として正常な動作が可能となる。
【0019】
【実施例】実施例について、図面を参照して以下に説明
する。図1は、本発明によるスレーブボード検出方法を
説明するための構成図で、図中、11はマスタモジュー
ル、12は汎用のVMEバス、13はVMEバスとマス
タモジュールとが信号のやり取りを行うためのVMEバ
スバッファ、14はスレーブモジュール検出用タイマ、
15はスレーブモジュール検出用バスアクセス部、16
はマスタモジュールがVMEバスを制御するためのVM
Eバスコントローラ、17はマスタモジュールのCPU
(中央処理装置)、18はマスタモジュール及び装置全
体の制御を行うプログラムROM、19はマスタモジュ
ール及び装置全体の制御を行うデータRAM(Random A
ccess Memory)、20はマスタモジュール及び装置全体
の制御を行うタイマ、21は内部バスである。
する。図1は、本発明によるスレーブボード検出方法を
説明するための構成図で、図中、11はマスタモジュー
ル、12は汎用のVMEバス、13はVMEバスとマス
タモジュールとが信号のやり取りを行うためのVMEバ
スバッファ、14はスレーブモジュール検出用タイマ、
15はスレーブモジュール検出用バスアクセス部、16
はマスタモジュールがVMEバスを制御するためのVM
Eバスコントローラ、17はマスタモジュールのCPU
(中央処理装置)、18はマスタモジュール及び装置全
体の制御を行うプログラムROM、19はマスタモジュ
ール及び装置全体の制御を行うデータRAM(Random A
ccess Memory)、20はマスタモジュール及び装置全体
の制御を行うタイマ、21は内部バスである。
【0020】VMEバス12は、VMEアドレスバスと
VMEデータバスとVME制御バスから成り、装置内部
に実装される基板である複数のスレーブモジュールと接
続されている。マスタモジュール11は、前記VMEバ
ス12に接続され、装置全体の管理を行う基板である。
VMEバスバッファ13は、前記マスタモジュール11
に設けられ、前記VMEバスとの信号のやり取りを行う
ためのものである。検出用タイマ14は、内部バス21
を介してスレーブモジュールの検出動作を行うために、
前記マスタモジュール11のCPU17により起動され
る。検出用バスアクセス部15は、前記スレーブモジュ
ール11をアクセスし、該スレーブモジュール11の存
在を検出する。このようにして、基板実装の有無を検出
することができ、基板が無くても装置を正常に立ち上げ
ることができる。
VMEデータバスとVME制御バスから成り、装置内部
に実装される基板である複数のスレーブモジュールと接
続されている。マスタモジュール11は、前記VMEバ
ス12に接続され、装置全体の管理を行う基板である。
VMEバスバッファ13は、前記マスタモジュール11
に設けられ、前記VMEバスとの信号のやり取りを行う
ためのものである。検出用タイマ14は、内部バス21
を介してスレーブモジュールの検出動作を行うために、
前記マスタモジュール11のCPU17により起動され
る。検出用バスアクセス部15は、前記スレーブモジュ
ール11をアクセスし、該スレーブモジュール11の存
在を検出する。このようにして、基板実装の有無を検出
することができ、基板が無くても装置を正常に立ち上げ
ることができる。
【0021】図2は、本発明の構成を用いてスレーブモ
ジュールを検出する時のフローチャートである。なお、
Nは装置に実装可能なスレーブモジュールの数である。
図3(a)〜(d)〜図5(a)〜(d)は、本発明を
用いたVMEバス及び内部バス上のタイミングチャート
である。図3(a)〜(d)はスレーブモジュールをア
クセスし、スレーブモジュールがある場合のタイミング
チャート、図4(a)〜(d)はスレーブモジュールを
アクセスし、スレーブモジュールがない場合のタイミン
グチャート、図5(a)〜(d)はスレーブモジュール
検出動作を終了し、通常にVMEバスをアクセスした場
合のバスエラーのタイミングチャートである。
ジュールを検出する時のフローチャートである。なお、
Nは装置に実装可能なスレーブモジュールの数である。
図3(a)〜(d)〜図5(a)〜(d)は、本発明を
用いたVMEバス及び内部バス上のタイミングチャート
である。図3(a)〜(d)はスレーブモジュールをア
クセスし、スレーブモジュールがある場合のタイミング
チャート、図4(a)〜(d)はスレーブモジュールを
アクセスし、スレーブモジュールがない場合のタイミン
グチャート、図5(a)〜(d)はスレーブモジュール
検出動作を終了し、通常にVMEバスをアクセスした場
合のバスエラーのタイミングチャートである。
【0022】以下、図2に基づき、各ステップ(S)に
従って順に説明する。まず、はじめに装置全体の電源が
投入され(S1)、マスタモジュールのCPU17が内
部バス21を介してマスタモジュール内部の初期化を行
う(S2)。初期化が終了すると、ROM18のプログ
ラムに従って、全てのスレーブモジュールに対してスレ
ーブモジュールの検出動作を開始する(S3)。このと
き、CPU17は内部バス21を介して、まず検出用タ
イマ14を起動し、次に検出用バスアクセス部15及び
VMEバスコントローラ16を介してスレーブモジュー
ルをアクセスする(S4)。
従って順に説明する。まず、はじめに装置全体の電源が
投入され(S1)、マスタモジュールのCPU17が内
部バス21を介してマスタモジュール内部の初期化を行
う(S2)。初期化が終了すると、ROM18のプログ
ラムに従って、全てのスレーブモジュールに対してスレ
ーブモジュールの検出動作を開始する(S3)。このと
き、CPU17は内部バス21を介して、まず検出用タ
イマ14を起動し、次に検出用バスアクセス部15及び
VMEバスコントローラ16を介してスレーブモジュー
ルをアクセスする(S4)。
【0023】スレーブモジュールが存在する場合には、
図3(a)〜(d)に示すタイミングチャートのよう
に、マスタモジュールがVMEバスのDS(図3
(a))をアサートした後、スレーブモジュールからV
MEバスのDTACK(図3(b))による応答があり
(S5)、スレーブ基板有りとマスタモジュールは認識
する(S6)。この後、内部の内部バス21で検出用タ
イマをクリアする(図3(d))。マスタモジュール
は、この動作を装置に実装可能な全てのスレーブモジュ
ールNに対して行う。
図3(a)〜(d)に示すタイミングチャートのよう
に、マスタモジュールがVMEバスのDS(図3
(a))をアサートした後、スレーブモジュールからV
MEバスのDTACK(図3(b))による応答があり
(S5)、スレーブ基板有りとマスタモジュールは認識
する(S6)。この後、内部の内部バス21で検出用タ
イマをクリアする(図3(d))。マスタモジュール
は、この動作を装置に実装可能な全てのスレーブモジュ
ールNに対して行う。
【0024】スレーブモジュールが実装されていない場
合は、図4(a)〜(d)に示すタイミングチャートの
ように、VMEバスのDS(図4(a))に対してスレ
ーブモジュールからのVMEバスのDTACK(図4
(b))の応答がない(S5)。この時は、検出用のタ
イマが満了し(S7)、マスタモジュールは内部バス2
1で検出用のタイマをクリアし(図4(d))、VME
バスのDSをネゲートする。そして、スレーブ基板無し
とマスタモジュールが認識し(S8)、次の検出動作を
行う。
合は、図4(a)〜(d)に示すタイミングチャートの
ように、VMEバスのDS(図4(a))に対してスレ
ーブモジュールからのVMEバスのDTACK(図4
(b))の応答がない(S5)。この時は、検出用のタ
イマが満了し(S7)、マスタモジュールは内部バス2
1で検出用のタイマをクリアし(図4(d))、VME
バスのDSをネゲートする。そして、スレーブ基板無し
とマスタモジュールが認識し(S8)、次の検出動作を
行う。
【0025】以上の動作をスレーブ最大実装数N回行
い、それぞれのスレーブモジュールが実装されているか
どうかを検出する(S9)。実装されているスレーブモ
ジュールが確認されたら、マスタモジュールは実装され
ているスレーブモジュールに対してのみ初期化動作を行
う(S10)。この時には、通常のVMEアクセスと同
様、図5(a)〜(d)に示すタイミングチャートのよ
うに、バスエラータイマを起動する。
い、それぞれのスレーブモジュールが実装されているか
どうかを検出する(S9)。実装されているスレーブモ
ジュールが確認されたら、マスタモジュールは実装され
ているスレーブモジュールに対してのみ初期化動作を行
う(S10)。この時には、通常のVMEアクセスと同
様、図5(a)〜(d)に示すタイミングチャートのよ
うに、バスエラータイマを起動する。
【0026】タイミングチャートから明らかなように、
検出用タイマの満了時間T2は、基板が存在する場合の
応答時間T1よりも長く、通常のバスアクセスのバスエ
ラータイムアウト時間T3より短く設定する必要があ
る。T1はスレーブモジュールのハードウェア応答のた
め数百nsec、T3はマスタモジュールのソフトウェ
アタイマのため数百μsecであり、T2の設定はこの
間で行えば良く、検出は容易に可能である。
検出用タイマの満了時間T2は、基板が存在する場合の
応答時間T1よりも長く、通常のバスアクセスのバスエ
ラータイムアウト時間T3より短く設定する必要があ
る。T1はスレーブモジュールのハードウェア応答のた
め数百nsec、T3はマスタモジュールのソフトウェ
アタイマのため数百μsecであり、T2の設定はこの
間で行えば良く、検出は容易に可能である。
【0027】このように、ハードウェア的なバスエラー
を検出するタイマ以外にバスエラータイマよりも時間の
短いボードチェック用のタイマ手段とバスアクセス手段
とを備えることで装置を立ち上げ、最初に他の基板をア
クセスする時に、実装されていない基板をアクセスして
も、バスエラーを起こさず装置を動作させることが可能
で、かつ、基板実装の有無を検出することが可能であ
る。
を検出するタイマ以外にバスエラータイマよりも時間の
短いボードチェック用のタイマ手段とバスアクセス手段
とを備えることで装置を立ち上げ、最初に他の基板をア
クセスする時に、実装されていない基板をアクセスして
も、バスエラーを起こさず装置を動作させることが可能
で、かつ、基板実装の有無を検出することが可能であ
る。
【0028】
【発明の効果】以上の説明から明らかなように、本発明
によると、特別な機能やハードウェアを追加することな
く、装置内部のスレーブモジュールの実装状態をマスタ
モジュールが知ることが可能となる。また、装置内部の
実装状態をマスタモジュールが知ることが可能となる。
また、装置内部の実装状態を変更しても、プログラムの
変更や条件設定をすることなく、装置として正常に動作
することができる。従って、本発明を用いることで、安
価で信頼性が高く、汎用的な装置を提供することが可能
となる。
によると、特別な機能やハードウェアを追加することな
く、装置内部のスレーブモジュールの実装状態をマスタ
モジュールが知ることが可能となる。また、装置内部の
実装状態をマスタモジュールが知ることが可能となる。
また、装置内部の実装状態を変更しても、プログラムの
変更や条件設定をすることなく、装置として正常に動作
することができる。従って、本発明を用いることで、安
価で信頼性が高く、汎用的な装置を提供することが可能
となる。
【図1】本発明によるスレーブボード検出方法の一実施
例を説明するための構成図である。
例を説明するための構成図である。
【図2】本発明によるスレーブボード検出方法の一実施
例を説明するためのフローチャートである。
例を説明するためのフローチャートである。
【図3】本発明の動作タイミングチャート(スレーブモ
ジュール有り)である。
ジュール有り)である。
【図4】本発明の動作タイミングチャート(スレーブモ
ジュール無し)である。
ジュール無し)である。
【図5】本発明の動作タイミングチャート(通常のVM
Eアクセス)である。
Eアクセス)である。
【図6】従来のスレーブボード検出装置を説明するため
の構成図である。
の構成図である。
【図7】従来のスレーブボード検出装置のアドレスマッ
プを示す図である。
プを示す図である。
11…マスタモジュール、12…汎用のVMEバス、1
3…VMEバスバッファ、14…スレーブモジュール検
出用タイマ、15…スレーブモジュール検出用バスアク
セス部、16…VMEバスコントローラ、17…マスタ
モジュールのCPU、18…プログラムROM、19…
データRAM、20…タイマ、21…内部バス。
3…VMEバスバッファ、14…スレーブモジュール検
出用タイマ、15…スレーブモジュール検出用バスアク
セス部、16…VMEバスコントローラ、17…マスタ
モジュールのCPU、18…プログラムROM、19…
データRAM、20…タイマ、21…内部バス。
Claims (3)
- 【請求項1】 バスを介して基板間でデータのやり取り
を行うための制御のうち、特にバスアクセスのタイムア
ウトを検出する機能を有する基板上に設けられるバスの
制御回路において、ボード検出用のタイマ手段とバスア
クセス手段とを備えたことを特徴とするスレーブボード
検出方法。 - 【請求項2】 最初のバスアクセス時に前記バスアクセ
ス手段を使用して、前記タイマ手段を起動し、タイマ満
了までに応答がない場合は、アクセス先に基板がないと
判断することを特徴とする請求項1記載のスレーブボー
ド検出方法。 - 【請求項3】 装置内部に実装される基板である複数の
スレーブモジュールと接続されるVMEバスと、該VM
Eバスに接続され、装置全体の管理を行う基板であるマ
スタモジュールと、該マスタモジュールに設けられ、前
記VMEバスとの信号のやり取りを行うためのVMEバ
スバッファと、内部バスを介してスレーブモジュールの
検出動作を行うために、前記マスタモジュールの中央処
理装置により起動される検出用タイマと、前記スレーブ
モジュールをアクセスし、該スレーブモジュールの存在
を検出する検出用バスアクセス部とを有し、基板実装の
有無を検出するようにしたことを特徴とするスレーブボ
ード検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6170882A JPH0836543A (ja) | 1994-07-22 | 1994-07-22 | スレーブボード検出方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6170882A JPH0836543A (ja) | 1994-07-22 | 1994-07-22 | スレーブボード検出方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0836543A true JPH0836543A (ja) | 1996-02-06 |
Family
ID=15913068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6170882A Pending JPH0836543A (ja) | 1994-07-22 | 1994-07-22 | スレーブボード検出方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0836543A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321905B1 (ko) * | 1999-12-23 | 2002-01-29 | 신현준 | 브이엠이 버스 장착용 에프아이피 마스터보드 |
| KR100362061B1 (ko) * | 1996-04-25 | 2003-03-03 | 삼성탈레스 주식회사 | 로칼 버스 제어 장치 |
| KR100395216B1 (ko) * | 1996-03-15 | 2004-01-07 | 삼성탈레스 주식회사 | 버스 시스템의 시스템 동기 장치 및 그 방법 |
| KR100430235B1 (ko) * | 1996-07-30 | 2004-07-22 | 주식회사 하이닉스반도체 | 시스템보드와서브보드간의데이터전송제어회로 |
-
1994
- 1994-07-22 JP JP6170882A patent/JPH0836543A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100395216B1 (ko) * | 1996-03-15 | 2004-01-07 | 삼성탈레스 주식회사 | 버스 시스템의 시스템 동기 장치 및 그 방법 |
| KR100362061B1 (ko) * | 1996-04-25 | 2003-03-03 | 삼성탈레스 주식회사 | 로칼 버스 제어 장치 |
| KR100430235B1 (ko) * | 1996-07-30 | 2004-07-22 | 주식회사 하이닉스반도체 | 시스템보드와서브보드간의데이터전송제어회로 |
| KR100321905B1 (ko) * | 1999-12-23 | 2002-01-29 | 신현준 | 브이엠이 버스 장착용 에프아이피 마스터보드 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6363437B1 (en) | Plug and play I2C slave | |
| US4975838A (en) | Duplex data processing system with programmable bus configuration | |
| KR100381502B1 (ko) | 컴퓨터 시스템의 구성을 결정하기 위한 방법, 시스템 및 프로그램을 기록한 기록 매체 | |
| EP0273136A2 (en) | Universal peripheral controller with configuration loaded during booting | |
| JPS63231560A (ja) | データ処理システム | |
| US7715450B2 (en) | Sideband bus setting system and method thereof | |
| US11704269B2 (en) | Switch pruning in a switch fabric bus chassis | |
| JPH0836543A (ja) | スレーブボード検出方法及びその装置 | |
| EP0104545A2 (en) | Input and output port control unit | |
| JPH0562785B2 (ja) | ||
| EP0212402A2 (en) | Communication system configuration detecting apparatus and method | |
| US6292851B1 (en) | System for allowing a supervisory module to obtain alarm and status information from at least one supervised module without having to specify physical addresses | |
| US7636797B2 (en) | LPC configuration sharing method | |
| JP4938944B2 (ja) | エレベータの情報伝送制御装置 | |
| CN1222889C (zh) | 具有普通通信接口的集成电路 | |
| JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
| JPH10105409A (ja) | 装置用スレーブモジュール管理システム | |
| JP2758257B2 (ja) | 計算機システム | |
| JPS59218531A (ja) | 情報処理装置 | |
| JP2002006910A (ja) | 更新機能付きプログラマブルコントローラおよびプログラマブルコントローラの機能拡張ユニットの機能更新方法 | |
| JPH0756847A (ja) | ポータブルコンピュータ | |
| JPH0530197Y2 (ja) | ||
| JPH0145164Y2 (ja) | ||
| EP0316251A2 (en) | Direct control facility for multiprocessor network | |
| JP2837522B2 (ja) | 入出力命令制御方式 |