JPH0836558A

JPH0836558A - ワンチップ・マイクロコンピュータ

Info

Publication number: JPH0836558A
Application number: JP6171150A
Authority: JP
Inventors: Yoshiaki Suenaga; 良明末永
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1994-07-22
Filing date: 1994-07-22
Publication date: 1996-02-06

Abstract

(57)【要約】【目的】使用した製品を生産しやすくし、かつその製
品の製造コストも安くなるワンチップ・マイクロコンピ
ュータを提供する。【構成】周辺入出力回路１１０から送られるプログラ
ム書換指令によって、書換モードとなったＣＰＵ１００
ａは、同様に送られてくるプログラムコードを、ＲＯＭ
１００ｄに格納されたプログラムに従ってアドレスバス
１００ｇにＦＲＡＭ１００ｅの書き込むべき番地を指示
しつつデータバス１００ｈを介して格納してゆく。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ワンチップ・マイクロ
コンピュータ、ことに民生用などのマイクロコンピュー
タ応用機器に用いるに適したワンチップ・マイクロコン
ピュータに関する。

【０００２】

【従来の技術】近年、マイクロコンピュータを搭載した
機器は、多岐にわたって開発されている。これらの機器
はニューロ制御やファジー制御などの複雑な演算を取り
込むなど、高機能化が著しい。これにともない機器に内
蔵されるマイクロコンピュータのソフトウェアの大きさ
は増大し、プログラミングのミス（通称「バグ」）によ
る機能不良の原因を生む結果となってきた。また、これ
ら製品の商品寿命は短命化し、開発期間の著しい短縮が
ソフトウェア設計者への負担となって、更にバグの発生
に拍車をかけている。

【０００３】このような傾向を受けて、プログラムを内
蔵するリード・オンリー・メモリー（以下、「ＲＯＭ」
と略す）は、最もコストは安いが変更の効かないマスク
ＲＯＭから書換可能なＲＯＭを使用することが増えてき
ている。この傾向は、特に新製品の初期バージョンに多
く見られる。これを第１の従来例とする。

【０００４】また、上述のバグ対策のような消極的な例
のみでなく、ビデオ・テープ・レコーダやコンパクト・
ディスク・プレーヤなどの製品の自動制御分野もソフト
ウェア化されるに及んで、製品には複数のマイクロコン
ピュータやプロセッサが搭載されようになった。これに
よりシステム全体を統御するシステム・コントローラの
マイクロコンピュータからの指令で、周辺の制御プロセ
ッサがコントロールされるという階層構造が成り立つよ
うになっている。これにともない、従来は固定値として
マスクＲＯＭに記憶されていた制御プロセッサの制御定
数などを、システム・コントローラと通信して書き換え
るためのランダム・アクセス・メモリー（以下「ＲＡ
Ｍ」と略す）に記憶することも多くなってきている。こ
れを第２の従来例とする。

【０００５】以上のような２つの従来例についてそれぞ
れ図面を参照しながら、従来例につき説明する。図１０
は第１の従来例におけるワンチップ・マイクロコンピュ
ータの構成及び周辺回路を表すブロック略図である。図
１０において、１０はワンチップ・マイクロコンピュー
タ、２０は書換可能なプログラマブルＲＯＭ（以下、
「ＰＲＯＭ」と略す）であり、マイクロコンピュータ１
のプログラムが格納されている。３０は周辺入出力回路
である。

【０００６】以上のように構成された従来のワンチップ
・マイクロコンピュータとその周辺回路につき、次にそ
の動作を説明する。マイクロコンピュータ１０は中央処
理装置（以下「ＣＰＵ」と略す）１、ＲＡＭ２、入出力
ポート３、制御バス４、アドレスバス５およびデータバ
ス６、入出力バス７から構成される。このようなマイク
ロコンピュータ１０を用いた回路では、種々の機能を実
現している場合が存在するが、ここでは各部の機能とそ
の基本動作をあげて説明するにとどめる。

【０００７】ＣＰＵ１は、制御バス４、アドレスバス５
およびデータバス６を介して内蔵のＲＡＭ２及び入出力
ポート３と外付けのＰＲＯＭ２０を制御している。周辺
入出力回路３０の入出力は、入出力ポート３を介してＣ
ＰＵ１の指示に従ってデータバス６上のデータを送った
り、データバス６を介してデータをＣＰＵ１に受けたり
する。ＲＡＭ２は、ＣＰＵ１がアドレスバス５を介して
指示する番地にデータを書き込んだり、あるいは指示さ
れた番地からデータを読み出したりする。

【０００８】ＰＲＯＭ２０にはＣＰＵ１が実行すべきコ
ードや参照すべきデータが記憶されており、制御バス４
の指示に従ってアドレスバス５の指定する番地からデー
タあるいはコードをデータバス６を介してＣＰＵ１に送
る。このようなＰＲＯＭ２０は、前述のような理由によ
り書換可能なものが使用されており、例えば、ＰＲＯＭ
以外にも、イレーサブル・アンド・エレクトリカリイ・
プログラマブルＲＯＭ（以下「ＥＰＲＯＭ」と略す）あ
るいはエレクトリカリイ・イレーサブル・プログラマブ
ルＲＯＭ（以下「ＥＥＰＲＯＭ」と略す）が用いられ
る。

【０００９】さて、図１１は第２の従来例における従来
のワンチップ・マイクロコンピュータの周辺回路を表す
ブロック略図である。図１１において、１０はワンチッ
プ・マイクロコンピュータ、４０は第１の制御プロセッ
サ、５０は第２の制御プロセッサ、６０は外部データバ
ス、７０は副電源、８０は電源スイッチ、９０は主電源
である。

【００１０】以上のように構成された従来のワンチップ
・マイクロコンピュータの周辺回路に付き、その動作を
説明する。第１の制御プロセッサ４０および第２の制御
プロセッサ５０はそれぞれ周辺の機構（図示せず）の自
動制御を行っており、例えばコンパクト・ディスク・プ
レーヤの場合では、第１の制御プロセッサ４０は光ピッ
クアップのディスクへの追従制御を行い、第２の制御プ
ロセッサ５０はこの光ピックアップをディスクの径方向
への移動制御を行う。この場合であれば、ワンチップ・
マイクロコンピュータ１０は、ディスクのばらつきによ
って異なる制御利得データを、外部データバス６０を介
して第１の制御プロセッサ４０及び第２の制御プロセッ
サ５０に送信する。この制御利得データは、各制御プロ
セッサの入出力ポートを通って内蔵されたＲＡＭに記憶
される。

【００１１】これらワンチップ・マイクロコンピュータ
１０、第１の制御プロセッサ４０及び第２の制御プロセ
ッサ５０の電源は、通常動作時は電源スイッチ８０が閉
じているので、主電源９０から電源が供給されており、
何等問題はない。しかし、電源供給が絶たれると、各制
御プロセッサ内のＲＡＭはその記憶データが消えてしま
う。そこで、そのような電源スイッチ８０が開かれた状
態では副電源７０が動作して各プロセッサ内のＲＡＭが
データを消去されない程度の電圧を常に供給するもので
ある。この副電源７０としては、電池やゴールド・キャ
パシタ等の大容量のコンデンサが用いられることが多
い。

【００１２】さて、第３の従来例として、図示しない
が、第１の従来例における書換可能なＰＲＯＭ２０をワ
ンチップ・マイクロコンピュータ１０に内蔵している場
合も存在する。このようなワンチップ・マイクロコンピ
ュータ１０としては、ＰＲＯＭを内蔵するものが１回の
み書き込み可能であることからワンタイム・マイクロコ
ンピュータと呼ばれ、ＥＰＲＯＭもしくはＥＥＰＲＯＭ
を内蔵するものが複数回書き込み可能なことからマルチ
タイム・マイクロコンピュータと呼ばれている。

【００１３】

【発明が解決しようとする課題】しかしながら、上記の
従来の構成では、それぞれ次のような問題点があった。
第１の従来例では、外付けのＰＲＯＭ、ＥＰＲＯＭある
いはＥＥＰＲＯＭなどを使用するため、基板面積が増大
するという問題点がある。また、このようなＲＯＭは通
常コストも高く、専用の「ＲＯＭライター」と呼ばれる
設備が必要となるうえ、ＲＯＭをソケットに工程で手挿
入するため、量産性が悪い上に設備費、工数、材料費な
どの製造コストを押し上げるという問題点もある。

【００１４】また、第２の従来例では、電池を用いる場
合にはユーザに定期的な電池交換の手間をかけさせるた
め、使い勝手の悪いものとなるという問題点がある。ま
た、この電池を充電式に換えたり、コンデンサを用いた
りしても、基板面積の増大と部品増による材料費の増加
は避けられないという問題点がある。

【００１５】また、第３の従来例では、基板面積は第１
の従来例に較べて小さくはなるが、ＰＲＯＭ、ＥＰＲＯ
Ｍ、ＥＥＰＲＯＭは一般に書き込み動作に高電圧を必要
とするため、例えば携帯型の製品のように低電圧を用い
る機器では使用が困難であるという問題点がある。さら
にこれらＰＲＯＭの応答は一般に遅く、特に第２の従来
例においてＲＡＭ領域にこのようなＰＲＯＭを用いるこ
とが高速処理を要求される制御プロセッサには不向きで
あるという問題点がある。

【００１６】更にまた、第３の従来例において、マルチ
タイム・マイクロコンピュータとしてＥＰＲＯＭを用い
た場合には、ＥＰＲＯＭの消去には紫外線を照射するこ
とが必要となる為、第２の従来例の改善策としてＲＡＭ
として使用することができないという問題点がある。Ｅ
ＥＰＲＯＭを用いた場合には、書き込みと消去は電気的
に行えるが、書き込み・消去に時間がかかる上にマイク
ロコンピュータのチップ面積を大きくしてしまうという
問題点がある。

【００１７】本発明は上記の問題点を解決するもので、
第１の従来例と第３の従来例に対しては使用した製品を
生産しやすくし、かつその製品の製造工程の簡素化が可
能なワンチップ・マイクロコンピュータを提供すること
を目的とし、また第２の従来例に対しては、使用するこ
とによって、ユーザの使い勝手を向上するワンチップ・
マイクロコンピュータを提供することを目的とする。

【００１８】

【課題を解決するための手段】上記目的を達成するた
め、本発明のワンチップマイクロコンピュータは、記憶
領域を強誘電体型のランダム・アクセス・メモリとする
ことを特徴とするものである。

【００１９】また、外部からの操作によって書換可能な
プログラムを記憶する第１の記憶手段と、データを内部
の演算処理に応じて書換えかつ記憶する第２の記憶手段
と、を備えるものである。

【００２０】また、書換不可能なプログラムを記憶する
第１の記憶手段と、データを内部の演算処理に応じて書
換えかつ記憶する第２の記憶手段とを備えるワンチップ
・マイクロコンピュータにおいて、第２の記憶手段を強
誘電体型のランダム・アクセス・メモリとすることを特
徴とするものである。

【００２１】

【作用】本発明は上記した構成により、プログラム内容
を必要に応じて自由に書換可能となり、また電源供給を
絶たれても記憶内容が消えることがなくなることとな
る。

【００２２】

【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図１は、本発明の第１の実施例にお
けるワンチップ・マイクロコンピュータのブロック略図
であり、前述の第１の従来例に対する解決策を示してい
る。同図において、１００はワンチップ・マイクロコン
ピュータ、１１０は周辺入出力回路である。

【００２３】ワンチップ・マイクロコンピュータ１００
は、全体を統御するＣＰＵ１００ａ、外部との通信を行
う入出力ポート１００ｃ、ＣＰＵ１００ａの作業領域と
して用いるＲＡＭ１００ｂ、応用プログラムを格納する
プログラム領域を構成する強誘電体型ＲＡＭ（以下、Ｆ
ＲＡＭと略す）１００ｅ、初期設定時に動作させる初期
プログラムの格納されたマスク型のＲＯＭ１００ｄ、入
出力バス１００ｆ、アドレスバス１００ｇ、データバス
１００ｈおよび制御バス１００ｉから構成されている。
本実施例の特徴は、プログラム領域をパーシャルＲＯＭ
とし、残りをＦＲＡＭとした点にある。

【００２４】このようなＦＲＡＭのメモリセルは、図２
のような構成をしている。同図において４０は強誘電体
を用いたキャパシタ、４１はこのキャパシタ４０をスイ
ッチングするメタル・オキサイド・セミコンダクタ・ト
ランジスタ、４２はデータを読み出すためのセンスアン
プにつながるビット線、４３はデータをキャパシタ４０
に記憶させるためのワード線である。このような構造
は、キャパシタ４０を強誘電体に置き換えたのみで、既
にダイナミックＲＡＭ（以下、「ＤＲＡＭ」と略す）と
して公知であり、詳しい動作説明は行わない。

【００２５】このようなＦＲＡＭの特徴は、通常のキャ
パシタに較べて１０倍以上の電荷を保持でき、不揮発性
に出来るという点にある。また書き込み電圧や書き込み
速度も、通常のＤＲＡＭと何等変わるところはなく、通
常のＲＡＭと同様に扱えるという優れた特性を有するも
のである。

【００２６】さて、このようなワンチップ・マイクロコ
ンピュータ１００の工場出荷段階で記憶されているプロ
グラムは、ＲＯＭ１００ｄに記憶された初期プログラム
のみであり、最終の商品における使用形態での応用プロ
グラムは、ＦＲＡＭ１００ｅにセットメーカなどで記憶
される。

【００２７】ワンチップ・マイクロコンピュータ１００
は、セット・メーカにおいて周辺入出力回路１１０を通
じて所定のコマンドを送り、ＲＯＭ１００ｄのプログラ
ムを起動する。このコマンドの送り方は、シリアル通信
方式でも良いし、パラレル通信方式でも良い。このＲＯ
Ｍ１００ｄに記憶されているプログラムによるワンチッ
プ・マイクロコンピュータ１００の動作は、図３に示す
流れ図で表される。

【００２８】まずステップ１０１において、周辺入出力
回路１１０から送られたプログラム・コードは、入出力
ポート１００ｃを介してＣＰＵ１００ａ内のレジスタ
（図示せず）に格納される。その後、ステップ１０２に
おいて、制御バス上にプログラムライト（ＰＷＲ）信号
を送り、ＦＲＡＭ１００ｅを書き込みモードにして、こ
のプログラム・コードをアドレスバス１００ｇで指示し
たＦＲＡＭ１００ｅの番地にデータバス１００ｈを介し
て転送する。その後、入出力ポート１００ｃにデータの
終了を示すエンド・コードが入力されていないか否かを
判別し、もしエンド・コードが送られていなければ、処
理を再びステップ１０１に戻し、そうでなければ一連の
プログラム書き込みの処理を終了する。

【００２９】なお、データ受信の終了は、ステップ１０
３においてエンド・コードを判別するものとしたが、外
部から専用の信号線を設けてエンド信号を受信しても良
い。

【００３０】これらの初期化の処理が終わった後では、
ＦＲＡＭ１００ｅは、上述のようなプログラム書き込み
処理をしない限り、ワンチップ・マイクロコンピュータ
１００は、図１０に示した従来例のマイクロコンピュー
タ１０と同様の機能を有することとなる。

【００３１】図４は、本発明の第２の実施例におけるワ
ンチップ・マイクロコンピュータのブロック略図であ
り、前述の第１の従来例に対する解決策を示している。
同図において、ＣＰＵ２００ａ、ＲＡＭ２００ｂ、ＦＲ
ＡＭ２００ｅ、アドレスバス２００ｇおよびデータバス
２００ｈは、第１の実施例におけるＣＰＵ１００ａ、Ｒ
ＡＭ１００ｂ、ＦＲＡＭ１００ｅ、アドレスバス１００
ｇおよびデータバス１００ｈと同一である。本実施例の
特徴は、第１の実施例においてＲＯＭ１００ｄ上のプロ
グラムを実行することによって行ったプログラム・コー
ドのＦＲＡＭ１００ｅへの転送を、専用のハードウェア
である書換回路２００ｄを設けて負担させる点にある。

【００３２】さて、周辺入出力回路１１０からプログラ
ム・コードの転送が入出力ポート２００ｃに指示される
と、書換指令信号Ｓｔが入出力ポート２００ｃから書換
回路２００ｄに送られる。これによって書換回路２００
ｄは、制御バス２００ｉ上のＰＷＲ信号を送り、ＦＲＡ
Ｍ２００ｅを書き込みモードにし、アドレスバス２００
ｇ上にプログラム・コードを書き込むべき番地を指示
し、データバス２００ｈを介して、ＦＲＡＭ２００ｅに
プログラム・コードを転送する。

【００３３】以上のように第１及び第２の実施例によれ
ば、周辺入出力回路１１０によってセットメーカが所望
のときにワンチップ・マイクロコンピュータ１００のプ
ログラムを自由に書き換えできるので、外付けのＥＥＰ
ＲＯＭなどが不要となる。

【００３４】図５は、本発明の第３の実施例におけるワ
ンチップ・マイクロコンピュータのブロック略図を示す
ものであり、前述の第２の従来例に対する解決策を示す
ものである。同図において、ＣＰＵ３００ａ、アドレス
バス３００ｆ、データバス３００ｇ及び制御バス３００
ｈは、図１０に示したＣＰＵ１、アドレスバス６、デー
タバス５および制御バス４と同一である。本実施例の特
徴は、ＦＲＡＭ３００ｂをＣＰＵ３００ａの作業領域と
して設けた点にある。

【００３５】これにより、一旦ＦＲＡＭ３００ｂに記憶
されたデータは、電源を切られても記憶されたままとな
る。これにより図６に示すごとき応用が可能となる。即
ち、図６に示すように、第１の制御プロセッサ３１０及
び第２の制御プロセッサ３２０も作業領域にＦＲＡＭを
用いることにより、電源９０が電源スイッチ８０を開か
れて遮断されても、図１１に示す電池７０を設けなくと
も制御定数などが保持される。また、低電圧で動作可能
なため携帯型の製品のような電池仕様の機器でも使用可
能である。

【００３６】以上のように本実施例によれば、本質的に
電池が不要となり、ユーザの使い勝手が向上することと
なる。

【００３７】なお、以上の実施例では、ＦＲＡＭのメモ
リセルは、ＤＲＡＭ型としたが、スタティックＲＡＭの
メモリセル構造としてキャパシタを強誘電体にしても良
い。また、作業領域をＦＲＡＭに置き換えた場合とプロ
グラム領域をＦＲＡＭに置き換えた場合について、それ
ぞれ独立としてきたが、これらの領域を全てＦＲＡＭと
しても良い。

【００３８】このような場合を図示すると、図７〜図９
のようになる。即ち、図７においては図１におけるＲＡ
Ｍ１００ｂとＲＯＭ１００ｄをそれぞれＦＲＡＭ１００
ｊ、１００ｋに置換した場合を、図８においては図４に
おけるＲＡＭ２００ｂをＦＲＡＭ２００ｊに置換した場
合を、図９においては図５におけるＲＯＭ３００ｂをＦ
ＲＡＭ３００ｉに置換した場合を示す。これら図７〜図
９のいずれの場合も、それぞれ図１、図４、図５の場合
と全く同様に機能する。

【００３９】

【発明の効果】以上の実施例のように本発明のワンチッ
プ・マイクロコンピュータは、請求項１〜５では、ＦＲ
ＡＭで構成したプログラム領域を、外部からの通信によ
って自由に書き換えることができるため、第１の従来例
において、製品にはＰＲＯＭ、ＥＰＲＯＭあるいはＥＥ
ＰＲＯＭなどを外付けする必要がなくなり、基板面積が
小さくて済むので、製品の小型化が容易となる。また専
用のＲＯＭライターも必要なくなり、ＲＯＭ素子をソケ
ットに工程で手挿入する必要もなく、量産性が向上し、
さらに設備費、工数、材料費などの製造に係るコストを
下げることができるものである。

【００４０】また、低電圧動作が可能なうえに書き込み
・消去の時間が改善されるため、従来のワンタイム・マ
イクロコンピュータの問題点であった低電圧動作する製
品への応用も制限されなくなる。また、プログラム書き
換えの為の通信を行うことにより、プログラムにバグが
あった場合でも、製品上でプログラムを書き換えること
が可能なため、製品或いはマイクロコンピュータの載っ
た基板を不良品とすることがなくなり、また短時間でバ
グを修正した製品を製造できるため、製品の開発期間の
短縮と製品の品質向上を図ることができる。

【００４１】また、請求項６では作業領域をＦＲＡＭで
構成する事によって、第２の従来例において、ＲＡＭを
保持させるための電池を用いる必要がないので、ユーザ
に定期的な電池交換の手間をかけず、使い勝手の良いも
のとなる。また、この電池による基板面積の増大と部品
増による材料費の増加を抑えることができるので、コス
トダウンと小型化が容易となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるワンチップ・
マイクロコンピュータのブロック略図である。

【図２】同実施例におけるＦＲＡＭの構成図である。

【図３】同実施例におけるワンチップ・マイクロコン
ピュータの初期動作を表す流れ図である。

【図４】本発明の第２の実施例におけるワンチップ・
マイクロコンピュータのブロック略図である。

【図５】本発明の第３の実施例におけるワンチップ・
マイクロコンピュータのブロック略図である。

【図６】同実施例におけるワンチップ・マイクロコン
ピュータを複数使用する場合の回路構成図である。

【図７】本発明の第１の実施例におけるワンチップ・
マイクロコンピュータについてＲＡＭとＲＯＭをＦＲＡ
Ｍに変更した場合のブロック略図である。

【図８】本発明の第２の実施例におけるワンチップ・
マイクロコンピュータについてＲＡＭをＦＲＡＭに変更
した場合のブロック略図である。

【図９】本発明の第３の実施例におけるワンチップ・
マイクロコンピュータについてＲＯＭをＦＲＡＭに変更
した場合のブロック略図である。

【図１０】本発明の第１の従来例におけるワンチップ
・マイクロコンピュータのブロック略図である。

【図１１】本発明の第２の従来例におけるワンチップ
・マイクロコンピュータのブロック略図である。

【符号の説明】

６０外部データバス８０電源スイッチ９０主電源１００、２００、３００ワンチップ・マイクロコン
ピュータ１１０周辺入出力回路３１０、３２０制御プロセッサ

Claims

【特許請求の範囲】

【請求項１】記憶領域を強誘電体型のランダム・アク
セス・メモリとすることを特徴とするワンチップ・マイ
クロコンピュータ。
【請求項２】外部からの操作によって書換可能なプロ
グラムを記憶する第１の記憶手段と、データを内部の演算処理に応じて書換えかつ記憶する第
２の記憶手段と、を備えるワンチップ・マイクロコンピ
ュータ。
【請求項３】第１の記憶手段は、強誘電体型のランダ
ム・アクセス・メモリとすることを特徴とする請求項２
に記載のワンチップ・マイクロコンピュータ。
【請求項４】第１の記憶手段は、外部からの通信指令を受ける受信手段と、この受信手段の出力に応じて起動すべきプログラムが記
憶された書換不能なリード・オンリー・メモリと、強誘電体型のランダム・アクセス・メモリによって構成
された記憶領域と、を備え、上記リード・オンリー・メ
モリーに記憶されたプログラムに従って上記記憶領域へ
上記受信手段の出力を転送することを特徴とする請求項
２に記載のワンチップ・マイクロコンピュータ。
【請求項５】第１の記憶手段は、外部からの通信許諾の指令を受ける第１の受信手段と、外部からの通信データを受ける第２の受信手段と、強誘電体型のランダム・アクセス・メモリによって構成
された記憶領域と、上記第１の受信手段の出力に応じて、上記第２の受信手
段の出力を上記記憶領域に転送する転送手段と、を備え
る請求項２に記載のワンチップ・マイクロコンピュー
タ。
【請求項６】第２の記憶手段は、強誘電体型のランダ
ム・アクセス・メモリとすることを特徴とする請求項２
に記載のワンチップ・マイクロコンピュータ。
【請求項７】書換不可能なプログラムを記憶する第３
の記憶手段と、データを内部の演算処理に応じて書換えかつ記憶する第
４の記憶手段と、を備えるワンチップ・マイクロコンピ
ュータにおいて、第４の記憶手段を強誘電体型のランダ
ム・アクセス・メモリとすることを特徴とするワンチッ
プ・マイクロコンピュータ。
【請求項８】プログラムを記憶する領域とデータを記
憶する領域の両方を強誘電体型のランダム・アクセス・
メモリとすることを特徴とするワンチップ・マイクロコ
ンピュータ。