JPH083771B2 - Oscillation control device - Google Patents

Oscillation control device

Info

Publication number
JPH083771B2
JPH083771B2 JP63054192A JP5419288A JPH083771B2 JP H083771 B2 JPH083771 B2 JP H083771B2 JP 63054192 A JP63054192 A JP 63054192A JP 5419288 A JP5419288 A JP 5419288A JP H083771 B2 JPH083771 B2 JP H083771B2
Authority
JP
Japan
Prior art keywords
oscillation
microprocessor
data
register
microprocessors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63054192A
Other languages
Japanese (ja)
Other versions
JPH01228007A (en
Inventor
孝一 ▲吉▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63054192A priority Critical patent/JPH083771B2/en
Publication of JPH01228007A publication Critical patent/JPH01228007A/en
Publication of JPH083771B2 publication Critical patent/JPH083771B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえばマイクロプロセッサの制御に利用
できる発振制御装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oscillation control device that can be used for controlling a microprocessor, for example.

従来の技術 マイクロプロセッサを複数個使用するシステムにおい
て、全システムの制御を行うために1つのマイクロプロ
セッサをシステム制御用として使用する。このマイクロ
プロセッサをマスターとし、マスターマイクロプロセッ
サーと呼ぶ。このマスターマイクロプロセッサにより制
御される残りのマイクロプロセッサをスレーブとし、ス
レーブマイクロプロセッサと呼ぶ。一つのシステム全体
の制御を複数個のマイクロプロセッサに分散させて制御
する場合、全システムが制御すべき最大の仕事量を想定
して、制御の分散化を行うため、仕事量が少ない時には
スレーブマイクロプロセッサは処理すべき仕事のない状
態、つまりアイドル状態にあることがある。近年、制御
システムで消費する電力を低減させるために、このよう
なアイドル状態にあるスレーブマイクロプロセッサの動
作を止め、なおかつ発振動作も止める方法が用いられて
いる。このアイドル状態にあるスレーブマイクロプロセ
ッサが担当している制御が必要になった時には、通常マ
スターマイクロプロセッサにより割込み信号等により発
振動作を再開始し、動作可能状態にして、システムに対
する制御を行うことが多い。この場合マスタマイクロプ
ロセッサからの割込み信号が、全てのスレーブマイクロ
プロセッサの発振動作再開始信号になっていた場合、全
スレーブマイクロプロセッサが一斉に動作を再開し、動
作を必要としていないスレーブマイクロプロセッサも動
作し、無駄な電力を消費してしまう。またスレーブマイ
クロプロセッサの発振動作再開始信号をスレーブマイク
ロプロセッサごとに作成した場合、マスタマイクロプロ
セッサからの出力信号をスレーブマイクロプロセッサの
数の分だけ個別に出力する必要があり、発振動作を再開
始させるための制御のためにマスタマイクロプロセッサ
の出力端子を無駄に使用することになる。また、マスタ
マイクロプセッサからスレーブマイクロプロセッサに対
し、発振動作の再開始を要求する信号として、割込み信
号以外に、直列データをマスタマイクロプロセッサから
スレーブマイクロプロセッサに対し送り、データを受理
した時点で、スレーブマイクロプロセッサの発振動作を
再開始するものもあるが、この場合にも動作すべきスレ
ーブマイクロプロセッサを選択することができず、全ス
レーブプロセッサが動作を再開してしまう。
2. Description of the Related Art In a system using a plurality of microprocessors, one microprocessor is used for system control in order to control the entire system. This microprocessor is the master and is called the master microprocessor. The remaining microprocessors controlled by this master microprocessor are called slaves and are called slave microprocessors. When controlling the entire system by distributing it to multiple microprocessors, the maximum amount of work that should be controlled by the entire system is assumed and the control is decentralized. The processor may be idle with no work to process. In recent years, in order to reduce the power consumed by the control system, a method of stopping the operation of the slave microprocessor in the idle state and also stopping the oscillation operation is used. When it becomes necessary to control the slave microprocessor in this idle state, the master microprocessor normally restarts the oscillation operation with an interrupt signal, etc. to enable it and control the system. Many. In this case, if the interrupt signal from the master microprocessor is the oscillation operation restart signal for all slave microprocessors, all slave microprocessors restart their operations all at once, and slave microprocessors that do not need to operate also operate. However, it consumes unnecessary power. When the oscillation restart signal for the slave microprocessor is created for each slave microprocessor, the output signals from the master microprocessor must be output individually for each slave microprocessor, and the oscillation operation must be restarted. Therefore, the output terminal of the master microprocessor is wastefully used for the control. In addition to the interrupt signal, serial data is sent from the master microprocessor to the slave microprocessor as a signal for requesting the slave microprocessor to restart the oscillation operation. Some microprocessors restart the oscillation operation, but in this case as well, the slave microprocessor to operate cannot be selected, and all slave processors restart operation.

発明が解決しようとする課題 このように、従来複数のマイクロプロセッサによりシ
ステムを構築した場合、マスタマイクロプロセッサによ
り、スレーブマイクロプロセッサの発振再開始動作を制
御を行うには、発振を停止していた全スレーブマイクロ
プロセッサを一斉に動作再開始するか、または、各スレ
ーブマイクロプロセッサの発振再開始を個別に制御する
には、マスタマイクロプロセッサの出力端子をそれ専用
に、個別に設ける必要があった。
As described above, when a system is constructed by using a plurality of microprocessors in the related art, in order to control the oscillation restart operation of the slave microprocessor by the master microprocessor, all the oscillations are stopped. In order to restart the slave microprocessors all at once or individually control the restart of oscillation of each slave microprocessor, the output terminals of the master microprocessors have to be individually provided.

本発明は、マスタマイクロプロセッサから出力される
直列データを発振動作を停止しているスレーブマイクロ
プロセッサでも受信し、この受信したデータに値によ
り、対応のスレーブマイクロプロセッサを発振動作に変
更できる制御装置を提供するものである。
The present invention provides a control device capable of receiving serial data output from a master microprocessor even in a slave microprocessor that has stopped oscillation operation and changing the corresponding slave microprocessor to oscillation operation according to the value of the received data. It is provided.

課題を解決するための手段 他のマイクロプロセッサより送信される直列データを
受け取る直列データの受信データレジスタと、中央処理
装置(CPU)の処理プログラムによりデータを設定する
比較データ保持レジスタと、前記直列データの受信デー
タレジスタの出力値と前記比較データ保持レジスタの出
力値とを比較し、、出力値が一致した場合に発振開始信
号を送出する比較器、および前記発振開始信号が入力さ
れたときのみマイクロプロセッサの発振を開始させる発
振制御部とを備えたものである。
Means for Solving the Problems A serial data reception data register for receiving serial data transmitted from another microprocessor, a comparison data holding register for setting data by a processing program of a central processing unit (CPU), and the serial data Comparing the output value of the reception data register with the output value of the comparison data holding register, and sending an oscillation start signal when the output values match, and a micro comparator only when the oscillation start signal is input. And an oscillation control unit for starting the oscillation of the processor.

作用 このようにすれば、複数個のマイクロプロセッサによ
りシステムを構築した場合、必要なマイクロプロセッサ
のみを動作状態にし、アイドル状態のマイクロプロセッ
サの発振動作を停止させることにより消費電力の低減を
容易に実現でき、アイドル状態のマイクロプロセッサを
動作させる場合、個別のマイクロプロセッサに対しての
み発振開始制御を行うことが可能となる。
By doing this, when a system is constructed with multiple microprocessors, it is possible to easily reduce power consumption by turning on only the necessary microprocessors and stopping the oscillating operation of the idle microprocessors. Therefore, when the microprocessor in the idle state is operated, the oscillation start control can be performed only for the individual microprocessors.

実施例 本発明の一実施例を図面に示すブロック図を用いて詳
しく述べる。直列データの受信データレジスタ1は、他
のマイクロプロセッサより送信されるデータを受け取る
ことで常に設定され、比較データ保持レジスタ3は、こ
のレジスタを保有するCPUがこのCPUの処理プログラムに
よりデータを設定する。比較器2は、直列データの受信
データレジスタ1の値と、比較データ保持レジスタ3の
値とを比較し、値が一致した場合にのみ発振制御部へ発
振再開始信号を送出する。
Embodiment An embodiment of the present invention will be described in detail with reference to the block diagram shown in the drawings. The serial data reception data register 1 is always set by receiving data transmitted from another microprocessor, and the comparison data holding register 3 is set by the CPU holding this register by the processing program of this CPU. . The comparator 2 compares the value of the serial data reception data register 1 with the value of the comparison data holding register 3, and sends an oscillation restart signal to the oscillation controller only when the values match.

今発振が行なわれている時に、直列データの受信デー
タレジスタ1の値と、比較データ保持レジスタ3との値
が一致した場合、発振再開始信号は発振制御部に送出さ
れるが、発振制御部では元々発振動作モードに設定され
ているため、この信号による影響は現われない。
If the value of the serial data reception data register 1 and the value of the comparison data holding register 3 match during oscillation now, the oscillation restart signal is sent to the oscillation control unit, but the oscillation control unit Since this is originally set to the oscillation operation mode, the influence of this signal does not appear.

次に発振が停止している場合を考える。発振が停止し
ている時にでも直列データインタフェースはデータを受
信することができるため、他のマイクロプロセッサーか
ら送り出される直列データを常に受信する。一つのデー
タ列の受信が終了した時、つまり直列データの受信デー
タレジスタ1の値が更新されるたびに、比較データ保持
レジスタ3の値とが比較され、この値が一致した時にの
み、発振制御部へ発振再開始信号が送られ、モードを発
振停止モードから発振実行モードに自動的に変更する。
Next, consider the case where the oscillation is stopped. Since the serial data interface can receive data even when oscillation is stopped, it always receives serial data sent from another microprocessor. When the reception of one data string is completed, that is, every time the value of the serial data reception data register 1 is updated, the value of the comparison data holding register 3 is compared, and only when the values match, the oscillation control is performed. An oscillation restart signal is sent to the section, and the mode is automatically changed from the oscillation stop mode to the oscillation execution mode.

発明の効果 以上説明したように、本発明によれば、複数個のマイ
クロプロセッサによりシステムを構築した場合、必要な
マイクロプロセッサのみを動作状態にし、アイドル状態
のマイクロプロセッサの発振動作を停止させることによ
り無駄な電力を使うことなく、消費電力の低減を図るこ
とが容易にでき、アイドル状態のマイクロプロセッサを
動作させる場合、他のマイクロプロセッサから発振動作
を再開始させるべきマイクロプロセッサの比較データ保
持レジスタと同じ値のデータを、直列データとして送信
することにより、発振再開始を必要とするマイクロプロ
セッサのみを発振モードに容易に変更することができ
る。
As described above, according to the present invention, when a system is constructed by a plurality of microprocessors, only the necessary microprocessors are set in the operating state and the oscillation operation of the idle state microprocessor is stopped. It is easy to reduce power consumption without wasting power, and when operating a microprocessor in an idle state, it should be used as a comparison data holding register for the microprocessor that should restart oscillation from another microprocessor. By transmitting the data of the same value as the serial data, it is possible to easily change only the microprocessor that requires the oscillation restart to the oscillation mode.

【図面の簡単な説明】[Brief description of drawings]

図面は本発明の一実施例を示すブロック図である。 1……直列データの受信データレジスタ、2……比較
器、3……比較データ保持レジスタ。
The drawings are block diagrams showing an embodiment of the present invention. 1 ... Received data register for serial data, 2 ... Comparator, 3 ... Comparison data holding register.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】他のマイクロプロセッサより送信される直
列データを受け取る直列データの受信データレジスタ
と、中央処理装置(CPU)の処理プログラムによりデー
タを設定する比較データ保持レジスタと、前記直列デー
タの受信データレジスタの出力値と前記比較データ保持
レジスタの出力値とを比較し、出力値が一致した場合に
発振開始信号を送出する比較器、および前記発振開始信
号が入力されたときのみマイクロプロセッサの発振を開
始させる発振制御部とを備えたことを特徴とする発振制
御装置。
1. A serial data reception data register for receiving serial data transmitted from another microprocessor, a comparison data holding register for setting data by a processing program of a central processing unit (CPU), and reception of the serial data. A comparator that compares the output value of the data register with the output value of the comparison data holding register and sends an oscillation start signal when the output values match, and the oscillation of the microprocessor only when the oscillation start signal is input. And an oscillation control section for starting the oscillation control apparatus.
JP63054192A 1988-03-08 1988-03-08 Oscillation control device Expired - Lifetime JPH083771B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63054192A JPH083771B2 (en) 1988-03-08 1988-03-08 Oscillation control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63054192A JPH083771B2 (en) 1988-03-08 1988-03-08 Oscillation control device

Publications (2)

Publication Number Publication Date
JPH01228007A JPH01228007A (en) 1989-09-12
JPH083771B2 true JPH083771B2 (en) 1996-01-17

Family

ID=12963682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63054192A Expired - Lifetime JPH083771B2 (en) 1988-03-08 1988-03-08 Oscillation control device

Country Status (1)

Country Link
JP (1) JPH083771B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210738A (en) * 1985-03-14 1986-09-18 Nissan Motor Co Ltd Signal communicating equipment for vehicle
JPS628739U (en) * 1985-06-29 1987-01-20

Also Published As

Publication number Publication date
JPH01228007A (en) 1989-09-12

Similar Documents

Publication Publication Date Title
KR100306532B1 (en) Clock Controlled Information Processing Equipment
US5189647A (en) Information processing system having power saving control of the processor clock
US4435761A (en) Data processing apparatus capable of transferring serial data with small power consumption
US20010004594A1 (en) Power management system for use with wireless LAN terminal unit
JPH01228007A (en) Oscillation control device
JP2003248525A (en) Power saving control device and power saving control method for electronic equipment
JPH03126131A (en) Execution speed control system for central processing unit
JPS583009A (en) Electric power supply controller of data processor
EP0473279B1 (en) Communication control apparatus for computing systems
EP0473278B1 (en) Logic apparatus for use with a computing device
JP2645456B2 (en) Power control device
JPH06187066A (en) Microprocessor with plural cpu
JP2006236241A (en) Peripheral device
JP2856715B2 (en) Clock frequency multi-stage change control device and frequency multi-stage change control method
JPH11227304A (en) Printer device
JPH10289196A (en) Computer and method for transferring peripheral device control data in computer
JPH0410094B2 (en)
JPH0520767B2 (en)
JPS62293331A (en) Data processor
JPS6124353A (en) Peripheral controller for communication
JPH09114775A (en) Multiprocessor system
JPH09146896A (en) Multi CPU controller
JPH0553680A (en) Computer power controller
JPH0528076A (en) Serial data communication device and microprocessor
JPH04215112A (en) Microcomputer