JPH084089B2 - Ｉｃ素子並びにｉｃ素子における配線接続方法 - Google Patents
Ｉｃ素子並びにｉｃ素子における配線接続方法Info
- Publication number
- JPH084089B2 JPH084089B2 JP61303719A JP30371986A JPH084089B2 JP H084089 B2 JPH084089 B2 JP H084089B2 JP 61303719 A JP61303719 A JP 61303719A JP 30371986 A JP30371986 A JP 30371986A JP H084089 B2 JPH084089 B2 JP H084089B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- hole
- film
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
- H10P74/232—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising connection or disconnection of parts of a device in response to a measurement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
- H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
- H10W20/065—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by making at least a portion of the conductive part non-conductive, e.g. by oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/067—Manufacture or treatment of conductive parts of the interconnections by modifying the pattern of conductive parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/067—Manufacture or treatment of conductive parts of the interconnections by modifying the pattern of conductive parts
- H10W20/068—Manufacture or treatment of conductive parts of the interconnections by modifying the pattern of conductive parts by using a laser, e.g. laser cutting or laser direct writing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/491—Antifuses, i.e. interconnections changeable from non-conductive to conductive
- H10W20/492—Antifuses, i.e. interconnections changeable from non-conductive to conductive changeable by the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路（以下ICと呼ぶ）においてデ
バッグ、修正・不良解析等のためにチップ完成後その内
部配線間を接続したIC素子並びにIC素子における配線接
続方法に関する。
バッグ、修正・不良解析等のためにチップ完成後その内
部配線間を接続したIC素子並びにIC素子における配線接
続方法に関する。
近年ICの高集積化、微細化に伴ない、開発工程におい
てLSIのチップ内配線の一部を切断したり、接続したり
して不良箇所のデバックや修正を行なうことにより設計
ミス、プロセスミスを発見したり、不良解析を行なって
これをプロセス条件に戻し、製品歩留りを向上させるこ
とがますます重要になってきている。このような目的の
ため従来レーザやイオンビームによりICの配線を切断す
る例が報告されている。
てLSIのチップ内配線の一部を切断したり、接続したり
して不良箇所のデバックや修正を行なうことにより設計
ミス、プロセスミスを発見したり、不良解析を行なって
これをプロセス条件に戻し、製品歩留りを向上させるこ
とがますます重要になってきている。このような目的の
ため従来レーザやイオンビームによりICの配線を切断す
る例が報告されている。
すなわち、第１の従来技術としてはテクノ、ダイジェ
ストオブクレオ81 1981第160頁（Tech Digest of CLE
O′81 1981,p160）「レーザストライブカッティングシ
ィステムフォーアイシーデバッキング（Laser Stripe C
utting System for IC debugging）」があり、これにお
いては、レーザにより配線を切断し、不良箇所のテバッ
クを行なう例が報告されている。更に第２の従来技術と
しては、特願昭58−42126号があり、これには、微細な
配線に対処できるように、液体金属イオン源からのイオ
ンビームを0.5μｍ以下のスポットに集束して配線を切
断したり、穴あけを行ない、またイオンビームでこの穴
に蒸着して上下の配線を接続する技術が示されている。
ストオブクレオ81 1981第160頁（Tech Digest of CLE
O′81 1981,p160）「レーザストライブカッティングシ
ィステムフォーアイシーデバッキング（Laser Stripe C
utting System for IC debugging）」があり、これにお
いては、レーザにより配線を切断し、不良箇所のテバッ
クを行なう例が報告されている。更に第２の従来技術と
しては、特願昭58−42126号があり、これには、微細な
配線に対処できるように、液体金属イオン源からのイオ
ンビームを0.5μｍ以下のスポットに集束して配線を切
断したり、穴あけを行ない、またイオンビームでこの穴
に蒸着して上下の配線を接続する技術が示されている。
更に第３の従来技術としては、イクステンディッドア
ブストラクトオブ第17コンファレンスオンソリッドステ
ィトデバイシズアンドマティリアル1985第193頁（Exten
ded Abstruct of 17 th Conf.on Solid state Devices
and Material 1985,p193）「ダイレクトライティングオ
ブハイリイコンダクティブモリブデンラインズバイレー
ザーインデューストケミカルベイパーディポジッション
（Direct Writing of Highly Conductive Mo Lines by
Laser Induced CVD）」がある。
ブストラクトオブ第17コンファレンスオンソリッドステ
ィトデバイシズアンドマティリアル1985第193頁（Exten
ded Abstruct of 17 th Conf.on Solid state Devices
and Material 1985,p193）「ダイレクトライティングオ
ブハイリイコンダクティブモリブデンラインズバイレー
ザーインデューストケミカルベイパーディポジッション
（Direct Writing of Highly Conductive Mo Lines by
Laser Induced CVD）」がある。
上記第１の従来技術においては配線の切断の手段のみ
が示され、配線間の接続については何ら手段が示されて
いない。またレーザ加工法を用いる場合（１）加工過程
が熱的なものであり、周囲への熱伝導がありまた蒸発・
噴出などのプロセスを経ることなどのため0.5μｍ以下
の微細な加工を行うことはきわめて困難である。（２）
レーザ光はSiO2,Si2N4などの絶縁膜に吸収されにくく、
このため下層のAlやpoli Siの配線などに吸収され、こ
れが蒸発噴出を行なう際に、上部の絶縁膜を爆発的に吹
飛ばすことにより絶縁膜の加工が行われる。このため絶
縁層が２μｍ以上厚い場合は加工が困難である。また周
辺（周囲，上下層）へのダメージが大きく不良発生の原
因となる。これらの結果から多層配線・微細高集積の配
線の加工は困難である。
が示され、配線間の接続については何ら手段が示されて
いない。またレーザ加工法を用いる場合（１）加工過程
が熱的なものであり、周囲への熱伝導がありまた蒸発・
噴出などのプロセスを経ることなどのため0.5μｍ以下
の微細な加工を行うことはきわめて困難である。（２）
レーザ光はSiO2,Si2N4などの絶縁膜に吸収されにくく、
このため下層のAlやpoli Siの配線などに吸収され、こ
れが蒸発噴出を行なう際に、上部の絶縁膜を爆発的に吹
飛ばすことにより絶縁膜の加工が行われる。このため絶
縁層が２μｍ以上厚い場合は加工が困難である。また周
辺（周囲，上下層）へのダメージが大きく不良発生の原
因となる。これらの結果から多層配線・微細高集積の配
線の加工は困難である。
また、第２の従来技術においては（１）′集束イオン
ビームによる切断および穴あけ、（２）′集束イオンビ
ームを用いた上下配線の接続の手段が示されている。集
束イオンビームによる加工は0.5μｍ以下の加工が可能
であること、どのような材料でもスパッタリングにより
上層から順次容易に加工が行えることなどから、第１の
従来技術における問題点をカバーしている。しかしなが
ら（２）′の配線間の接続の手段については、上下の配
線の接続の手順が示されているのみであり、一つの配線
から別の場所の配線へと接続を行なう手段に関しては何
ら触れられていない。
ビームによる切断および穴あけ、（２）′集束イオンビ
ームを用いた上下配線の接続の手段が示されている。集
束イオンビームによる加工は0.5μｍ以下の加工が可能
であること、どのような材料でもスパッタリングにより
上層から順次容易に加工が行えることなどから、第１の
従来技術における問題点をカバーしている。しかしなが
ら（２）′の配線間の接続の手段については、上下の配
線の接続の手順が示されているのみであり、一つの配線
から別の場所の配線へと接続を行なう手段に関しては何
ら触れられていない。
第３の従来技術においては、M0（CO）６（モリブテン
カルボニル）などの金属を有機化合物のガス中におい
て、紫外のレーザをSiO2をコートしたSi基板上に照射し
て、光熱的（photothermal）あるいは光化学的（photoc
hemical）なレーザ誘起CVDプロセスにより、M0（CO）６
を分解し、基板上にM0などの金属を堆積させて金属配線
を直接に描画形成する方法が示されている。しかしなが
らこの場合、単に絶縁膜の上にM0の配線が形成されたの
みであり、実際のICにおいて保護膜や層間絶縁膜などの
絶縁膜の下部にある配線同志を上部の配線との短絡をお
こすことなく接続する手段については示されていない。
カルボニル）などの金属を有機化合物のガス中におい
て、紫外のレーザをSiO2をコートしたSi基板上に照射し
て、光熱的（photothermal）あるいは光化学的（photoc
hemical）なレーザ誘起CVDプロセスにより、M0（CO）６
を分解し、基板上にM0などの金属を堆積させて金属配線
を直接に描画形成する方法が示されている。しかしなが
らこの場合、単に絶縁膜の上にM0の配線が形成されたの
みであり、実際のICにおいて保護膜や層間絶縁膜などの
絶縁膜の下部にある配線同志を上部の配線との短絡をお
こすことなく接続する手段については示されていない。
本発明の目的は、ICにおいて保護膜や層間絶縁膜など
の絶縁膜に微細な穴加工ができるようにしてその下部に
ある配線と他の部分とを配線接続して、ICのデバック、
修正、不良解析等が行うことができるようにしたIC素子
並びにIC素子における配線接続方法を提供することにあ
る。
の絶縁膜に微細な穴加工ができるようにしてその下部に
ある配線と他の部分とを配線接続して、ICのデバック、
修正、不良解析等が行うことができるようにしたIC素子
並びにIC素子における配線接続方法を提供することにあ
る。
本発明は、上記目的を達成するために、IC素子を、IC
素子の内部の上層の配線層の下に形成した下層配線に電
気的に接続する配線膜をIC素子上に形成し、上層の配線
層の穴の周辺に切欠きを設けて上層の配線層から穴の内
部で下層配線と電気的に接続する部分を切り離して下層
配線と上層の配線層とを電気的に切断した構造とした。
また、本発明は、IC素子の配線形成方法を、IC素子の内
部の上層の配線層の下に形成した下層配線の所望の部分
に電気的に接続する新たな配線膜をIC素子上に付加形成
する方法であって、上層の配線層の上に形成された絶縁
膜に第１のエネルギビームを照射して絶縁膜と上層の配
線層に穴をあけて下層配線の所望の部分を露出させ、材
料ガス雰囲気中で穴の内部とIC素子上に第２のエネルギ
ビームを照射して金属膜を析出させて下層配線の所望の
部分に電気的に接続する配線膜をIC素子上に形成し、上
層の配線層の穴の周辺に切欠きを形成して上層の配線層
から穴の内部で下層配線と電気的に接続する部分を切り
離すことにおり下層配線と上層の配線層とを電気的に切
断することを特徴とする配線形成方法とした。
素子の内部の上層の配線層の下に形成した下層配線に電
気的に接続する配線膜をIC素子上に形成し、上層の配線
層の穴の周辺に切欠きを設けて上層の配線層から穴の内
部で下層配線と電気的に接続する部分を切り離して下層
配線と上層の配線層とを電気的に切断した構造とした。
また、本発明は、IC素子の配線形成方法を、IC素子の内
部の上層の配線層の下に形成した下層配線の所望の部分
に電気的に接続する新たな配線膜をIC素子上に付加形成
する方法であって、上層の配線層の上に形成された絶縁
膜に第１のエネルギビームを照射して絶縁膜と上層の配
線層に穴をあけて下層配線の所望の部分を露出させ、材
料ガス雰囲気中で穴の内部とIC素子上に第２のエネルギ
ビームを照射して金属膜を析出させて下層配線の所望の
部分に電気的に接続する配線膜をIC素子上に形成し、上
層の配線層の穴の周辺に切欠きを形成して上層の配線層
から穴の内部で下層配線と電気的に接続する部分を切り
離すことにおり下層配線と上層の配線層とを電気的に切
断することを特徴とする配線形成方法とした。
この構成により、穴を大きくしてこの穴内に金属を析
出して埋め込んでこの金属が上層配線と接触したとして
も上層配線と切断することができ、上記大きな穴に埋め
込んだ金属を介して下層の配線との接続を十分に行なう
ことができ、その結果IC素子のデバック、修正、不良解
析等について高信頼度で行なうことができる。ところ
で、具体的には、接続すべき複数の配線の場所を試料か
らの２次電子信号又は２次イオン信号を用いた走査イオ
ン顕微鏡を用いることによって検出し、位置決めや照射
箇所の決定を行なった後、イオンビームを照射しこの部
分の配線の上部の絶縁膜を除去する。この場合レーザで
なく集束したイオンビームを用いているため、0.5μｍ
以下に集束して加工することが十分可能である。また材
料による加工の選択性がないためSiO2,Si3N4などの絶縁
膜も上部から逐次に加工出来、これに穴をあけて下部の
配線を露出させることが出来る。その後金属化合物のガ
スをノズルあるいは配管よりこの真空容器内へ導入し、
試料台を相対的に移動して配線を形成すべき箇所に集束
したイオンビームまたは集光したレーザビームが照射さ
れるようにして、イオンビーム誘起CVDプロセスまたは
レーザCVDプロセスにより金属配線を形成する。その結
果、IC完成後その内部配線間を接続でき、ICのデバッ
ク、修正、不良解析等を行うことができる。
出して埋め込んでこの金属が上層配線と接触したとして
も上層配線と切断することができ、上記大きな穴に埋め
込んだ金属を介して下層の配線との接続を十分に行なう
ことができ、その結果IC素子のデバック、修正、不良解
析等について高信頼度で行なうことができる。ところ
で、具体的には、接続すべき複数の配線の場所を試料か
らの２次電子信号又は２次イオン信号を用いた走査イオ
ン顕微鏡を用いることによって検出し、位置決めや照射
箇所の決定を行なった後、イオンビームを照射しこの部
分の配線の上部の絶縁膜を除去する。この場合レーザで
なく集束したイオンビームを用いているため、0.5μｍ
以下に集束して加工することが十分可能である。また材
料による加工の選択性がないためSiO2,Si3N4などの絶縁
膜も上部から逐次に加工出来、これに穴をあけて下部の
配線を露出させることが出来る。その後金属化合物のガ
スをノズルあるいは配管よりこの真空容器内へ導入し、
試料台を相対的に移動して配線を形成すべき箇所に集束
したイオンビームまたは集光したレーザビームが照射さ
れるようにして、イオンビーム誘起CVDプロセスまたは
レーザCVDプロセスにより金属配線を形成する。その結
果、IC完成後その内部配線間を接続でき、ICのデバッ
ク、修正、不良解析等を行うことができる。
さらに下部の配線との接続を行うために埋込んだ金属
が、上層の配線と電気的に導通することを避けるため、
埋込み金属と接触している上層配線部分を切欠く方法に
ある。
が、上層の配線と電気的に導通することを避けるため、
埋込み金属と接触している上層配線部分を切欠く方法に
ある。
第１図（ａ）〜（ｂ）は本発明によるICへの接続配線
形成を示す図である。
形成を示す図である。
第１図（ｂ）はICチップの断面図であり、図示しない
基板（Siなど）の上に絶縁膜１（SiO2など）があり、そ
の上に配線2a,2b,2c（Alなど）が絶縁膜１をはさんで形
成され、さらに最上部に保護膜（SiO2,Si3N4など）１が
形成されている。
基板（Siなど）の上に絶縁膜１（SiO2など）があり、そ
の上に配線2a,2b,2c（Alなど）が絶縁膜１をはさんで形
成され、さらに最上部に保護膜（SiO2,Si3N4など）１が
形成されている。
今、下層配線2aと他の図示しない配線とを電気的に接
続したい場合、集束イオンビームにより配線2aの上に絶
縁膜１に穴3a,3bをあけ、配線2aの一部を露出する。そ
の後レーザ誘起CVD等により穴3a,3bに金属４を埋込み、
次いで所望の接続点まで金属配線４を形成する。
続したい場合、集束イオンビームにより配線2aの上に絶
縁膜１に穴3a,3bをあけ、配線2aの一部を露出する。そ
の後レーザ誘起CVD等により穴3a,3bに金属４を埋込み、
次いで所望の接続点まで金属配線４を形成する。
ICは、多層配線を採用しており、第一層（最下層）2a
から接続を取出す場合は、上層配線を避けなければなら
ない。第１図（ａ）では第２層2bを避けた位置に穴加工
を行っている。しかし第３層（最上層）2cは通常電源配
線であり第１図（ａ）に示すような幅Ｗが広いため、接
続を取出したい場所を常に第三層からはずれた位置に定
めることは困難である。このためほとんどの場合穴3bを
第三層配線2cを貫通してあけることとなり、この穴にレ
ーザCVD等により金属配線４を形成すると、第一層2aと
第三層2cが短絡してしまう。このため、穴3bの外側に第
１図（ａ）で示す切欠き溝５（幅ｗ）を第三層配線2cの
深さよりやや深めの深さｚで加工し、金属配線４と接触
する部分を、第三層配線2cの他の部分から、電気的に切
離す。この後レーザCVD等による金属配線を、切欠き５
の開口方向へ作成する。
から接続を取出す場合は、上層配線を避けなければなら
ない。第１図（ａ）では第２層2bを避けた位置に穴加工
を行っている。しかし第３層（最上層）2cは通常電源配
線であり第１図（ａ）に示すような幅Ｗが広いため、接
続を取出したい場所を常に第三層からはずれた位置に定
めることは困難である。このためほとんどの場合穴3bを
第三層配線2cを貫通してあけることとなり、この穴にレ
ーザCVD等により金属配線４を形成すると、第一層2aと
第三層2cが短絡してしまう。このため、穴3bの外側に第
１図（ａ）で示す切欠き溝５（幅ｗ）を第三層配線2cの
深さよりやや深めの深さｚで加工し、金属配線４と接触
する部分を、第三層配線2cの他の部分から、電気的に切
離す。この後レーザCVD等による金属配線を、切欠き５
の開口方向へ作成する。
第２図に示すように、第三層配線2cが曲がっている場
合は、斜めの直線状に第三層配線を切欠いてもよい。こ
のようにするとイオンビームのスキャンが単純にできる
メリットがある。
合は、斜めの直線状に第三層配線を切欠いてもよい。こ
のようにするとイオンビームのスキャンが単純にできる
メリットがある。
また第３図に示すように切欠き溝を円孤状にしてもよ
い。この場合はイオンビームのスキャンはＸ方向、Ｙ方
向の正弦波の重ね合わせで可能であるので、単純である
メリットがある。
い。この場合はイオンビームのスキャンはＸ方向、Ｙ方
向の正弦波の重ね合わせで可能であるので、単純である
メリットがある。
第１図（ａ）に示すように第二層配線2bが、切欠き溝
５の下に存在する場合は、更に以下の点に注意しなけれ
ばならない。この様な場合は、ICの高密度化が進んでい
る現在、第二層配線が例えば５〜10μｍのピッチで存在
するので、加工穴3a,3bを第二層配線2bから避けて位置
付けると、切欠き溝が第二層配線の上に重なることがし
ばしば起こり得る。この場合は切欠き溝深さの制御が重
要となる。
５の下に存在する場合は、更に以下の点に注意しなけれ
ばならない。この様な場合は、ICの高密度化が進んでい
る現在、第二層配線が例えば５〜10μｍのピッチで存在
するので、加工穴3a,3bを第二層配線2bから避けて位置
付けると、切欠き溝が第二層配線の上に重なることがし
ばしば起こり得る。この場合は切欠き溝深さの制御が重
要となる。
加工物表面に凸部段差がある場合、集束イオンビーム
によるスパッタエッチングを行うと、段差形状が凹から
凸の方向に向けて進行していくことが実験結果（第４
図，第５図）より示される。これは、よく知られている
ように、被エッチング面へのビームの入射角が40〜70゜
付近であると、入射角が０゜の場合よりも1.5〜２倍の
スパッタ率が得られるためである（第６図）。第５図よ
り、この実験の場合、θが約45゜で段差が進行してい
く。
によるスパッタエッチングを行うと、段差形状が凹から
凸の方向に向けて進行していくことが実験結果（第４
図，第５図）より示される。これは、よく知られている
ように、被エッチング面へのビームの入射角が40〜70゜
付近であると、入射角が０゜の場合よりも1.5〜２倍の
スパッタ率が得られるためである（第６図）。第５図よ
り、この実験の場合、θが約45゜で段差が進行してい
く。
第１図の加工例をＹ−Ｙ断面で見ると、第７図とな
る。第三層配線2cの段差が保護膜１の段差６を生じるた
め、前述の実験事実より切欠溝５の底面には、段差６の
形状がうつってしまい、第二層配線2bの一部がエッチン
グされる。これのため、第７図のＺ−Ｚ断面である第８
図に示すように、第二層配線2bの断面積が減少し素子と
しての信頼性がそこなわれる、あるいは第二層配線2bを
スパッタエッチした際、切欠溝側壁に配線材料が付着し
（７）、第二層と第三層が短絡する問題が生じる。
る。第三層配線2cの段差が保護膜１の段差６を生じるた
め、前述の実験事実より切欠溝５の底面には、段差６の
形状がうつってしまい、第二層配線2bの一部がエッチン
グされる。これのため、第７図のＺ−Ｚ断面である第８
図に示すように、第二層配線2bの断面積が減少し素子と
しての信頼性がそこなわれる、あるいは第二層配線2bを
スパッタエッチした際、切欠溝側壁に配線材料が付着し
（７）、第二層と第三層が短絡する問題が生じる。
この対策として、第９図に示すように、段差６のエッ
ジ部８を第４図のように２次粒子像でとらえ、（ａ）の
ようにエッジ部より集束イオンビーム９のスキャンを開
始する。第９図（ｂ）に示す加工深さＺ（ｔ）は、イオ
ン電流が十分安定な場合（通常の装置では±５％に入
る）加工時間ｔに比例するので時間ｔの関数で決まる。
また段差６の斜度は成膜プロセスにより同一デバイス
の場合、一定であり、あらかじめ知ることができる。Ｚ
（ｔ）とより集束イオンビームのスキャン位置をΔ
（ｔ）＝Ｚ（ｔ）/tan だけ左方へずらすことによ
り、常にエッジ部８から加工を行うことができる。この
関数は上記の関数だけに固定されるものではない。段差
高Z0−Ｚ（ｔ）になるまで、上記のスキャンスタート位
置のずらしを続けると、加工底面は素子表面と同一レベ
ルになる。このあと通常の加工を行うことにより、第10
図に示すように、底面の平坦な切欠溝５を完成すること
ができる。これにより第三層配線の切欠きによる短絡防
止歩留りを向上できる。
ジ部８を第４図のように２次粒子像でとらえ、（ａ）の
ようにエッジ部より集束イオンビーム９のスキャンを開
始する。第９図（ｂ）に示す加工深さＺ（ｔ）は、イオ
ン電流が十分安定な場合（通常の装置では±５％に入
る）加工時間ｔに比例するので時間ｔの関数で決まる。
また段差６の斜度は成膜プロセスにより同一デバイス
の場合、一定であり、あらかじめ知ることができる。Ｚ
（ｔ）とより集束イオンビームのスキャン位置をΔ
（ｔ）＝Ｚ（ｔ）/tan だけ左方へずらすことによ
り、常にエッジ部８から加工を行うことができる。この
関数は上記の関数だけに固定されるものではない。段差
高Z0−Ｚ（ｔ）になるまで、上記のスキャンスタート位
置のずらしを続けると、加工底面は素子表面と同一レベ
ルになる。このあと通常の加工を行うことにより、第10
図に示すように、底面の平坦な切欠溝５を完成すること
ができる。これにより第三層配線の切欠きによる短絡防
止歩留りを向上できる。
以上述べたように接続部の穴明け加工、短絡防止の切
欠き加工を行った後、レーザまたはイオンビーム誘起CV
Dにより金属配線４を所望の接続点間に生成することに
より、下層配線2bと他の配線との接続を行う。
欠き加工を行った後、レーザまたはイオンビーム誘起CV
Dにより金属配線４を所望の接続点間に生成することに
より、下層配線2bと他の配線との接続を行う。
以上説明したように本発明によれば、高集積で多層の
配線のICの異なる場所にある配線間を任意に接続するこ
とができ、これにより、LSIの設計，試作，量産工程に
おいて不良解析を容易に行うことができ、開発工程の短
縮，量産立上り期間の短縮，歩留りの向上が可能となる
効果をする。
配線のICの異なる場所にある配線間を任意に接続するこ
とができ、これにより、LSIの設計，試作，量産工程に
おいて不良解析を容易に行うことができ、開発工程の短
縮，量産立上り期間の短縮，歩留りの向上が可能となる
効果をする。
【図面の簡単な説明】 第１図は本発明に係るICの配線間の接続法の説明図であ
って（ａ）は正面図、（ｂ）は（ａ）のＸ−Ｘ断面図、
第２図、第３図はそれぞれ本発明の他の実施例を示す
図、第４図は切欠き溝加工の実験結果を示す図、第５図
は第４図のＸ−Ｘ断面図、第６図は第４図の結果を説明
するためのグラフ、第７図は第１図（ａ）のＹ−Ｙ断面
図、第８図は第７図のＺ−Ｚ断面図、第９図は被加工面
の段差をなくす加工方法の実施例を示す図、第10図は前
記実施例による加工結果を示す第１図（ａ）のＹ−Ｙ断
面図である。 １……絶縁膜又は保護膜、2a,2b,2c……配線、3a,3b…
…接続用穴、４……接続用埋込み金属及び配線金属、５
……短絡防止用切欠き溝、６……表面段差、７……スパ
ッタによる側壁付着金属、８……段差のエッジ部、９…
…集束イオンビーム。
って（ａ）は正面図、（ｂ）は（ａ）のＸ−Ｘ断面図、
第２図、第３図はそれぞれ本発明の他の実施例を示す
図、第４図は切欠き溝加工の実験結果を示す図、第５図
は第４図のＸ−Ｘ断面図、第６図は第４図の結果を説明
するためのグラフ、第７図は第１図（ａ）のＹ−Ｙ断面
図、第８図は第７図のＺ−Ｚ断面図、第９図は被加工面
の段差をなくす加工方法の実施例を示す図、第10図は前
記実施例による加工結果を示す第１図（ａ）のＹ−Ｙ断
面図である。 １……絶縁膜又は保護膜、2a,2b,2c……配線、3a,3b…
…接続用穴、４……接続用埋込み金属及び配線金属、５
……短絡防止用切欠き溝、６……表面段差、７……スパ
ッタによる側壁付着金属、８……段差のエッジ部、９…
…集束イオンビーム。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 貴彦 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (56)参考文献 特開 昭61−224342（ＪＰ，Ａ) 特開 昭59−96746（ＪＰ，Ａ)
Claims (3)
- 【請求項１】IC素子の表面から該IC素子の内部で上層の
配線層を横切って該上層の配線層の下に形成した下層配
線に達する穴を介して前記下層配線に電気的に接続する
配線膜を前記IC素子の表面に有し、該IC素子の表面の側
から前記上層の配線層を横切る前記穴の周辺に設けた切
欠きにより前記上層の配線層から前記穴の内部で前記下
層配線と電気的に接続する部分を切り離して前記下層配
線と前記上層の配線層とを電気的に切断したことを特徴
とするIC素子。 - 【請求項２】IC素子の内部の上層の配線層の下に形成し
た下層配線の所望の部分に電気的に接続する新たな配線
膜を前記IC素子上に付加形成する方法であって、前記上
層の配線層の上に形成された絶縁膜に第１のエネルギビ
ームを照射して該絶縁膜と前記上層の配線層に穴をあけ
て前記下層配線の所望の部分を露出させ、材料ガス雰囲
気中で前記穴の内部と前記IC素子上に第２のエネルギビ
ームを照射して金属膜を析出させて前記下層配線の所望
の部分に電気的に接続する配線膜を前記IC素子上に形成
し、前記上層の配線層の前記穴の周辺に切欠きを形成し
て前記上層の配線層から前記穴の内部で前記下層配線と
電気的に接続する部分を切り離すことにより前記下層配
線と前記上層の配線層とを電気的に切断することを特徴
とするIC素子における配線形成方法。 - 【請求項３】前記切欠きの形成を集束エネルギビームに
よって行なうことを特徴とする特許請求の範囲第２項記
載のIC素子における配線接続方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61303719A JPH084089B2 (ja) | 1986-12-22 | 1986-12-22 | Ｉｃ素子並びにｉｃ素子における配線接続方法 |
| US07/134,460 US4900695A (en) | 1986-12-17 | 1987-12-17 | Semiconductor integrated circuit device and process for producing the same |
| US07/584,180 US6753253B1 (en) | 1986-06-18 | 1990-09-18 | Method of making wiring and logic corrections on a semiconductor device by use of focused ion beams |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61303719A JPH084089B2 (ja) | 1986-12-22 | 1986-12-22 | Ｉｃ素子並びにｉｃ素子における配線接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63157438A JPS63157438A (ja) | 1988-06-30 |
| JPH084089B2 true JPH084089B2 (ja) | 1996-01-17 |
Family
ID=17924437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61303719A Expired - Fee Related JPH084089B2 (ja) | 1986-06-18 | 1986-12-22 | Ｉｃ素子並びにｉｃ素子における配線接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084089B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2647188B2 (ja) * | 1989-03-20 | 1997-08-27 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH0732958B2 (ja) * | 1989-07-14 | 1995-04-12 | 株式会社東芝 | レーザ加工方法 |
| JP2567952B2 (ja) * | 1989-09-05 | 1996-12-25 | 株式会社日立製作所 | Ｌｓｉ補修配線方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5996746A (ja) * | 1982-11-26 | 1984-06-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS60245227A (ja) * | 1984-05-21 | 1985-12-05 | Seiko Instr & Electronics Ltd | パタ−ン膜の形成方法 |
| JPS61224342A (ja) * | 1985-03-29 | 1986-10-06 | Hitachi Ltd | Ｌｓｉ配線修正方法及びその装置 |
-
1986
- 1986-12-22 JP JP61303719A patent/JPH084089B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63157438A (ja) | 1988-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4900695A (en) | Semiconductor integrated circuit device and process for producing the same | |
| KR940002765B1 (ko) | Ic 배선의 접속방법 및 그 장치 | |
| US5391516A (en) | Method for enhancement of semiconductor device contact pads | |
| JPH084089B2 (ja) | Ｉｃ素子並びにｉｃ素子における配線接続方法 | |
| US7682957B2 (en) | Method of forming pad and fuse in semiconductor device | |
| KR100261826B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4118044B2 (ja) | 最適化された金属ヒューズの処理工程 | |
| JPH01217946A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20030119293A1 (en) | Method for forming fuse in semiconductor device | |
| JP2527292B2 (ja) | Ｉｃ素子およびｉｃ素子における配線接続方法 | |
| JPH0475246A (ja) | イオンビーム加工装置 | |
| JPH09116255A (ja) | 回路パターンの形成方法 | |
| JP2594941B2 (ja) | Ｉｃ配線の接続方法及びその装置 | |
| JP2916117B2 (ja) | Ｉｃ素子における配線形成装置 | |
| JP2962474B2 (ja) | Ｉｃ素子加工方法 | |
| JP3285005B2 (ja) | 集束イオンビ−ム装置 | |
| Huang | Laser Drilling & Plasma Descum Employed In The Process of Wafer-Level Chip Scale Package (WLCSP) | |
| KR20020030150A (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
| JPH081928B2 (ja) | 多層配線の接続配線構造の形成方法 | |
| US6383930B1 (en) | Method to eliminate copper CMP residue of an alignment mark for damascene processes | |
| JP2527293B2 (ja) | Ｉｃ素子における配線接続方法 | |
| JPS63293856A (ja) | Ｉｃ配線の接続方法 | |
| JPH04239146A (ja) | 半導体装置の故障解析方法 | |
| TWM613899U (zh) | 線路板 | |
| JP2995979B2 (ja) | Ｌｓｉの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |