JPH01217946A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH01217946A
JPH01217946A JP4199388A JP4199388A JPH01217946A JP H01217946 A JPH01217946 A JP H01217946A JP 4199388 A JP4199388 A JP 4199388A JP 4199388 A JP4199388 A JP 4199388A JP H01217946 A JPH01217946 A JP H01217946A
Authority
JP
Japan
Prior art keywords
wiring
integrated circuit
insulating film
semiconductor integrated
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4199388A
Other languages
English (en)
Inventor
Takahiko Takahashi
高橋 貴彦
Fumikazu Ito
伊藤 文和
Akira Shimayori
朗 嶋瀬
Hiroshi Yamaguchi
博司 山口
Mikio Hongo
幹雄 本郷
Satoshi Haraichi
聡 原市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4199388A priority Critical patent/JPH01217946A/ja
Publication of JPH01217946A publication Critical patent/JPH01217946A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置およびその製造方法に関
し、特に多層配線構造を有する半導体集積回路装置およ
びその製造方法に適用して有効な技術に関するものであ
る。
〔従来の技術〕
近年、L S I (Large 5cale Int
egratedCurcuiりの完成後に、ウエノ・−
又はチップの状態でチップ内配線の一部を切断・接続す
ることKより、不良箇所の修正を行ったり、論理の変更
等を行う技術がますます重要になってきている。
本出願人は、このような目的のために、イオンビーム技
術とレーザーCVD技術との組み答わせによるLSIの
配線接続方法を特願昭61−70979号公報において
提案した。この方法によれば、例えば二層配線構造のL
SI完成完成後年良箇所の修正や論理の変更等の目的で
第一層目配線間を接続する。この場合、最上層の配線は
、通常、電源電流の供給用に広くレイアウトされている
ため、この最上層の配線を貫通して下層配線に達する接
続孔を設け、この接続孔を通じて接続配線を設ける必要
がある。このために、まず集束イオンビーム(Focu
sed Ion Beam 、以下FIBと略称する場
合がある〕照射により最上層の絶縁膜、第二層目配線及
びこの第二層目配線と第一層目配線との間の層間絶縁膜
を加工して接続孔を形成し、この接続孔に第一層目配線
の表面の一部を露出させる。次に、例えば全面に二酸化
シリコンSin、膜のような絶縁膜を形成した後、この
絶縁膜をフォトリソグラフィー及びエツチング技術を用
いてパターンニングし、接続孔の近傍にのみ前記絶縁膜
を残す。次に、この接続孔の底部の前記絶縁膜を選択的
にエツチング除去して、再び接続孔に第一層目配線の表
面を部分的に露出させる。
次に、レーザーCVDにより選択的に金属を堆積させる
ことにより、前記接続孔を通じて第一層目配線間を接続
する接続配線を形成する。この場合、この接続配線は、
前記接続孔内に形成された前記絶縁膜により第二層目配
線から絶縁されるので、第−層目及び第二層目配線間の
シ胃−トが防止される。
一方、近年ICの高集積化、微細化に伴い、開発工程に
おいてLSIのチップ内配線の一部を切断したり、接続
したりして不良箇所のデパックや修正を行うことにより
設計ミス、プロセスミスを発見したり、不良解析を行っ
てこれをプロセス条件に戻し、製品歩留りを向上させる
ことがますます重要になってきている。、このような目
的のため従来レーザやイオンビームによりICの配線を
切断する例が報告されている。
すなわち、第1の従来技術としてはテクノ、ダイジェス
トオプクレオ81 1981第160頁(Tech、 
Digest of CLEO’ 81 1981 、
 p160)l’−レーザストライプカッティングシス
テムフォーアイシーデバッキング″La5er Str
ipeCutting System for ICd
ebugging”」があり、これにおいては、レーザ
により配線を切断し、不良箇所のデパックを行う例が報
告されている。
更に第2の従来技術としては、特願昭58−42126
号公報があり、これKは、微細な配線に対処できるよう
に、液体金属イオン源からのイ。
オンビームを0.5μm以下のスポットに集束して配線
を切断したり、穴あけを行い、またイオンビームでこの
穴に蒸着して上下の配線を接続する技術が示されている
更に第3の従来技術としては、イクステンディッドアブ
ストラクトオプ第17コンフアレンスオンソリツドステ
イトデバイシズアンドマテイリアル1985第193頁
(Extended Abstructof  17 
th Conf、 on 5olid 5tate D
evicesand Material 1985. 
p193) 「ダイレクトライティングオブハイリイコ
ンダクティブモリブデンラインズバイレーザーインデュ
ーストケミカルベイバーディボジy シー17 (Di
rect Writingof Highly Con
ductive Mo Lines by Laser
Induced CVD) Jがある。
〔発明が解決しようとする課題〕
しかしながら、特願昭61−70979号公報で提案さ
れた前記技術は、絶縁膜を接続孔の近傍にのみ形成する
ためにフォトリソグラフィー及びエツチングの工程が必
要であり、第−層目及び第二層目配線間のショートを防
止するためのプロセスが複雑であるという問題があった
さらK、上記第1の従来技術においては配線の切断の手
段のみが示され、配線間の接続については何ら手段が示
されていない。またレーザ加工法を用いる場合(1)加
工過程が熱的なものであり、周囲への熱伝導がありまた
蒸発・噴出などのプロセスを経ることなどのため0.5
μm以下の微細な加工を行うことはきわめて困難である
。(2)レーザ光は5int、 Si、N、などの絶縁
膜に吸収されにくく、このため下層のA、tやポリシリ
コンなどに吸収され、これが蒸発・噴出を行う際に、上
部の絶縁膜を爆発的に吹飛ばすことにより絶縁膜の加工
が行われろ。このため絶縁膜が2μm以上厚い場合は加
工が困難である。また周辺(周囲、上下層)へのダメー
ジが大きく不良発生の原因となる。これらの結果から多
層配線・微細高集積の配線の加工は困難である。
また、第2の従来技術においては(3)集束イオンビー
ムによる切断および穴あげ、(4)集束イオンビームを
用いた上下配線の接続の手段が示されている。集束イオ
ンビームによる加工は0.5μm以下の加工が可能であ
ること、どのような材料でもスパッタリングにより上層
から順次容易に加工が行えることなどから、第1の従来
技術における問題点をカバーしている。しかしながら上
記(4)の配線間の接続の手段については、上下の配線
の接続の手順が示されているのみであり、一つの配線か
ら別の場所の配線へと接続を行う手段に関しては何ら触
れられていない。
第3の従来技術においては、モリブデンカルボニルMo
(CO)aなどの金属の有機化合物のガス中において、
紫外のレーザをS iOzをコートしたシリコンSi基
板上に照射して、光熱的(photo−thermal
)あるいは光化学的(photochemical )
なレーザ誘起CVDプロセスにより、Mo(Co)aを
分解し、基板上にモリブデンMoなどの金属を堆積させ
て金属配線を直接に描画形成する方法が示されている。
しかl−ながらこの場合、単に絶縁膜の上にMoの配線
が形成されたのみであり、実際のICにおいて保護膜や
層間絶縁膜などの下部にある配線同志を上部の配線との
短絡をおこすことなく接続する手段については示されて
いない。
それゆえ、本発明の目的は、半導体集積回路装置におい
て、その多層配線構造における下層配線と上層配線との
ショートを生じることなく接続配線を形成することがで
きる半導体集積回路装置を提供することにある。
本発明の他の目的は、多層配線構造におけろ下層配線と
上層配線との簡便な接続配線を形成することができる半
導体集積回路装置の製造方法を提供することにある。
本発明の他の目的は、ICにおいて保護膜や層間絶縁膜
などの絶縁膜に微細な穴加工ができるようにしてその下
部にある配線と他の部分とを配線接続し、ICのデパッ
ク、修正、不良解析等が行うことができるようにしたI
C及びそのICの配線の接続方法を提供することにある
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
本発明は、半導体集積回路装置およびその製造方法に関
し、集束したイオンビームにより接続したい配線の箇所
の上部の絶縁膜に穴をあけ、そして金属化合物ガス中に
おいてレーザ光またはイオンビームを照射し、光励起C
VD法により、上記穴に析出した金属により配線を形成
する。またこの場合、多層配線の上層配線と下層配線と
を接続配線により電気的導通な図る際には、その接続配
線が通過する中層配線をそれらの間を電気的絶縁分離す
る工夫等が施こされている。
〔作用〕
集束イオンビームによる穴あけと光励起CVD法等によ
る選択的領域に金属配線を形成するものであるため、微
細加工ができろと共に、LSI完成後その内部配線間を
電気接続でき、L S Iのデパック、修正、不良解析
等を行うことができろ。
〔実施例1〕 以下、本発明の一実施例を図面を用いて具体的に説明す
る。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
第1図は、本発明の一実施例による二層配線構造のLS
Iを示す平面図であり、第2図は、第1図のX−X線に
沿っての拡大断面図である。
第1図及び第2図に示すように、本実施例によるLSI
においては、複数個のトランジスタ等(図示せず)の半
導体素子が形成された例えばシリコン基板のような半導
体集積回路が形成されている半導体基板(ウェハ)1上
に例えばS io、膜のような層間絶縁膜2が形成され
、この層間絶縁膜2上に例えばアルミニウムAt膜のよ
うな第一1a目の配線(下層配線)3a、3bが設けら
れている。この配線3a 、3b上には、例えハS i
Oz膜のような眉間絶縁膜4が設けられ、この層間絶縁
膜4上に例えばアルミニウムAt膜のような第二層目の
配置(上層配線)5a、5bが設けられている。この配
線5a 、5bは、例えば電源電流供給用の電源配線を
構成し、前記層間絶縁膜4の表面に広くレイアウトされ
ている。この配M 5 a +5b上にはさらに絶縁膜
6(第1図においては図示せず)が設けられている。こ
れらの絶縁膜6、配線5a、5b及び層間絶縁膜4を貫
通して接続孔7a、7bが設けられ、これらの接続孔7
a。
7bを通じて下層配線3a 、3b間を接続する接続配
線8が設げられている。そして、この接続配線8によっ
て、例えばLSIの完成後に発見された不良の修復(又
は論理の変更等)が行われている。なお、前記接続孔7
a 、7bは垂直接続孔であってもテーパ付接続孔であ
ってもよい。前記接続配線8は、例えばレーザーCVD
により選択的に形成されたタングステンW、モリブデン
Mo。
カドミウムCd 、アルミニウムA2等の金属膜から成
る。
前記接続孔7a、7bに露出した第二層目配線5a、5
bの表面には、この表面を絶縁物化することにより形成
された例えばアルミナ(AltOs )のような絶縁膜
9が設けられ、これによって接続配a8と第二層目配線
5a、5bとの接続が防止されている。従って、第一層
目配線3a、3bと第二層目配線5a、5bとの電気的
導通状態すなわちショートが生じることなく、接続配線
8を形成することができる。この絶縁膜9の厚さは、第
一層目配線3a、3b及び第二層目配線5a、5b間の
電位差に応じて必要な絶縁破壊強度を得ることのできる
ように選ばれる。その数値例を挙げろと、例えばこの絶
縁膜9がアルミナ(絶縁耐圧は約500V/μm)であ
り、前記電位差が5vである場合には、例えば1000
〜5000Aの範囲の厚さとすることができろ。
次に、上述のように構成された本実施例によるLSIの
製造方法について説明する。
第3図に示すように、まず、スターティングマテリアル
としてのクリコンウェハ1に不純物拡散、シリコンウェ
ハの熱酸化、CVD法による薄膜形成、フォトリングラ
フィ技術を用いた各種パターンの形成等を行って半導体
集積回路を形成した後、層間絶縁膜2、第一層目配線3
a、3b、層間絶縁膜4、第二層目配線5 a * 5
 b及び絶縁膜6を形成してLSIを完成させる。この
後、配線の不良箇所を発見してその修復を行う場合を考
える。
このため、例えば前記特願昭61−70979号におい
て提案された第6図に示すようなイオンビーム加工装置
を用いて、絶縁膜60表面の所定部分に加工精度や高い
集束イオンビーム10を照射することにより接続孔7a
、7bを形成する(第3図)。以下、このイオンビーム
加工法の詳細について説明する。第6図において、まず
、試料交換室を構成する予備排気室110フタ12を開
いて上述の半導体ウェハ1をステージ13の上の載物台
14の上に設置する。次に、フタ12を閉じ、バルブ1
5を開いて真空ポンプ16により予備排気室11を真空
に排気する。その後、ゲートバルブ17を開き、真空ポ
ンプ18により予め真空排気された真空容器18内のX
Yステージ19上に載物台14を移送する。なお、符号
2oはバルブであり、通常は開いた状態にある。次に、
ゲートバルブ17を閉じた後、真空容器ゴ8内を十分に
真空排気する。次に、前記真空容器18の上部に設けら
れたイオンビーム鏡筒21内に設けられた例えばガリウ
ム(Ga)等の液体金属イオン源のような高輝度イオン
源22から、その下部に設置された引き出し電極23に
より引き出されたイオンビーム10を静電レンズ24.
ブランキング電極25、デフレクタ−電極26等を通し
て集束偏向させ1.半導体ウェハ1に照射する。次に、
このイオンビーム10の照射九より生じる二次電子を二
次電子ディテクターDKより検出t7、この二次電子信
号による走査イオンビーム像を偏向電極用電源27のギ
ニタ28」二で観察[7フエがらXYスデージ19を移
動させて、半導体ウェハ1上の接続孔7a、7bを形成
1゛べき箇所を検出′″j−ろ。その後、第3図に示す
ように、この接続孔7a、7bを形成すべき箇所にのみ
イオンビーム10を照射して接続孔7a、7bを形成す
る。この後、半導体ウェハ1を−Hイオンビーム加工装
置の外部に取り出す。
次に、前記半導体ウェハ1を例えば陽極酸化装置(図示
せず)内に移し、上述のようにして形成された接続孔7
a、7bKjl出する第二層目配線5a、5bの表面な
陽極酸化して、第4図に示すように、例えばアルミナ(
人txis)膜のような絶縁膜9を前記接続孔7a、7
bに対して自己整合的に形成する。配線材料としてアル
ミニウム(Al)を使用する場合、陽極酸化としては、
陰極として白金(Pt)を用い、電解液としては5%ン
ユウ酸あるいはリン酸、クロム酸、硫酸などを使用すれ
ばよい。なお、この陽極酸化の際には、接続孔7a、7
bにおけろ第一層目の配線3a、3bの表・面にも絶縁
膜9が形成される。このように接続孔70,7bK露出
する第二層目配線5a、5bの表面を絶縁物化している
ので、第一層目配線3a 、3bと第二層目配線5a+
5bとのショート防止をフォトリソグラフィー等の複雑
なプロセスを必要とすることなく、簡単なプロセスによ
り行うことができろ。なお、前記アルミナ膜を形成する
方法としては1、前記陽極酸化以外に、例えば0、プラ
ズマ酸化のような方法を用いろこともできる。O,プラ
ズマ酸化技術については、例えば「真空」、27巻、1
2号、p901.1984年に記載されている。また、
配線材料としてアルミニウム人を以外の材料、例えばタ
ングステンW。
モリブデンMo等の高融点金属を用いる場合には、例え
ばオゾンを照射しつつ低温熱処理を行うことによりこれ
らの金属の酸化物を形成することができ、これにより絶
縁膜9を形成することができる。
なお、前記接続孔7a、7bを形成する際に、第一層目
配線3a、3bの表面がイオンビーム照射を受ける結果
、接続孔7a、7bの内周面に例えばアルミニウムが第
3図の一点鎖線で示すように 。
付着し、これにより接続孔7a、7bを形成した段階で
第一層目配線3a、3b及び第二層目配線5a 、5b
間がショートしてしまうことがあるが、接続孔7a。7
bの内周面に付着した前記アルミニウムを例えば上述の
陽極酸化により完全にアルミナ化することによりこの問
題を解消することができる。
次に、上述の陽極酸化の際に接続孔7a、7bにおける
第一層目配線3a 、3bの表面に形成された前記絶縁
膜9を例えばレーザー光照射により選択的に除去して、
第5図に示すように、これらの第一層目配線3a、3b
の表面を部分的に露出させる。
次に、第6図のXYステージ13上の載物台14上に再
び前記半導体ウェハ1を設置し、この載物台14をレー
ザーCVD装置の真空容器29内のXYステージ30上
に移送する。次に、このXYステージ30により半導体
ウェハ1を、例えばアルゴンレーザーのようなレーザー
発振器31で発振されたレーザー−yt、32の照射位
置に移動させ、配線修正箇所の位置合わせな行う。次に
、レーザー光32をシャッタ33を介してダイクロイツ
クミラー34で反射させ、さらに対物レンズ35で集光
させ、真空容器29に設けた窓36を通って配線修生箇
所に照射する。この際、配線修正箇所の位置合わせは、
照射光学系37.ハーフミラ−38,レーザー光カット
フィルタ39.プリズム40.接眼レンズ41等を介(
−て修正箇所を観察しながら行うことができろようにな
っている。次に、バルブ42を開けて、真空容器29に
接続された、例えばMo (CO)e、W(Co)a 
等の有機金属化合物から成る反応ガスが収容されたボン
ベ43から真空容器29内に反応ガスを導入し、これと
同時に、パルプ44を開けて不活性ガスが収容されたボ
ンベ45から不活性ガスを導入する。
この状態で前記レーザー光29を配線修正箇所九選択的
に照射することにより、前記反応ガスを分解し、このレ
ーザー光32の照射部に金属を選択的に堆積させろ。こ
れによって、第1図及び第2図に示すように、接続孔7
a、7bを通じて第一層目配線3a 、3b間を接続す
る接続配線8を形成する。この場合、レーザー光32の
一回スキャンにより、例えば0.5〜1.0μm程度の
厚さの金属膜を堆積させろことができる。
以上、本発明を実施例に基づき具体的に説明したが、本
発明は、前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
言うまでもない。
例tば、上述の実施例においては、半導体ウェハ1の状
態で不良箇所の修正等を行う場合について説明したが、
半導体ウェハを分割し個々の半導体チップにしたのち、
半導体チップの状態で不良箇所の修正を行うことも勿論
可能である。また、上述の実施例においては、LSIの
完成後に配線の修正や論理変更等を行う場合について説
明したが、例えばマスタースライスやゲートアレイにお
いて所望の論理を実現するための配線を形成する場合に
も本発明を適用することができろ。また、本発明は、例
えば多層配線を有するLSIの製造工程の途中において
、同層又は異なる層の配線間を形成するような場合にも
適用することができる。
さらに、本発明は、例えば多層配*構造のプリント基板
にも適用することができる。
なお、第7図及び第8図に示すように、例えば接続孔7
a、7bの周囲の上層配線5a 、5bを例えばイオン
ビーム照射によりその上の絶縁膜6と共に選択的に除去
して溝46を形成することによっても、接続配線8と上
層配線5a、5bとの接触を防止することができるので
、これらの配線3a、3b及び配線5a、5b間のショ
ートを防止することができろ。
〔実施例2〕 第9図は、本発明の他の一実施例による二層配線構造の
LSIを示す平面図であり、第10図は、第9図のx−
xmに沿っての拡大断面図である。
第9図及び第10図に示すようK、本実施例によるLS
Iにおいては、複数個のトランジスタ等(図示せず)の
半導体素子が形成された例えばシリコン基板のような半
導体集積回路が形成されている半導体基板(ウェハ)1
上に例えばSiOtMのような層間絶縁膜2が形成され
、この眉間絶縁膜2上に例えばアルミニウム(AL)膜
のような第一層目の配線(下層配線)3a、3bが設け
られている。この配線3a 、3b上には、例えばSi
n。
膜のような層間絶縁膜4が設けられ、この層間絶縁膜4
上に例えばアルミニウム(Al)膜のような第二層目の
配線(上層配線)5a、5bが設けられている。この配
線5a、5bは、例えば電源電流供給用の電源配線を構
成し、前記層間絶縁膜40表面に広くレイアウトされて
いる。この配線5a、5b上にはさらに絶縁膜6(第9
図においては図示せず)が設けられている。これらの絶
縁膜6、配置5a、5b及び層間絶縁膜4を貫通して接
続孔7a、7bが設けられ、これらの接続孔7a+7b
tj!I:通じて下層配線3a、3b間を接続する接続
配?#A8が設けられている。そして、この接続配線8
によって、例えばLSIの完成後に発見された不良の修
復(又は論理の変更等)が行われている。なお、前記接
続孔7a、7bは垂直接続孔であってもテーバ付接続孔
であってもよい。
上記接続配線8は、クロム(Cr)膜などの緩衝膜8人
と、タングステン(W)膜などの金属膜8Bとから構成
されている。金属膜8Bは、例えばレーザーCVDによ
り選択的に形成されたタングステy (W) 、 モリ
ブデン(Mo) 、カドミラA (Cd)。
アルミニウム(Al)等の単層膜あるいはそれらの重層
膜からなる金属膜からなるものである。
一方、接続配線8の他の構成要素である緩衝膜8人は、
具体的には、クロム(Cr) 、モリブデン(Mo) 
、タングステン(W)、ニッケル(Ni)といった金属
、或いは活性不純物を含んだS I T G e *G
aAs 、ポリシリコンといった半導体、金属とシリコ
ンの合金であるシリサイドである。これらの物質は、半
導体装置の表面を覆つ5iOtバツクベーシヨン膜や、
レーザーCV Dで布設される配線材料との密着性が優
れている。
このため半導体装置表面から配線材料が剥離することな
く、布設後の配線材料にクラックが生じろこともない。
また、緩衝膜8AはCVD現象を生じさせるレーザ光に
対して吸収率が高いので、レーザ出力を増加せずども配
線材料の析出が可能であり、制御性の良いCVDが行え
る。換言すれば、レーザ光を高速で走査しても配線の布
設ができる。
更に、緩衝膜8Aがあるために布設する下地の材質構造
の影響を緩和できるので、布設する配線の幅及び膜厚を
一定に保ち易くなる。逆に、緩衝膜8Aがレーザ光のエ
ネルギーの大部分を吸収し、一部分を反射するので、配
線の下地への熱的影響を減少できる。緩衝膜8Aとして
は、特にクロム(Cr)膜が好適で実用的であることが
実験により明らかとなっている。
なお、この緩衝膜8人のより詳しい作用効果等の説明及
びその製造方法は、本出願人と同一出願人の日本特許庁
提出の特許出願、特願昭61−245215 (出願臼
1986年10月17日)に詳しく記載されている。
前記接続孔7a、7bK露出1−た第二層目配線5a 
、5bの表面には、この表面を絶縁物化することにより
形成された例えばアルミナ(A40s)のような絶縁膜
9が設けられ、これによって接続配線8と第二層目配線
5a。5bとの接触が防止されている。従って、第一層
目配線3a 、3bと第二層目配線5a、5bとの電気
的導通状態すなわちショートが生じることなく、接続配
線8を形成することができる。この絶縁膜9の厚さは、
第一層目配線3a 、3b及び第二層目配線5a、5b
間の電位差に応じて必要な絶縁破壊強度を得ることので
きるように選ばれる。その数値例を挙げると、例えばこ
の絶縁膜9がアルミナ(絶縁耐圧は約500V/μm)
であり、前記電位差が5vである場合には、例えば10
00〜5oooλの範囲の厚さとすることができる。
実施例2のLSIの製造方法は、前述した実施例1のL
SIの製造方法に特願昭61−245215の緩衝膜の
製造方法を流用することにより行うことができる。
以上、本発明を実施例に基づき具体的に説明したが、本
発明は、前記実施例に限定されるものではなく、その要
旨l逸脱しない範囲において種々変更可能であることは
言うまでもない。
例えば、上述の実施例においては、半導体ウニ・・1の
状態で不良箇所の修正等を行う場合について説明したが
、半導体ウェハを分割し個々の半導体チップにしたのち
、半導体チップの状態で不良箇所の修正を行うことも勿
論可能である。また、上述の実施例においては、LSI
の完成後に配線の修正や論理変更等を行う場合について
説明したが、例えばマスタースライスやゲートアレイに
おいて所望の論理を実現するだめの配線を形成する場合
にも本発明を適用することができる。また、本発明は、
例えば多層配線を有するL S Iの製造工程の途中に
おいて、同層又は異なる層の配線間を形成するような場
合にも適用することができる。
さらに、本発明は、例えば多層配線構造のプリント基板
にも適用することができる。
なお、第9図及び第1O図に示すように、例えば接続孔
7a、7bの周囲の上層配線5a、5bを例えばイオン
ビーム照射によりその上の絶縁膜6と共に選択的に除去
して溝46を形成することによっても、接続配線8と上
層配線5a 、5bとの接触を防止することができるの
で、これらの配線3a、3b及び配線5a、5b間のシ
ョートを防止することができる。
〔実施例3] 第11図は、本発明の一実施例による二層配線構造のL
SIを示す平面図であり、第12図は、第11図のX−
X線に沿っての拡大断面図である。
第11図及び第12図に示すように、本実施例によるL
SIにおいては、複数個のトランジスタ等(図示せず)
の半導体素子が形成された例えばシリコン基板のような
半導体集積回路が形成されている半導体基板(ウェハ)
l上に例えばS io。
膜のような眉間絶縁膜2が形成され、この1間絶縁膜2
上に例えばアルミニウム(Al)膜のような第一層目の
配線(下層配線)3a、3bが設けられている。この配
線3a 、3b上には、例えばSin、膜のような層間
絶縁膜4が設げられ、この層間絶縁膜4上に例えばアル
ミニウム(Al)膜のような第二層目の配線(上層配線
)5a、5bが設けられている。この配線5a、5bは
、例えば電源電流供給用の電源配線を構成し、前記層間
絶縁膜4の表面に広くレイアウトされている。この配線
5a、5b上にはさらに絶縁膜6(第11図においては
図示せず)が設けられている。これらの絶縁膜6、配線
5a 、5b及び層間絶縁膜4を貫通して接続孔7a、
7bが設けられ、これらの接続孔7a、7bを通じて下
層配線3a、3b間を接続する接続配線8が設けられて
いる。そして、この接続配線8によって、例えばLSI
の完成後に発見された不良の修復(又は論理の変更等)
が行われている。なお、前記接続孔7a、7bは垂直接
続孔であってもテーバ付接続孔であってもよい。前記接
続配線8は、例えばレーザーCVDにより選択的に形成
されたタングステン(W) 、モリブデン(Mo) 、
カドミウム(Cd) 、アルミニウム(A、l、)等の
金属膜から成る。
前記接続孔7a、7bによって露出した第二層目配線5
a 、5bは、第12図によりあきらかたように、接続
孔7a、7bの口径よりも大きな口径を有する孔5c 
、5dが設げられている。この孔5c、5dKよって接
続配線8と第二層目配線5a、5bとの接触が防止され
ている。したがって、第一層目配置3a、3bと第二層
目配線5a。
5bとの電気的導通状態すなわちシ目−トが生じろこと
がなく、接続配線8を形成することができる。
上記孔5c 、5dの形成方法については、後述する。
次に、上述のように構成された本実施例によるLSIの
製造方法について説明する。
第13図に示すように、まず、スターティングマテリア
ルとしてのシリコンウェハ1に不純物拡散、シリコンウ
ェハの熱酸化、CVD法による薄膜形成、フォトリング
ラフィ技術を用いた各種パターンの形成等を行って半導
体集積回路を形成した後、眉間絶縁膜2、第一層目配線
3a、3b、層間絶縁膜4、第二層目配線5a、5b及
び絶縁膜6を形成してLSIを完成させろ。この後、配
線の不良箇所を発見してその修復を行う場合を考える。
このため、例えば前記特願昭61−70979号におい
て提案された第6図に示すようなイオンビーム加工装置
を用いて、絶縁膜6の表面の所定部分に加工精度の高い
集束イオンビーム10(第13図)を照射することによ
り接続孔7a 、 7bを形成する。
このイオンビーム加工法の詳細については、前述した実
施例1の説明の際、第6図を用いて行ったので省略する
次に、第14図に示すように、絶縁膜6をエツチング用
マスクとして、接続孔7a、7bによって表面が露出し
ている第二層目配lfM5a、5bである例えばアルミ
ニウム(Al)膜をウェットエツチングによりエツチン
グし、接続孔7a、7bの口径よりも大きな口径を有す
る孔5c、5dを第二層目配線5a 、5bに形成する
。この孔5c。
5dの形成にあたっては、その孔5c、5dの口径Aμ
mが、接続孔7a、7bの口径Bμmよりも例えば4μ
m程度大きなものとすることにより、接続孔7a、7b
の開孔口端より2μm程度引き込まれた位置に二層目配
線5a、5bに穿孔された状態の孔5c 、5dの端部
が存在するようにするとよい。このような形状に接続孔
7a。7b部分の二層目配線5a、5bの除去部を設け
ることにより、後述する接続配線8が、二層目配線5a
5bと電気的接続されない状態すなわちそれらがショー
ト状態とならないものとなる。
要するに、二層目配線5a 、5bの除去部である孔5
c 、5dの大きさは、接続孔7a 、7bを通して第
一層目配線3a 、3bと接続されている接続配線8が
、孔5e 、5dの存在により、二層目配線5a、5b
と電気的接続されない形状の寸法であればよい。
第二層目間、1J5a、5bは、例えばアルミニウムあ
るいは0.5%〜1.0%程度のシリコン(Si)を含
有するアルミニウムなどのアルミニウムを主成分とする
材料を用いて形成することは前述したとおりである。こ
れらのアルミニウムを主成分とする材料のウェットエツ
チング液としては、リン酸、氷酢酸、硝酸、水を76:
15:3:5の容積比割合に混合した混合液を用いると
よい。このエツチング液は、アルミニウムのエツチング
のみに限らず、アルミニウムの酸化物であるアルミナ(
Altos)をもニッチ〉メグする性質を有する。した
がって、アルミニウム膜の表面が酸化されて薄膜のアル
ミナ膜が形成されている場合のアルミニウムを主成分と
する材料からなる配線膜であっても、確実に所望箇所の
みをエツチング除去できるものである。なお、アルミニ
ウムを主成分とする材料のウェットエツチング液は一上
述したもの以外に種々ある。
続いて第15図に示すように、イオンビーム加工装置を
用いて、接続孔7a、7bによって表面が露出している
眉間絶縁膜4の領域に加工精度の高い集束イオンビーム
な照射することにより、孔4a 、4bを形成する。こ
の場合、集束イオンビームの直進性から、接続孔7a、
7bの下に接続孔7a、7bとほぼ同一の口径を有する
孔4a。
4bが形成されろことになる。
次に、第11図および第12図に示すように、光励起C
VD法であるレーザCVDによりレーザ光をスキャンさ
せることにより、タングステン(5)。
モリブデン(Mo)等の金属膜を所定パターンをもって
形成する。
なお、第12図において、符号番5e、5fは、空隙領
域を示すものである。この空隙領域5e。
5fによって、接続配線8と二層目配線5a、5bとが
電気的に絶縁分離されている。
本実施例では、接続配線8と二層目配線5a。
5bとの電気的絶縁分離を、二層目配線5a、5bのそ
の部分にウェットエツチングによる空隙領域5e、5f
を形成することにより行っている。そのため、ウェット
エツチングであるため実施例1に述べた方法に比較し、
簡単な操作でかつ短時間に行うことができるメリットが
ある。さらに実施例1に述べた陽極酸化法による絶縁分
離方式は、電解液の入った電気槽の中に試料を浸漬して
行うものであるため、電解液や種々の汚染物が試料に付
潰し、それを清浄除去しても、完全除去には煩雑なプロ
セスを要すること、また通常の清浄除去作業ではどうし
ても電解液や種々の汚染物が試料に残存してしまい、こ
れが実装後のLSI特性の信頼性の低下、電気特性の劣
化を将来する恐れがある。さらにまた、陽極酸化法によ
るアルミニウム配線の選択的領域のアルミナ化にあたっ
ては、試料の不所望な領域にも陽極酸化処理が施こさね
てしまい、これが試料、たとえばLSIの電気特性の劣
化や不良事故の発生、それに信頼性の低下を将来する恐
れがある。たとえば、試料として、外部導出端子として
数多くのはんだ材料からなるバンプ電極を有1.、この
バンプ電極を介してCCB (Controled C
o11apse Bonding)方式により実装され
るコンピュータ用LSIなどにおいては、たとえば10
wX10■L S Iチップの平面上に数百個のバンプ
電極を有するものがあるが、アルミニウム配線の陽極酸
化処理時に、バンプ電極も陽極酸化処理が施こされてし
まい、電気特性の低下や不良事故の発生等が発生する恐
れがある。
これに対し、本実施例に述べたウェットエツチングによ
る絶縁分離方式は、短時間で試料に付着したエツチング
液を簡単操作で完全に清浄する(取り去る)ことができ
ること、陽極酸化処理にまつわる種々の不所望な問題発
生が全くないものである。そのため、陽極酸化法に比し
、より実用的であり、試料の電気特性の劣化、信頼性の
低下を将来しない良い方式であることを銘記しておく。
なお、本実施例における接続配線8としては、実施例2
で述べた緩衝膜8人と金属111!8Bとの複合膜を用
いてもよい。
以上、本発明を実施例に基づき具体的に説明したが、本
発明は、前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
言うまでもない。
例えば、上述の実施例においては、半導体ウェハ1の状
態で不良箇所の修正等を行う場合について説明したが、
半導体ウェハを分割し、個々の半導体チップにしたのち
、半導体チップの状態で不良箇所の修正を行うことも勿
論可能である。また、上述の実施例においては、LSI
の完成後に配線の修正や論理変更等を行う場合について
説明したが、例えばマスタースライスやゲートアレイに
おいて所望の論理を実現するだめの配線を形成する場合
にも本発明を適用することができる。また、本発明は、
例えば多層配線を有するLSIの製造工程の途中におい
て、同層又は異なる層の配線間を形成するような場合に
も適用することができる。
さらに、本発明は、例えば多層配線構造のプリント基板
にも適用することができる。
〔実施例4〕 本実施例4は、概説すると、集束したイオンビームによ
り接続したい配線の箇所の上部の絶縁膜に穴をあけ、そ
して金属化合物ガス中において集束したレーザ光または
イオンビームを照射し、上記穴に析出した金属により配
線を形成する。またこの場合、穴の上部を広くなるよう
に加工して穴の部分には析出する量を特に多くするよう
にして金属を埋め込み、下部の配線との接続を十分に行
う。
この構成により、接続すべき複数の配線の場所を試料か
らの2次電子信号又は2次イオン信号を用いた走査イオ
ン顕微鏡を用いることによって検出し、位置決めや照射
箇所の決定を行った後、イオンビームを照射しこの部分
の配線の上部の絶縁膜を除去する。この場合レーザでな
く集束したイオンビームな用いているため、0.5μm
以下に集束して加工することが十分可能である。また材
料による加工の選択性がないためSiO□、Si3N4
などの絶縁膜も上部から逐次に加工出来、これに穴をあ
けて下部の配線を露出させることが出来る。
その後金属化合物のガスをノズルあるいは配管よりこの
真空容器内へ導入し、試料台を相対的に移動して配線を
形成すべき箇所に集束したイオンビームまたは集光した
レーザビームが照射されるようにして、イオンビーム誘
起CVDプロセスまたはレーザCVDプロセスにより金
属配線を形成する。その結果、IC完成後その内部配線
間を接続でき、ICのデパック、修正、不良解析等を行
うことができる。なお、ここでいうICのデパックとは
、ICの中の配線接続の誤りをみつけて直すことやIC
の診断を行うことを含むものである。
さらに下部の配線との接続を行うために埋込んだ金属が
、上層の配線と電気的に導通ずることを避けるため、埋
込み金属と接触している上層配線部分を切欠く方法にあ
る。
第16図、第17図は本発明の一実施例であるICへの
配線接続形成を示す図である。
第17図はICチップの断面図であり、図示しない基板
(Siなど)の上に絶縁膜101 (Sin。
など)があり、その上に配線102a、102b。
102c(Alなど)が絶縁膜101をはさんで形成さ
れ、さらに最上部に保護膜(SiOy + Si3N4
など)101が形成されている。
今、下層配置102aと他の図示しない配線とを電気的
に接続したい場合、集束イオンビームにより配$102
aの上の絶縁膜101に穴103a。
103bをあけ、配線102aの一部を露出する。
その後レーザ誘起CVD等により穴103a。
103bに金属104を埋込み、次いで所望の接続点ま
で金属配線104を形成する。この金属配線104の形
成に先だって、実施例2で述べた緩衝膜を設けた構造の
ものとすることができる。
ICは、多層配線を採用しており、第−層(最下層)1
02aから接続を取出動場合は、上層配線を避けなけれ
ばならない。第16図では第2層】02bを避けた位置
に穴加工を行っている。しかし第3層(最上層)102
cは通常電源配線であり第16図に示すように幅Wが広
いため、接続を取出したい場所を常に第三層からはずれ
た位置に定めることは困難である。このためほとんどの
場合穴103bを第三層配線102cを貫通してあける
こととなり、この穴にレーザCVD等により金属間ml
 O4’a’形成すると、第−層102aと第三層10
2cが短絡してしまう。このため、穴103bの外側に
第16図で示す切欠き溝105(幅W)を第三層配線1
02Cの深さよりやや深めの深さZで加工し、金属配線
104と接触する部分を、第三層配線102Cの他の部
分から、電気的に切離す。この後レーザCVD等による
金属配線を、切欠き105の開口方向へ作成する。
第18図に示すように、第三層配線102cが曲がって
いる場合は、斜めの直線状に第三層配線を切欠いてもよ
い。このようにするとイオンビームのスキャンが単純に
できるメリットがある。
また第19図に示すように切欠き溝を円孤状にしてもよ
い。この場合はイオンビームのスキャンはX方向、Y方
向の正弦波の重ね合わせで可能であるので、単純である
メリットがある。
第16図に示すように第二層配置102bが、切欠き溝
105の下に存在する場合は、更に以下の点に注意しな
ければならない。この様な場合は、ICの高密度化が進
んでいる現在、第二層配線が例えば5〜10μmのピッ
チで存在するので、加工穴103a、103bを第二層
配置102bから避けて位置付けると、切欠き溝が第二
層配線の上に重なることがしばしば起こり得る。この場
合は切欠き溝深さの制御が重要となる。
加工物表面に凸部段差がある場合、集束イオンビームに
よるスパッタエツチングを行うと、段差形状が凹から凸
の方向に向けて進行していくことが実験結果(第20図
、第21図)より示される。
これは、よく知られているように、被エツチング面への
ビームの入射角が40〜70°付近であると、入射角が
00 の場合よりも1.5〜2倍のスパッタ率が得られ
ろためである(第22図)。第21図より、この実験の
場合、θが約45°で段差が進行していく。
第1図、第2図の加工例をY−Y断面で見ると、第23
図となる。第三層配線102cの段差が保護膜101の
段差106を生じるため、前述の実験事実より切欠溝1
05の底面には、段差106の形状がうつってしまい、
第二層配線102bの一部がエツチングされろ。これの
ため、第23図のZ−Z断面である第24図に示すよう
に、第二層配線102bの断面積が減少し素子としての
信頼性がそこなわれる。あるいは第二層配線102bを
スパンタエッチした際、切欠溝側壁に配線材料が付着し
、この配線材料の付着物107が第二層と第三層とを短
絡させるという問題が生じる。
この対策として、第25図に示すように、段差106の
エツジ部108を第20図のように2次粒子像でとらえ
、第25図のようにエツジ部より集束イオンビーム10
9のスキャンを開始する。
第26図に示す加工深さZ (t>は、イオン電流が十
分安定な場合(通常の装置では±5%に入る)加工時間
tに比例するので時間tの関数で決まる。
また段差106の斜度ψは成膜プロセスにより同一デバ
イスの場合、一定であり、あらかじめ知ることができる
。Z(t)とψより集束イオンビームのスキャン位置な
Δ(t) = Z (t)/ tan tpだげ左へず
らすことにより、常にエツジ部108から加工を行うこ
とができる。この関数は上記の関数だけに固定されるも
のではない。段差高2゜−Z(t)になるまで、上記の
スキャンスタート位置のすらしを続けると、加工底面は
素子表面と同一レベルになる。
このあと通常の加工を行うことにより、第28図に示す
ように、底面の平坦な切欠溝105を完成することがで
きる。これKより第三層配線の切欠きによる短絡防止歩
留りを向上できる。
以上述べたように接続部の穴明は加1、短絡防止の切欠
き加工を行った後、レーザまたはイオンビーム誘起CV
Dにより金属配線104を所望の接続点間に生成するこ
とにより、下層配線102bと他の配線との接続を行う
以上説明したように本発明によれば、高集積で多層の配
線のICの異なる場所にある配線間を任意に接続するこ
とができ、これにより、LSIの設計、試作、量産工程
において不良解析を容易に行うことができ、開発工程の
短縮、量産立上り期間の短縮、歩留りの向上が可能とな
る効果をする。
〔発明の効果〕
本発明は、半導体集積回路装置およびその製造方法に関
し、集束したイオンビームにより接続したい配線の箇所
の上部の絶縁膜に穴をあけ、そして金属化合物ガス中に
おいてレーザ光またはイオンビームを照射し、光励起C
VD法により、上記穴に析出した金属により配線を形成
する。またこの場合、多層配線の上層配線と下層配線と
を接続配線により電気的導通を図る際には、その接続配
線が通過する中層配線をそれらの間を電気的絶縁分離す
る工夫等が施こされている。上述した構成の本発明は、
集束イオンビームによる穴あけと光励起CVD法等によ
る選択的領域に金属配線な形成することができろため、
微細加工ができると共に、LSI完成後その内部配線間
を電気接続でき、LSIのデパック、修正、不良解析等
を行うことができる。
【図面の簡単な説明】
第1図は、本発明の一実施例による二層配線構造のLS
Iを示す平面図、 第2図は、第1図のX−X線に沿っての拡大矢視断面図
、 第3図〜第5図は、第1図及び第2図に示すLSIの製
造方法を工程順に説明するための断面図、第6図は、イ
オンビーム加工装置及びレーザーCVD装置を示す図、 第7図は、第−層目配線及び第二層目配線間のショート
を防止するための他の例を示す平面図、第8図は、第7
図のY−Y線に沿っての拡大断面図、 第9図は、本発明の他の実施例であるLSIを示す平面
図、 第10図は、第9図のX−X@に沿っての拡大矢視断面
図、 第11図は、本発明のさらに他の実施例であるLSIを
示す平面図、 第12図は、第11図のX−XIJK沿っての拡大矢視
断面図、 第13図〜第15図は、第11図、第12図に示すLS
Iの製造方法を工程順に説明するための断面図、 第16図、第17図は、本発明に係るICの配線間の接
続法の説明図であって、第16図は平面図、第17図は
第16図のX−X断面図、第18図、第19図は、それ
ぞれ本発明の他の実施例を示す図、 第20図は、切欠き溝加工の実験結果を示す図、第21
図は、第20図のX−X断面図、第22図は、第20図
の結果を説明するためのグラフ、 第23図は、第16図のY−X断面図、第24図は、第
23図の2−2断面図、第25図〜第27図は、被加工
面の段差をなくす加工方法の実施例を示す図、 第28図は、前記実施例による加工結果を示す第16図
のY−X断面図である。 1・・・半導体基板(ウェハ)、2・・・層間絶縁膜、
3a 、3b・・・下層配線、4・・・層間絶縁膜、5
a。 5b・・・上層配線、6・・・絶縁膜、7a、7b・・
・接続孔、8・・・接続配線、9・・・絶縁膜、10・
・・集束イオンビーム。 第   7   図 第  2  図 第  6   図 第   7  図 第   8  図 第  9   図 第  10  図 □ 77  。 jl 72図 第  76  図 7コ 第  77 2 、78図 第  20  図 第  27 3 第   22 因 入幇肩 第  28  図 102a

Claims (1)

  1. 【特許請求の範囲】 1、上層配線と下層配線との間に第1の絶縁膜が介在さ
    れてなり、上層配線表面が第2の絶縁膜によって保護さ
    れている多層配線を有する半導体集積回路装置において
    、 第2の絶縁膜およびその下の上層配線並びにその下の第
    1の絶縁膜に接続孔が設けられてなり、 前記接続孔および前記第2の絶縁膜表面の選択的な領域
    には、前記接続孔によって表面が露出している状態の下
    層配線と電気的接続されている接続配線が形成されてな
    り、 前記接続配線と前記上層配線とが電気的に絶縁分離され
    ている ことを特徴とする半導体集積回路装置。 2、接続孔は、集束イオンビーム加工によって形成され
    た小孔である請求項1記載の半導体集積回路装置。 3、接続配線と上層配線とが電気的に絶縁分離されてい
    る形式は、接続配線の周辺の上層配線が酸化されて形成
    された絶縁物を介在させて接続配線と上層配線とが電気
    的に絶縁分離されている請求項1記載の半導体集積回路
    装置。 4、上層配線は、アルミニウムあるいは0.5〜1.0
    %程度のシリコン(Si)を含有しているアルミニウム
    などのアルミニウムを主成分とする材料からなるもので
    ある請求項1記載の半導体集積回路装置。 5、接続配線は、緩衝膜と金属膜とからなる重層膜であ
    る請求項1記載の半導体集積回路装置。 6、接続配線は、クロム膜と光励起CVD法により形成
    された金属膜とからなる重層膜である請求項1記載の半
    導体集積回路装置。 7、上層配線と、下層配線との間に第1の絶縁膜が介在
    されてなり、上層配線表面が第2の絶縁膜によって保護
    されている多層配線を有する半導体集積回路において、 第2の絶縁膜およびその下の上層配線並びにその下の第
    1の絶縁膜に接続孔が設けられてなり、 前記接続孔および前記第2の絶縁膜表面の選択的な領域
    には、前記接続孔によって表面が露出している状態の下
    層配線と電気的接続されている接続配線が形成されてな
    り、 前記接続配線と前記上層配線とがその間に設けられてい
    る空隙領域によって電気的に絶縁分離されていることを
    特徴とする半導体集積回路装置。 8、上層配線と下層配線との間に第1の絶縁膜が介在さ
    れてなり、上層配線表面が第2の絶縁膜によって保護さ
    れている多層配線を有する半導体集積回路装置の製造方
    法において、 PN接合を有する半導体素子を含んでいる集積回路が半
    導体基板に形成され、前記集積回路と電気接続されてい
    る多層配線が前記半導体基板表面に形成されている基板
    を用意する工程と、前記多層配線における第2の絶縁膜
    、その下の上層配線、その下の第1の絶縁膜を順次、集
    束イオンビーム加工により選択除去して接続孔を形成し
    、その接続孔を通して前記下層配線の表面を露出させる
    工程と、 前記上層配線における接続孔によって表面が露出した領
    域を絶縁物に化成させる工程と、前記接続孔内及び前記
    第2の絶縁膜表面の選択的領域に、光励起CVD法を用
    いて、前記接続孔によって表面が露出している状態の下
    層配線と電気接続される接続配線を形成する工程と、を
    有することを特徴とする半導体集積回路装置の製造方法
    。 9、上層配線としては、アルミニウムを主成分とする材
    料を用い、 前記上層配線における接続孔によって表面が露出した領
    域を絶縁物に化成させるには、アルミニウムを主成分と
    する材料を酸化してアルミナとするものである請求項8
    記載の半導体集積回路装置の製造方法。 10、光励起CVD法としては、レーザ光使用によるC
    VD法とし、接続配線の材料としては、タングステン(
    W)、モリブデン(Mo)、カドミウム(Cd)、アル
    ミニウム(Al)のいずれか1つの材料である請求項8
    記載の半導体集積回路装置の製造方法。 11、接続配線には、その下層導電体として緩衝膜が設
    けられてなり、その緩衝膜の材料としては、クロム(C
    r)、モリブデン(Mo)、タングステン(W)、ニッ
    ケル(Ni)のいずれか1つの材料が使用されている請
    求項8記載の半導体集積回路装置の製造方法。 12、基板としては、半導体集積回路が縦横に複数個形
    成されている半導体ウェハ状態のもの、あるいは前記半
    導体ウェハが各半導体集積回路チップ(ペレット)に分
    割されて形成されている半導体集積回路チップ状態のも
    のである請求項8記載の半導体集積回路装置の製造方法
    。 13、上層配線と下層配線との間に第1の絶縁膜が介在
    されてなり、上層配線表面が第2の絶縁膜によって保護
    されている多層配線を有する半導体集積回路装置の製造
    方法において、 PN接合を有する半導体素子を含んでいる集積回路が半
    導体基板に形成され、前記集積回路と電気接続されてい
    る多層配線が前記半導体基板表面に形成されている基板
    を用意する工程と、前記多層配線におけろ第2の絶縁膜
    を集束イオンビーム加工により選択除去してその領域に
    おける上層配線の表面を露出するような接続孔を形成す
    る工程と、 前記接続孔によって表面が露出した上層配線を、前記第
    2の絶縁膜をエッチング用マスクとして用いて、ウェッ
    トエッチング法により選択的に除去し、前記接続孔より
    も大きな口径を有する開口領域を上層配線に形成する工
    程と、前記接続孔によって表面が開放されている第1の
    絶縁膜を、集束イオンビーム加工により選択除去してそ
    の領域における下層配線の表面を露出するような開口部
    を形成する工程と、 前記接続孔内及び前記第2の絶縁膜表面の選択的領域に
    、光CVD法を用いて、前記接続孔によって表面が露出
    している状態の下層配線と電気接続される接続配線を形
    成する工程と、を有することを特徴とする半導体集積回
    路装置の製造方法。
JP4199388A 1988-02-26 1988-02-26 半導体集積回路装置およびその製造方法 Pending JPH01217946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4199388A JPH01217946A (ja) 1988-02-26 1988-02-26 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4199388A JPH01217946A (ja) 1988-02-26 1988-02-26 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH01217946A true JPH01217946A (ja) 1989-08-31

Family

ID=12623723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4199388A Pending JPH01217946A (ja) 1988-02-26 1988-02-26 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH01217946A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123979A (ja) * 2007-11-16 2009-06-04 Renesas Technology Corp 半導体集積回路装置の製造方法
KR20190006527A (ko) * 2016-05-11 2019-01-18 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft 기판의 단선 수리 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123979A (ja) * 2007-11-16 2009-06-04 Renesas Technology Corp 半導体集積回路装置の製造方法
KR20190006527A (ko) * 2016-05-11 2019-01-18 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft 기판의 단선 수리 방법
JP2019514075A (ja) * 2016-05-11 2019-05-30 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. Tft基板の断線修復方法

Similar Documents

Publication Publication Date Title
US4900695A (en) Semiconductor integrated circuit device and process for producing the same
KR940002765B1 (ko) Ic 배선의 접속방법 및 그 장치
US10109673B2 (en) Double-masking technique for increasing fabrication yield in superconducting electronics
US20090130782A1 (en) Method and line for manufacturing semiconductor device
JPH01217946A (ja) 半導体集積回路装置およびその製造方法
US20050186753A1 (en) FIB exposure of alignment marks in MIM technology
JPH01119037A (ja) 半導体装置の故障解析方法
JPS63152150A (ja) 多層配線の接続配線構造の形成方法
JPH084089B2 (ja) Ic素子並びにic素子における配線接続方法
JP2527292B2 (ja) Ic素子およびic素子における配線接続方法
JP2962474B2 (ja) Ic素子加工方法
JPH0225027A (ja) 半導体集積回路装置の製造方法
JP2531690B2 (ja) 配線薄膜パタ―ンの形成方法及びその装置
JP2916117B2 (ja) Ic素子における配線形成装置
JPH11340334A (ja) 半導体装置および配線修正方法
JP2594941B2 (ja) Ic配線の接続方法及びその装置
JP2527293B2 (ja) Ic素子における配線接続方法
CN100392809C (zh) 晶片绝缘层内连线的制造方法与结构
JPH06302603A (ja) Ic素子
JPH0498747A (ja) イオンビーム加工方法
JPH05200575A (ja) レーザ加工装置
JPH0883791A (ja) Ic素子への穴加工・金属薄膜成膜装置
Yong et al. Yield effects of interactions between high polymer forming metal etch processes and postetch ash processes
JPH0758724B2 (ja) 半導体装置の故障解析方法
JPH0456240A (ja) 集積回路の故障解析方法