JPH084184B2 - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JPH084184B2 JPH084184B2 JP24949487A JP24949487A JPH084184B2 JP H084184 B2 JPH084184 B2 JP H084184B2 JP 24949487 A JP24949487 A JP 24949487A JP 24949487 A JP24949487 A JP 24949487A JP H084184 B2 JPH084184 B2 JP H084184B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- laser
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は半導体レーザに関し、特にストライプ状の電
流狭窄構造を有する半導体レーザに関する。
流狭窄構造を有する半導体レーザに関する。
半導体レーザは小型で取り扱いが容易であるなどの特
徴を有することから、レーザビームプリンタ、光磁気記
録、光通信等の光源として広く応用されている。
徴を有することから、レーザビームプリンタ、光磁気記
録、光通信等の光源として広く応用されている。
このような半導体レーザにおいては、効率良く発光さ
せる為に、レーザ共振器の共振方向に延びるストライプ
状の領域に電流を集中させる所謂ストライプ構造が不可
欠である。このようなストライプ構造を有する従来の半
導体レーザの例を以下に説明する。
せる為に、レーザ共振器の共振方向に延びるストライプ
状の領域に電流を集中させる所謂ストライプ構造が不可
欠である。このようなストライプ構造を有する従来の半
導体レーザの例を以下に説明する。
第６図および第７図は、各々半導体レーザの従来例の
概略的構成図である。
概略的構成図である。
第６図において、ｎ型基板11上にｎバツフア層12、ｎ
クラツド層13、ノンドープ活性層14、ｐクラツド層15が
形成され、さらに部分的に開口されたｎ−GaAsの電流ブ
ロツク層16、ｐクラツド層17、ｐコンタクト層18および
電極19,20が形成されている。
クラツド層13、ノンドープ活性層14、ｐクラツド層15が
形成され、さらに部分的に開口されたｎ−GaAsの電流ブ
ロツク層16、ｐクラツド層17、ｐコンタクト層18および
電極19,20が形成されている。
このような構成において、電圧を印加すると電極19か
ら電極20へ電流が流れる。その際、電流ブロツク層16の
部分は電流が流れにくいために、電流は矢印22のように
電流ブロツク層16の開口部に集中する。
ら電極20へ電流が流れる。その際、電流ブロツク層16の
部分は電流が流れにくいために、電流は矢印22のように
電流ブロツク層16の開口部に集中する。
さらに、活性層14からの光のしみ出しを考慮して、電
流ブロツク層16と活性層14との距離21を電流ブロツク層
16での光の吸収を生ずる距離に設定すると、電流ブロツ
ク層16の開口部のみに発光部が制限される。これによっ
て低いしきい値（代表的には30〜40mA）でレーザ発振を
生じさせることができる。
流ブロツク層16と活性層14との距離21を電流ブロツク層
16での光の吸収を生ずる距離に設定すると、電流ブロツ
ク層16の開口部のみに発光部が制限される。これによっ
て低いしきい値（代表的には30〜40mA）でレーザ発振を
生じさせることができる。
上記レーザ構造の具体的数値としては、距離21が0.4
μｍ、電流ブロツク層16の厚さ及びキヤリア濃度が、各
々0.6μｍおよび６×1018cm-3、ｐクラツド層15および1
7のキヤリア濃度が１×1018cm-3である。また電流ブロ
ツク層16の開口部は３μｍ幅である。
μｍ、電流ブロツク層16の厚さ及びキヤリア濃度が、各
々0.6μｍおよび６×1018cm-3、ｐクラツド層15および1
7のキヤリア濃度が１×1018cm-3である。また電流ブロ
ツク層16の開口部は３μｍ幅である。
第７図に示す半導体レーザでは、段差を設けたｎ基板
31上に、ｎバツフア層32、クラツド層33、ノンドープ活
性層34、ｐクラツド層35および36、開口部を有するｎ−
GaAsの電流ブロツク層41、コンタクト層37および電極4
0,38が形成されている。
31上に、ｎバツフア層32、クラツド層33、ノンドープ活
性層34、ｐクラツド層35および36、開口部を有するｎ−
GaAsの電流ブロツク層41、コンタクト層37および電極4
0,38が形成されている。
この例においても、電流は電流ブロツク層41の開口部
に集中し（矢印39）、また段差によって横方向にも屈折
率の差があるために、光は段差部に閉じ込められ、高い
効率を達成することができる。
に集中し（矢印39）、また段差によって横方向にも屈折
率の差があるために、光は段差部に閉じ込められ、高い
効率を達成することができる。
しかしながら、上記のような半導体レーザでは、電流
ブロツク層（16,41）を製造するために、まずｎ−GaAs
層を前面に形成した後で、開口部を化学エツチング等に
より形成する必要がある。
ブロツク層（16,41）を製造するために、まずｎ−GaAs
層を前面に形成した後で、開口部を化学エツチング等に
より形成する必要がある。
このために、エツチングによって欠陥が発生し、ある
いは堆積室の外に取り出す際のゴミ等の付着によって欠
陥が発生する可能性があった。
いは堆積室の外に取り出す際のゴミ等の付着によって欠
陥が発生する可能性があった。
更に、活性層（14,34）の近傍に電流ブロツク層（16,
41）を設けるために、上記エツチングを精度良く制御す
ることが必要となる。特に、第７図に示すレーザでは、
傾斜を有しているためにエツチングの制御が困難であっ
た。
41）を設けるために、上記エツチングを精度良く制御す
ることが必要となる。特に、第７図に示すレーザでは、
傾斜を有しているためにエツチングの制御が困難であっ
た。
また、エツチングの前後に半導体の成長を行わなくて
はならない為に、製造工程が複雑で、コストが高かっ
た。
はならない為に、製造工程が複雑で、コストが高かっ
た。
第８図は従来のBMQWレーザ（Buried multiquantum we
ll lasers）の概略的構成図である。BMQWレーザの報告
例には、アプライド・フイジツクス・レターズ（Appl.P
hys.Lett.）Vol.45,No.1,1 July 1984がある。
ll lasers）の概略的構成図である。BMQWレーザの報告
例には、アプライド・フイジツクス・レターズ（Appl.P
hys.Lett.）Vol.45,No.1,1 July 1984がある。
同図において、82はｐ−GaAs基板、83はｐ−Alx1Gay1
As（x1＝0.35,y1＝0.65、以下同じ。）のバツフア層、8
4はｐ−AlxGayAsのクラツド層、85はZnの拡散によって
無秩序化された領域、86はZn拡散領域、87はSiO2の電流
ブロツク層、88はAuGeNi−Auの電極、81はCr−Auの電
極、89はZnの拡散していないｎ−Alx1Gay1Asの上部クラ
ツド層、90はｎ−GaAsのコンタクト層、91は多重量子井
戸型活性層である。
As（x1＝0.35,y1＝0.65、以下同じ。）のバツフア層、8
4はｐ−AlxGayAsのクラツド層、85はZnの拡散によって
無秩序化された領域、86はZn拡散領域、87はSiO2の電流
ブロツク層、88はAuGeNi−Auの電極、81はCr−Auの電
極、89はZnの拡散していないｎ−Alx1Gay1Asの上部クラ
ツド層、90はｎ−GaAsのコンタクト層、91は多重量子井
戸型活性層である。
このレーザの特徴は、Zn拡散により多重量子井戸型活
性層であった領域85が無秩序化されることで、無秩序化
した領域85の組織化が変り、屈折率の変化を生じて光が
活性層91に閉じ込められるところにある。更に、Zn拡散
によって、横方向にpn接合が形成されるために、電流の
集中化という効果も生じる。また、このレーザは33mAと
いう低いしきい値電流で発振している。
性層であった領域85が無秩序化されることで、無秩序化
した領域85の組織化が変り、屈折率の変化を生じて光が
活性層91に閉じ込められるところにある。更に、Zn拡散
によって、横方向にpn接合が形成されるために、電流の
集中化という効果も生じる。また、このレーザは33mAと
いう低いしきい値電流で発振している。
しかしながら、この例では、Zn拡散をした後の加工を
必要とし、製造において制御性等に技術的な問題を有し
ていた。
必要とし、製造において制御性等に技術的な問題を有し
ていた。
第９図は従来のBHレーザ（Buried−heterostructure
injection lasers）の概略的構成図である。BHレーザの
報告例としては、ジヤーナル・オブ・アプライド・フイ
ジツクス（Journal of Applied Physics）,Vol.45,N
o.11,November1974,P4899が挙げられる。
injection lasers）の概略的構成図である。BHレーザの
報告例としては、ジヤーナル・オブ・アプライド・フイ
ジツクス（Journal of Applied Physics）,Vol.45,N
o.11,November1974,P4899が挙げられる。
同図において、102はｎ−GaAs基板、103は電流を閉じ
込めるためのｎ−AlGaAs層、104は酸化膜、101および10
5は電極、106はｐ−AlGaAsのクラツド層、107はGaAsの
活性層、108はｎ−AlGaAsの下部クラツド層である。
込めるためのｎ−AlGaAs層、104は酸化膜、101および10
5は電極、106はｐ−AlGaAsのクラツド層、107はGaAsの
活性層、108はｎ−AlGaAsの下部クラツド層である。
このレーザの製造方法は、基板102上に、下部クラツ
ド層108、活性層107およびクラツド層106を形成した
後、エツチングにより中心部分だけを残して他を除去
し、電流を閉じ込めるためのｎ−AlGaAs層103を再成長
させる、というものである。
ド層108、活性層107およびクラツド層106を形成した
後、エツチングにより中心部分だけを残して他を除去
し、電流を閉じ込めるためのｎ−AlGaAs層103を再成長
させる、というものである。
このレーザは15mAという非常に低いしきい値電流を示
すが、上述したように製造工程が多いといった問題があ
った。
すが、上述したように製造工程が多いといった問題があ
った。
一方、アプライド・フイジツクス・レターズ（Appl.P
hys.Lett.）,Vol.47,no.12,15 December1985には、前
述の拡散法等を用いずに、ラテラルｐ−ｎ接合を形成す
る手法が開示されている。この方法は、両性不純物を含
む半導体層がその堆積面の面方位に応じて、異なる導電
型を持つことを利用したものである。本出願人はこの方
法によって作製される半導体レーザに関して、特願昭61
−229085号及び特願昭62−24871号で既に提案してい
る。
hys.Lett.）,Vol.47,no.12,15 December1985には、前
述の拡散法等を用いずに、ラテラルｐ−ｎ接合を形成す
る手法が開示されている。この方法は、両性不純物を含
む半導体層がその堆積面の面方位に応じて、異なる導電
型を持つことを利用したものである。本出願人はこの方
法によって作製される半導体レーザに関して、特願昭61
−229085号及び特願昭62−24871号で既に提案してい
る。
本発明の目的は、上記既提案の半導体レーザを更に改
良し、特に電流狭窄機能に優れた低しきい値の半導体レ
ーザを提供することにある。
良し、特に電流狭窄機能に優れた低しきい値の半導体レ
ーザを提供することにある。
本発明の上記目的は、断面が台形状でレーザ共振方向
に延在する凸部が設けられた基板、該基板上に形成され
たレーザ活性層、同じく基板上の前記レーザ活性層に対
して一方の側に形成されたｐ型の第１の半導体層、同じ
く基板上の前記レーザ活性層に対して他方の側に形成さ
れ、前記台形状凸部の傾斜した２辺の上に当たる部分の
みｐ型で他の部分がｎ型の第２の半導体層、該第２の半
導体層と前記レーザ活性層との間に形成されたｎ型の第
３の半導体層及びこれらの半導体層を通して前記レーザ
活性層に電流を流す一対の電極から半導体レーザを構成
することによって達成される。
に延在する凸部が設けられた基板、該基板上に形成され
たレーザ活性層、同じく基板上の前記レーザ活性層に対
して一方の側に形成されたｐ型の第１の半導体層、同じ
く基板上の前記レーザ活性層に対して他方の側に形成さ
れ、前記台形状凸部の傾斜した２辺の上に当たる部分の
みｐ型で他の部分がｎ型の第２の半導体層、該第２の半
導体層と前記レーザ活性層との間に形成されたｎ型の第
３の半導体層及びこれらの半導体層を通して前記レーザ
活性層に電流を流す一対の電極から半導体レーザを構成
することによって達成される。
ここで前記第２の半導体層が形成される堆積面は、前
記傾斜した２辺の上に当たる部分が格子方向指数で示す
〈110〉軸にほぼ平行で、かつミラー指数で示す｛001｝
面と20゜以上の角度をなし、他の部分が｛001｝面と20
゜未満の角度をなすように形成される。〈110〉軸とは
格子方向を示す指数で、対称関係にある〔10〕，〔10
1〕，〔001〕等を代表して示すものである。また、｛00
1｝面はミラー指数で、対称関係にある同等な格子面（0
01），（010），（100）等を代表するものである。
記傾斜した２辺の上に当たる部分が格子方向指数で示す
〈110〉軸にほぼ平行で、かつミラー指数で示す｛001｝
面と20゜以上の角度をなし、他の部分が｛001｝面と20
゜未満の角度をなすように形成される。〈110〉軸とは
格子方向を示す指数で、対称関係にある〔10〕，〔10
1〕，〔001〕等を代表して示すものである。また、｛00
1｝面はミラー指数で、対称関係にある同等な格子面（0
01），（010），（100）等を代表するものである。
以下に本発明の実施例を図面を用いて詳細に説明す
る。
る。
第２図及び第３図は、本発明に基づく半導体レーザ製
造の原理を説明する為の図で、夫々半導体基板に形成さ
れた傾斜面の概略図及びこの傾斜面が（001）面となす
角度に応じて基板上に成長する半導体層の導電型を示す
図である。ここでは、基板としてGaAsを用いた場合を例
に説明する。
造の原理を説明する為の図で、夫々半導体基板に形成さ
れた傾斜面の概略図及びこの傾斜面が（001）面となす
角度に応じて基板上に成長する半導体層の導電型を示す
図である。ここでは、基板としてGaAsを用いた場合を例
に説明する。
通常、GaAs基板上にSiをドープしたGaAs等の半導体を
積層すると、ｎ型の半導体層が成長する。しかし、これ
はAsが安定な面、つまりAs面と呼ばれている面での話で
ある。従来は、このAs面のみを利用して半導体素子を作
製していた。
積層すると、ｎ型の半導体層が成長する。しかし、これ
はAsが安定な面、つまりAs面と呼ばれている面での話で
ある。従来は、このAs面のみを利用して半導体素子を作
製していた。
ところが、GaAsの様なIII−Ｖ族の化合物に対して、S
iの様なIII族は両性不純物である。SiがGaサイトに入れ
ばｎ型、Asサイトに入ればｐ型となる。つまり、SiがAs
サイトに入る様な面を作れば、SiをドープしたGaAsを用
いても、ｐ型半導体層を成長させることが出来る。この
ような面を、以下Ga面と呼ぶ。
iの様なIII族は両性不純物である。SiがGaサイトに入れ
ばｎ型、Asサイトに入ればｐ型となる。つまり、SiがAs
サイトに入る様な面を作れば、SiをドープしたGaAsを用
いても、ｐ型半導体層を成長させることが出来る。この
ような面を、以下Ga面と呼ぶ。
GaAs基板の（001）面はAs面であるが、第２図のよう
に、この面に対して〈110〉軸にほぼ平行に角度θをな
す傾斜面を形成すると、θが20゜以上でGa面が出る。即
ち、第３図に示すように、（001）面となす角度θが20
゜以上になると、この傾斜面上にはｐ型の半導体層が成
長する。すなわち、同一基板上に（001）面となす角度
が20゜以上の面と、20゜未満の面とを形成すると、一回
の成長で各々の面上にｐ型及びｎ型の半導体層を得るこ
とが出来る。また、このような面はエツチング等によっ
て、微細な構造の加工が可能である。本発明はこの原理
を用いて半導体層の導電型を制御し、微細な構造のｐ−
ｎ領域を有する半導体レーザを作製するものである。本
発明の方法は、例えば、基板温度650℃程度、GaAsの成
長速度１μm/hの条件のもとで行われる。また、フラツ
クス比JAS4/JGaは５以下、特に２以下であることが望ま
しい。
に、この面に対して〈110〉軸にほぼ平行に角度θをな
す傾斜面を形成すると、θが20゜以上でGa面が出る。即
ち、第３図に示すように、（001）面となす角度θが20
゜以上になると、この傾斜面上にはｐ型の半導体層が成
長する。すなわち、同一基板上に（001）面となす角度
が20゜以上の面と、20゜未満の面とを形成すると、一回
の成長で各々の面上にｐ型及びｎ型の半導体層を得るこ
とが出来る。また、このような面はエツチング等によっ
て、微細な構造の加工が可能である。本発明はこの原理
を用いて半導体層の導電型を制御し、微細な構造のｐ−
ｎ領域を有する半導体レーザを作製するものである。本
発明の方法は、例えば、基板温度650℃程度、GaAsの成
長速度１μm/hの条件のもとで行われる。また、フラツ
クス比JAS4/JGaは５以下、特に２以下であることが望ま
しい。
以下に、この方法を用いて製造した具体的な半導体レ
ーザの例を説明する。
ーザの例を説明する。
第１図は、本発明による半導体レーザの第１実施例の
略断面図である。
略断面図である。
同図において、後述するリツジ140aを形成したｐ−Ga
As基板140上に、ｐ型バツフア層141、ｐ型クラツド層14
2および多重量子井戸（MQW）構造のノンドープレーザ活
性層143が形成されている。そして、その上にｎ型第１
クラツド層144、第２クラツド層145およびコンタクト層
146が形成されている。続いて、リツジの頂上部を除い
て絶縁層147が形成され、さらに電極149および148を形
成して半導体レーザが構成される。
As基板140上に、ｐ型バツフア層141、ｐ型クラツド層14
2および多重量子井戸（MQW）構造のノンドープレーザ活
性層143が形成されている。そして、その上にｎ型第１
クラツド層144、第２クラツド層145およびコンタクト層
146が形成されている。続いて、リツジの頂上部を除い
て絶縁層147が形成され、さらに電極149および148を形
成して半導体レーザが構成される。
リツジ140aは、断面が台形状で、レーザ共振方向に延
在する凸部である。そして、第２クラツド層145及びコ
ンタクト層146は、第２図及び第３図で説明した原理に
従って、リツジ140aの傾斜面の上に当たる領域136のみ
ｐ型で、他の部分がｎ型となっている。
在する凸部である。そして、第２クラツド層145及びコ
ンタクト層146は、第２図及び第３図で説明した原理に
従って、リツジ140aの傾斜面の上に当たる領域136のみ
ｐ型で、他の部分がｎ型となっている。
このような半導体レーザでは、電極148及び149の間に
電圧を印加すると、ｎ型第１クラツド層144とｐ型領域1
36とが逆バイアスが加わった状態となり、電流137はリ
ツジ140aの頂上部上の領域に集中する。したがって、し
きい値電流が低く、また活性層143がリツジ部の上部で
孤立するために、光の閉じ込めが良好となり高効率とな
る。
電圧を印加すると、ｎ型第１クラツド層144とｐ型領域1
36とが逆バイアスが加わった状態となり、電流137はリ
ツジ140aの頂上部上の領域に集中する。したがって、し
きい値電流が低く、また活性層143がリツジ部の上部で
孤立するために、光の閉じ込めが良好となり高効率とな
る。
次に、この半導体レーザの具体的に製造方法について
説明する。
説明する。
まず、基板140は、（001）面を有したｐ−GaAs基板
に、〔10〕軸にそった方向でリツジ140aを形成したも
のである。本実施例では、リツジの幅を頂上部で６μ
ｍ、段差を２μｍとしている。これらの数値は任意であ
る。また、傾斜面は（001）面に対して50゜傾斜してい
る。
に、〔10〕軸にそった方向でリツジ140aを形成したも
のである。本実施例では、リツジの幅を頂上部で６μ
ｍ、段差を２μｍとしている。これらの数値は任意であ
る。また、傾斜面は（001）面に対して50゜傾斜してい
る。
リツジ140aの形成は通常のホトリソグラフイによる。
まずレジストを形成し、硫酸系エツチヤントでエツチン
グすると、基板に断面形状が台形のリツジ140aが形成さ
れる。
まずレジストを形成し、硫酸系エツチヤントでエツチン
グすると、基板に断面形状が台形のリツジ140aが形成さ
れる。
次に、ｐ−GaAs基板140上に、BeをドープしたGaAsの
バツフア層141を厚さ0.5μｍ形成し、更に、Beドープの
Al0.5Ga0.5Asのｐ型クラツド層142を厚さ1.5μｍに形成
し、更にレーザ活性層143を形成する。この活性層は、M
QW構造で、ノンドープAl0.3Ga0.7Asバリア層100Å及び
ノンドープGaAsウエル層60Åを交互に夫々４層及び５層
積層して成る。
バツフア層141を厚さ0.5μｍ形成し、更に、Beドープの
Al0.5Ga0.5Asのｐ型クラツド層142を厚さ1.5μｍに形成
し、更にレーザ活性層143を形成する。この活性層は、M
QW構造で、ノンドープAl0.3Ga0.7Asバリア層100Å及び
ノンドープGaAsウエル層60Åを交互に夫々４層及び５層
積層して成る。
この活性層143上に、SnをドープしたAl0.5Ga0.5Asか
ら成る第１のクラツド層144を0.1〜1.5μｍの厚さに形
成する。本実施例では厚さは0.3μｍとした。Snをドー
プした半導体は、傾斜面上でもｎ型であり、この層が電
流狭窄層となる。次に、SiをドープしたAl0.7Ga0.3Asか
ら成る第２クラツド層145を1.2μｍ形成し、更にこの上
にSiドープGaAsから成るコンタクト層を0.5μｍの厚さ
に形成する。層145の厚さは、層144の厚さに依存し、２
層合わせて２μｍ以下が望ましい。場合によっては層14
5は無くても良い。以上の半導体層の形成は、全て分子
線エピタキシー（MBE）法で行なった。
ら成る第１のクラツド層144を0.1〜1.5μｍの厚さに形
成する。本実施例では厚さは0.3μｍとした。Snをドー
プした半導体は、傾斜面上でもｎ型であり、この層が電
流狭窄層となる。次に、SiをドープしたAl0.7Ga0.3Asか
ら成る第２クラツド層145を1.2μｍ形成し、更にこの上
にSiドープGaAsから成るコンタクト層を0.5μｍの厚さ
に形成する。層145の厚さは、層144の厚さに依存し、２
層合わせて２μｍ以下が望ましい。場合によっては層14
5は無くても良い。以上の半導体層の形成は、全て分子
線エピタキシー（MBE）法で行なった。
次に、SiO2の絶縁層147を厚さ3000Å形成した後、通
常のホトリソグラフイによってリツジ頂上部のみを除去
する。そして、最後にAuGe−Ni−Auのｎ型電極148およ
びCr−Auのｐ型電極149を蒸着により形成した。
常のホトリソグラフイによってリツジ頂上部のみを除去
する。そして、最後にAuGe−Ni−Auのｎ型電極148およ
びCr−Auのｐ型電極149を蒸着により形成した。
本実施例における作製時の基板温度は700℃、フラツ
クス比は〜２であった。本実施例のように基板として
（001）面を用いる場合、第２クラツド層144の堆積面、
即ち、活性層143の傾斜面は（001）面となす角度が20゜
以上である必要がある。また、リツジ140aの高さは10μ
ｍ以下で、なるべくなら５μｍ以下が望ましい。
クス比は〜２であった。本実施例のように基板として
（001）面を用いる場合、第２クラツド層144の堆積面、
即ち、活性層143の傾斜面は（001）面となす角度が20゜
以上である必要がある。また、リツジ140aの高さは10μ
ｍ以下で、なるべくなら５μｍ以下が望ましい。
第４図は、本実施例の第２の実施例を示す略断面図で
ある。本実施例の特徴はｎ型基板を用いることと、電流
狭窄を活性層の下部で行っていることである。150はｎ
−GaAs基板である。この基板は（001）面上に、〈110〉
軸にそって、リツジを形成している。具体的には［1
0］軸に沿っている。リツジ上部幅は３μｍであり、リ
ツジの高さは1.5μｍである。この上にSiドープGaAsバ
ツフア層151を0.5μｍ形成し、さらにSiドープAl0.3Ga
0.7Asクラツド層152を1.3μｍ形成し、さらにこの上
に、SnドープAl0.3Ga0.7As電流狭窄層153を0.1〜0.8μ
ｍ形成する。本実施例では、層153の厚さは0.4μｍとし
た。この上にノンドープGaAs活性層154を0.1μｍ形成す
る。さらにこの上にBeドープAl0.3Ga0.7As上部クラツド
層155を1.5μｍ形成し、さらにその上にBeドープGaAsコ
ンタクト層156を0.5μｍ形成した。
ある。本実施例の特徴はｎ型基板を用いることと、電流
狭窄を活性層の下部で行っていることである。150はｎ
−GaAs基板である。この基板は（001）面上に、〈110〉
軸にそって、リツジを形成している。具体的には［1
0］軸に沿っている。リツジ上部幅は３μｍであり、リ
ツジの高さは1.5μｍである。この上にSiドープGaAsバ
ツフア層151を0.5μｍ形成し、さらにSiドープAl0.3Ga
0.7Asクラツド層152を1.3μｍ形成し、さらにこの上
に、SnドープAl0.3Ga0.7As電流狭窄層153を0.1〜0.8μ
ｍ形成する。本実施例では、層153の厚さは0.4μｍとし
た。この上にノンドープGaAs活性層154を0.1μｍ形成す
る。さらにこの上にBeドープAl0.3Ga0.7As上部クラツド
層155を1.5μｍ形成し、さらにその上にBeドープGaAsコ
ンタクト層156を0.5μｍ形成した。
そして、さらにSiO2から成る絶縁層157を0.3μｍ形成
したのち、リツジ上部のみ取り除き、その後にCr−Auか
ら成るｐ型電極158とAuGe−Ni−Auから成るｎ型電極159
を形成して半導体レーザを作製した。この構造では、Si
をドープしたGaAs層151およびAl0.3Ga0.7As層152の斜面
がｐ型になる。
したのち、リツジ上部のみ取り除き、その後にCr−Auか
ら成るｐ型電極158とAuGe−Ni−Auから成るｎ型電極159
を形成して半導体レーザを作製した。この構造では、Si
をドープしたGaAs層151およびAl0.3Ga0.7As層152の斜面
がｐ型になる。
本例も斜面部のｐ領域161からのもれ電流を防ぐためS
nドープAl0.3Ga0.7As層153を形成している。即ち、この
層153の斜面部はｎ型となるため、この部分に形成され
るｐ−ｎ接合には逆バイアスが印加され、もれ電流が発
生しない。
nドープAl0.3Ga0.7As層153を形成している。即ち、この
層153の斜面部はｎ型となるため、この部分に形成され
るｐ−ｎ接合には逆バイアスが印加され、もれ電流が発
生しない。
本実施例では更に、164に示すように、リツジサイド
を切り込んでいる為、層155,156の中での電流の拡がり
がかなり抑制される。従って、上記ｐ−ｎ接合の逆バイ
アスを用いた電流狭窄と合せて、より発光効率の高い半
導体レーザを構成している。本実施例作製時の基板温度
は500℃、フラツクス比は〜２であった。
を切り込んでいる為、層155,156の中での電流の拡がり
がかなり抑制される。従って、上記ｐ−ｎ接合の逆バイ
アスを用いた電流狭窄と合せて、より発光効率の高い半
導体レーザを構成している。本実施例作製時の基板温度
は500℃、フラツクス比は〜２であった。
第５図は本発明の第３の実施例を示す略断面図であ
る。本実施例の前実施例との違いは、クラツド層中に電
流狭窄用のSnドープAlGaAs層を入れたことである。
る。本実施例の前実施例との違いは、クラツド層中に電
流狭窄用のSnドープAlGaAs層を入れたことである。
第５図において、170はｐ−GaAs基板である。リツジ
は〈110〉軸に沿って形成したものであり、リツジの高
さは３μｍ、リツジ上部の幅は４μｍである。図は（１
０）端面から見たものである。
は〈110〉軸に沿って形成したものであり、リツジの高
さは３μｍ、リツジ上部の幅は４μｍである。図は（１
０）端面から見たものである。
この基板170上に、ｐ−GaAsバツフア層171を0.5μｍ
形成する。さらにｐ−Al0.5Ga0.5Asクラツド層172を1.5
μｍ形成し、この上にノンドープGaAs活性層173を0.1μ
ｍ形成している。その上にSiドープAl0.3Ga0.3As層174
を0.3μｍ形成している。さらにこの上にSnドープAl0.5
Ga0.5As層175を0.1〜0.8μｍ形成する。本実施例では層
175の厚さは0.4μｍとした。さらにSiドープAl0.5Ga0.5
As層176を１μｍ、SiドープGaAs層177を0.5μｍ形成し
た。この様に成長させたレーザウエハー上に、Si3N4か
らなる絶縁層178を3000Å形成し、リツジ上部のみ窓を
開ける。最後にAuGe−Ni−Auから成るｎ型電極179およ
びCr−Auから成るｐ型用電極180を形成して、半導体レ
ーザを作製した。
形成する。さらにｐ−Al0.5Ga0.5Asクラツド層172を1.5
μｍ形成し、この上にノンドープGaAs活性層173を0.1μ
ｍ形成している。その上にSiドープAl0.3Ga0.3As層174
を0.3μｍ形成している。さらにこの上にSnドープAl0.5
Ga0.5As層175を0.1〜0.8μｍ形成する。本実施例では層
175の厚さは0.4μｍとした。さらにSiドープAl0.5Ga0.5
As層176を１μｍ、SiドープGaAs層177を0.5μｍ形成し
た。この様に成長させたレーザウエハー上に、Si3N4か
らなる絶縁層178を3000Å形成し、リツジ上部のみ窓を
開ける。最後にAuGe−Ni−Auから成るｎ型電極179およ
びCr−Auから成るｐ型用電極180を形成して、半導体レ
ーザを作製した。
このレーザではSiをドープした各層の斜面がｐ型とな
る。ところがSnドープAl0.5Ga0.5As層175は、斜面にお
いてもｎ型となる。従って、層175によって形成される
逆バイアスのｐ−ｎ接合がもれ電流を防ぎ、電流162は
リツジ中央部に集中する。
る。ところがSnドープAl0.5Ga0.5As層175は、斜面にお
いてもｎ型となる。従って、層175によって形成される
逆バイアスのｐ−ｎ接合がもれ電流を防ぎ、電流162は
リツジ中央部に集中する。
さらにSiドープAl0.3Ga0.7As層174のAl含有量が、こ
の層を挟む層173および層175のAlの含有量より0.2ほど
少ないため、層174が光導波層となる。これにより、COD
（端面破壊）レベルが上がる等の効果が得られた。
の層を挟む層173および層175のAlの含有量より0.2ほど
少ないため、層174が光導波層となる。これにより、COD
（端面破壊）レベルが上がる等の効果が得られた。
本実施例作製時の基板温度は600℃、フラツクス比J
ASU/JGaは〜２であった。
ASU/JGaは〜２であった。
以上の実施例において、リツジ上部の幅は、成長条件
とリツジの高さにより異なるが、ほぼ20μｍ以下で望ま
しくは10μｍ以下である。また半導体層の成長を真空蒸
着法で行う場合の成長条件は、基板温度400゜〜800℃、
フラツクス比は１〜10、特に５以下が望ましい。
とリツジの高さにより異なるが、ほぼ20μｍ以下で望ま
しくは10μｍ以下である。また半導体層の成長を真空蒸
着法で行う場合の成長条件は、基板温度400゜〜800℃、
フラツクス比は１〜10、特に５以下が望ましい。
また、SiドープAlxGa1-xAsはSiの活性化率が低い為、
抵抗が高くなる傾向がある。従って、駆動電圧を低く抑
えたい場合には、Alの含有量を大きくしたり（例えばｘ
＝0.7以上）小さくしたりする（例えばｘ＝0.3以下）の
が有効である。
抵抗が高くなる傾向がある。従って、駆動電圧を低く抑
えたい場合には、Alの含有量を大きくしたり（例えばｘ
＝0.7以上）小さくしたりする（例えばｘ＝0.3以下）の
が有効である。
本発明の半導体レーザにおいて、リツジを形成する方
向は〈110〉にほぼ平行と表現しているが、「ほぼ」と
は−30゜〜＋30゜の範囲を含む意味である。さらに望ま
しくは−10゜〜＋10゜である。
向は〈110〉にほぼ平行と表現しているが、「ほぼ」と
は−30゜〜＋30゜の範囲を含む意味である。さらに望ま
しくは−10゜〜＋10゜である。
本発明は以上説明した実施例の他にも、種々の応用が
可能である。例えば、実施例では半導体材料としてGaAs
を用いたが、InGaAs,InAlGaP、InP等を用いても本発明
は実施可能である。また、ドープする両性不純物として
は、siの他に、成長条件によって、Ge,Pb等を用いるこ
とも出来る。更に、本発明に用いられる成長法として
は、分子線エピタキシー（MBE）が代表的であるが、有
機金属化学気相成長法（MO−CVD）を用いることも出来
る。
可能である。例えば、実施例では半導体材料としてGaAs
を用いたが、InGaAs,InAlGaP、InP等を用いても本発明
は実施可能である。また、ドープする両性不純物として
は、siの他に、成長条件によって、Ge,Pb等を用いるこ
とも出来る。更に、本発明に用いられる成長法として
は、分子線エピタキシー（MBE）が代表的であるが、有
機金属化学気相成長法（MO−CVD）を用いることも出来
る。
本発明は、特許請求の範囲を逸脱しない限りにおい
て、このような応用例を全て包含するものである。
て、このような応用例を全て包含するものである。
以上説明したように、本発明は半導体中に形成された
逆バイアスが印加されるｐ−ｎ接合領域によって電流狭
窄を行っているので、もれ電流が少なく、低しきい値、
高効率の半導体レーザが実現出来るものである。また工
程数が少ない簡易な方法で作製出来るので、製造歩留り
および信頼性を向上させる効果を有するものである。
逆バイアスが印加されるｐ−ｎ接合領域によって電流狭
窄を行っているので、もれ電流が少なく、低しきい値、
高効率の半導体レーザが実現出来るものである。また工
程数が少ない簡易な方法で作製出来るので、製造歩留り
および信頼性を向上させる効果を有するものである。
第１図は本発明の半導体レーザの第１実施例を示す略断
面図、第２図及び第３図は夫々本発明の半導体レーザを
作製する方法の原理を説明する図、第４図及び第５図は
夫々本発明の半導体レーザの第２及び第３実施例を示す
略断面図、第６図乃至第９図は夫々半導体レーザの従来
例を示す概略図である。 136……ｐ型領域、137……電流 140……ｐ型基板、140a……リツジ 141……ｐ型バツフア層、142……ｐ型クラツド層 143……レーザ活性層、144……第１クラツド層 145……第２クラツド層、146……コンタクト層 147……絶縁層、148,149……電極
面図、第２図及び第３図は夫々本発明の半導体レーザを
作製する方法の原理を説明する図、第４図及び第５図は
夫々本発明の半導体レーザの第２及び第３実施例を示す
略断面図、第６図乃至第９図は夫々半導体レーザの従来
例を示す概略図である。 136……ｐ型領域、137……電流 140……ｐ型基板、140a……リツジ 141……ｐ型バツフア層、142……ｐ型クラツド層 143……レーザ活性層、144……第１クラツド層 145……第２クラツド層、146……コンタクト層 147……絶縁層、148,149……電極
Claims (1)
- 【請求項１】断面が台形状でレーザ共振方向に延在する
凸部が設けられた基板、該基板上に形成されたレーザ活
性層、同じく基板上の前記レーザ活性層に対して一方の
側に形成されたｐ型の第１の半導体層、同じく基板上の
前記レーザ活性層に対して他方の側に形成され、前記台
形状凸部の傾斜した２辺の上に当たる部分のみｐ型で他
の部分がｎ型の第２の半導体層、該第２の半導体層と前
記レーザ活性層との間に形成されたｎ型の第３の半導体
層及びこれらの半導体層を通して前記レーザ活性層に電
流を流す一対の電極から成る半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24949487A JPH084184B2 (ja) | 1987-10-01 | 1987-10-01 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24949487A JPH084184B2 (ja) | 1987-10-01 | 1987-10-01 | 半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0191485A JPH0191485A (ja) | 1989-04-11 |
| JPH084184B2 true JPH084184B2 (ja) | 1996-01-17 |
Family
ID=17193805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24949487A Expired - Fee Related JPH084184B2 (ja) | 1987-10-01 | 1987-10-01 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084184B2 (ja) |
-
1987
- 1987-10-01 JP JP24949487A patent/JPH084184B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0191485A (ja) | 1989-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845724A (en) | Semiconductor laser device having optical guilding layers of unequal resistance | |
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| US5656539A (en) | Method of fabricating a semiconductor laser | |
| JPH0834330B2 (ja) | 半導体レーザ装置 | |
| US5271028A (en) | Semiconductor laser device | |
| JPH06302908A (ja) | 半導体レーザ | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH09205249A (ja) | 半導体レーザ | |
| JPH0697592A (ja) | 半導体レーザ及びその製造方法 | |
| US6600770B2 (en) | High-power semiconductor laser device having current confinement structure and index-guided structure and stably oscillating in single mode | |
| JP2002033553A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH084184B2 (ja) | 半導体レーザ | |
| JP3472739B2 (ja) | 半導体レーザの製造方法 | |
| JP2502835B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| JP3071021B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2833962B2 (ja) | 半導体レーザおよびその製法 | |
| JP3820826B2 (ja) | 半導体発光装置および半導体装置の製造方法 | |
| JPH084174B2 (ja) | 半導体レ−ザおよびその製造方法 | |
| JP2504372B2 (ja) | 超格子構造体 | |
| JP2938198B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2000294877A (ja) | 高出力半導体レーザ及びその製造方法 | |
| JP3078553B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2500588B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| JPH11284276A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH03185889A (ja) | 半導体レーザ素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |