JPH084278B2 - シリアル通信機能を備えたマイクロコンピュータシステム - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、通信制御技術さらにはマイクロプロセッ
サ間のシリアル通信に適用して特に有効な技術に関し、
例えば送信データ及び受信データをファーストイン・フ
ァーストアウト方式のメモリ（以下、FIFOと称する）と
ランダムアクセス方式のメモリとの間で転送させるDMA
（ダイレクト・メモリ・アクセス）コントローラを有す
るシリアル通信装置に使用して有効な技術に関する。

［従来の技術］ 従来、マイクロプロセッサ間でシリアル通信を行なえ
るようにするため、日本電気［株］製μPD7201Aのよう
な通信用LSIが提供されている。第３図には、この通信
用LSIEμPD7201Aを使ったシステムの一例が示されてい
る。すなわち、マイクロプロセッサCPUに、システムバ
スBUSを介して、メモリMEMとともにDMAコントローラDMA
C及びシリアル通信LSI SIOが接続されている。

このシステムでは、マイクロプロセッサCPUが図示し
ない他のマイクロプロセッサに対して送信したいデータ
がある場合、マイクロプロセッサCPUからDMAコントロー
ラDMACに対しコマンドを送る。すると、DMAコントロー
ラDMACが、システムバスBUS上にアドレスを出力してメ
モリMEM内の所望の送信データを読み出して通信用LSI
SIOに供給する。通信用LSI SIOに供給された送信データ
は一旦内部のFIFOに格納されてから、シリアルデータに
変換されて出力される。

一方、外部から通信用LSI SIOに受信データが入って
くると、１バイトごとにパラレルデータに変換されて受
信用のFIFOに格納され、FIFOが一杯になるとマイクロプ
ロセッサCPUに割込みをかけて知らせる。すると、マイ
クロプロセッサCPUからDMAコントローラDMACに読出しコ
マンドが送られ、DMAコントローラDMCAがFIFO内の受信
データをメモリMEMに転送する。その後、マイクロプロ
セッサCPUがメモリMEMをアクセスに行くことにより、受
信データを得ることができるようにされている（日本電
気［株］が1984年に発行した「NEC電子デバイスμPD720
1Aユーザーズマニュアル」参照）。

［発明が解決しようとする問題点］ 上記通信用LSIμPD7201Aは、データをフレームと呼ば
れる単位で伝送するHDLC（ハイレベル・データ・リンク
・コントロール）プロトコルに従った制御を行なうLSI
である。フレーム単位でデータ通信を行なうプロトコル
では、受信したフレームごとにマイクロプロセッサが、
受信データの解析等を行ないたい場合がある。そこで、
上記、通信用LSIμPD7201Aを使用したシステムで、フレ
ームの最終データが入ってくる際にマイクロプロセッサ
に対して割込み信号を送るように構成されている。

しかしながら、上記のようにフレームごとにマイクロ
プロセッサに対して割込みをかける方式では、割込みに
よってマイクロプロセッサにバス使用権が移ってマイク
ロプロセッサによる処理が行なわれると、その間DMAコ
ントローラによるデータの移送が中断されてしまう。そ
の結果、次のフレームの受信が不能になって、連続して
複数のフレームが伝送されて来る場合の通信効率を低下
させる原因となる。

そこで、本発明者は上記のようにフレームが連続する
場合は、フレームの受信を優先し、連続して送られてく
るフレームをすべて受信してメモリに転送してからDAM
コントローラからマイクロプロセッサに割込みをかけ
て、受信後にマイクロプロセッサによるフレームごとの
処理を行なうようにする方式について検討した。

ところが、従来のDMAコントローラは受信したフレー
ムの数を計数する機能を持たないため、フレーム受信終
了後にマイクロプロセッサに対し送るべき割込み回数が
わからなくなり、正常な解析が行なえなくなるおそれが
ある。ただし、受信終了後にマイクロプロセッサがメモ
リ内の受信データをすべて読み出すことでフレーム数を
知ることも可能であるが、そのような方式ではフレーム
数を知る手続きだけでも相当長い時間を要してしまう。

この発明の目的は、フレーム単位でデータ伝送を行な
うシリアル通信装置を備えたマイクロコンピュータシス
テムにおいて、データを受信する際のオーバヘッドを小
さくして、通信効率を向上させるとともに、マイクロプ
ロセッサの負担を軽減してシステムのスループットの向
上を図ることにある。

この発明の前記ならびにそのほかの目的と新規な特徴
については、本明細書の記述および添付図面から明らか
になるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概
要を説明すれば、下記のとおりである。

すなわち、受信したフレームのデータが貯えられたFI
FOからメモリへデータを転送するDMAコントローラ内
に、フレーム終了信号を計数するカウンタを設け、この
カウンタの計数値「１」以上の間は連続してマイクロプ
ロセッサに対し、DMA転送よりも転送度の低い割込み信
号を供給するようにするものである。

［作用］ 上記した手段によれば、一連のフレームの受信が続い
ている間は、フレームが受け付けられてDMAコントロー
ラによってメモリに転送され、最終フレーム受信後にマ
イクロプロセッサによるフレームの割込み処理が開始さ
れるようにして、マイクロプロセッサの割込み処理に伴
うDMA転送の中断を防止して通信効率の向上を図るとと
もに、一連のフレーム受信後にマイクロプロセッサが通
信データを解析する際に、受信フレーム数がカウンタの
値から直ちに分かるようにして、マイクロプロセッサの
負担を軽減し、システムのスループットの向上を図ると
いう上記目的を達成することができる。

［実施例］ 第１図には、HLDCプロトコルに従った通信制御用LSI
（SIO）とともに、シリアル通信機能を有するマイクロ
コンピュータ・システムを達成するDMAコントローラの
一実施例が示されている。

この実施例のDMAコントローラは、マイクロROM（リー
ド・オンリ・メモリ）１と、データ転送先のメモリのア
ドレスを発生するアドレス発生部２と、コントロール・
レジスタやステータス・レジスタ等を有し、コントロー
ラ内部の動作モードを決定したりする制御部３等により
構成されている。上記マイクロROM1は、通信制御装置SI
O内の受信用データFIFOからホストコンピュータ側のメ
モリへの受信データのDMA転送等を行なうための一連の
マイクロ命令群からなるマイクロプログラムが格納さ
れ、読み出されたマイクロ命令に基づいてコントローラ
内部の各部に対する制御信号を発生する。

そして、DMAコントローラは、通信制御装置SIOからDM
A転送要求信号DTRが入ると、マイクロROMが起動され、
対応する一連のマイクロ命令群が読み出され、これによ
ってアドレス発生部２が制御されてデータ転送先を示す
デスティネーションアドレスが次々発生され、それがシ
ステムのアドレスバス11上に出力される（このとき、メ
モリ上に用意されたデータ格納領域の先頭アドレスはマ
イクロプロセッサによって予めアドレス発生部２内のレ
ジスタに設定されている）。また、アドレスの出力とと
もに、DMAコントローラは、通信制御装置SIOに対してア
クノリッジ信号RXACKを送る。すると、通信制御装置SIO
内のFIFOから１フレーム分の受信データが自動的に読み
出されてデータバス12上に出力される。FIFOから読み出
された受信データは、一旦DMAコントローラ内に読み込
んでからメモリへ転送するようにしてもよいが、この実
施例では、FIFO内の受信データがデータバス12上に出力
されるのに対応して、DMAコントローラからアドレスバ
ス11上にデスティネーションアドレスが出力される。そ
のため、データバス12上のデータがそのままホストコン
ピュータ側のメモリ内に格納される。

しかも、この実施例では、受信フレームの数を計数す
るカウンタ回路４が設けられており、通信制御装置SIO
からDMAコントローラに対してフレーム終了信号FESが供
給されると、マイクロROM1からフレーム終了処理信号が
出力され、これによって、カウンタ回路４がカウントア
ップ動作するようにされている。そして、このカウンタ
回路４は例えばカウンタの各ビットの論理和をとって、
それをマイクロプロセッサに対する割込み要求信号IRQ
として出力するようにされている。また、カウンタ４
は、マイクロプロセッサが外部からいつでも読み出せる
ようにされており、そのためカウンタにはアドレスが割
り付けられ、かつDMAコントローラ内にはアドレスデコ
ーダ５が設けられている。

この実施例のDMAコントローラを用いたシリアル通信
機能付きマイクロコンピュータシステムでは、DMAコン
トローラから出力される上記割込み要求信号IRQが、DMA
コントローラに対するDMA転送要求よりも優先度の低い
割込みとして扱われるようにされる。これによって、通
信制御装置SIOからDMAコントローラに対して供給された
フレーム終了信号によってカウンタ４がカウントアップ
され、割込み要求信号IRQが出力されても、次の受信フ
レームがあると、マイクロプロセッサによる受信データ
が解析等の処理は開始されない。つまり、この実施例の
システムではマイクロプロセッサによる割込み処理は、
通信回線から最終フレームが入って来てその転送が終了
し、DMAコントローラによるバスの占有状態が解除され
た後に、まとめて実行されることになる。そのため、従
来システムのようにフレームの受信が途中で中止される
ことがなく、通信効率が向上される。

なお、特に制限されないがこの実施例のDMAコントロ
ーラは、ステータスレジスタに設けられたイネーブルビ
ットがマイクロプロセッサによって「１」に設定される
とDMA転送制御が実行されるようにされている。

第２図には上記実施例のDMAコントローラ内における
マイクロプログラムによるフレーム受信処理の手順の一
例が示されている。

上記イネーブルビットが「１」にされていると、DMA
コントローラは、先ず通信制御装置SIOからDMA転送要求
が入ってきているか否か判定する（ルーチンR1）。そし
て、DMA転送要求があると、FIFO内にバイト単位で格納
されている受信データを１バイトだけ読み出してメモリ
へ転送する（ルーチンR2）。それから、フレーム終了信
号を見てフレームが終了したか否か判定する（ルーチン
R3）。ここで、フレームが終了していないと判定する
と、ルーチンR2へ戻って再びデータの転送を繰り返す。
そして、フレームが終了すると、フレーム終了処理ルー
チンR4を実行すると共に、カウンタ４をカウントアップ
させる（ルーチンR5）。それから、再びルーチンR1へ戻
って上記動作を繰り返す。

なお、上記実施例のカウンタ回路４は、例えばマイク
ロプロセッサが制御部３内のステータスレジスタに設け
られたフレーム終了ビットに「１」を書き込むことによ
り、カウントダウンさせるように構成されている。

一連のフレームの受信が終了すると、バス使用権がマ
イクロプロセッサに移り、受信データの解析等が行なわ
れる。そして、１フレームに対するマイクロプロセッサ
によるフレーム処理が終了すると、DMAコントローラ内
のカウンタ４がカウントダウンされる。しかして、カウ
ンタの値が「０」になるまでマイクロプロセッサに対す
る割込み信号IRQが供給され続けるので、マイクロプロ
セッサは未だ最終フレームまでの処理が終わっていない
ことを確認し、次のフレームの処理に移行する。

このように上記実施例では、DMAコントローラを続け
て複数の受信フレームの転送処理を行なっても、転送完
了後にマイクロプロセッサはフレームの数だけ受信デー
タ解析等のフレーム処理を繰り返すことができる。従っ
て、マイクロプロセッサは、受信フレームが連続して転
送された場合にも、転送後にいちいちステータスを解読
してフレームの末尾を探し出さなくてもフレーム終了割
込みの数を正確に知ることができる。そのため、そのよ
うなフレーム数の確認のための手続を行なう必要がな
く、システムのスループットが向上されるようになる。

なお、上記実施例では、通信制御装置SIOおよびDMAコ
ントローラの受信機能についてのみ説明したが、通常、
それらのLSI内には送信部が併設されることが多く、本
実施例も例外でない。

以上説明したように、上記実施例は、フレーム単位で
データ伝送を行なうシリアル通信装置を備えたマイクロ
コンピュータシステムにおいて、受信したフレームのデ
ータが貯えられたFIFOからメモリへデータを転送するDM
Aコントローラ内に、フレーム終了信号を計数するカウ
ンタを設け、このカウンタの計数値が「１」以上の間は
連続してマイクロプロセッサに対し、DMA転送よりも優
先度の低い割込み信号を供給するようにしたので、一連
のフレームの受信が続いている間は、フレームが受け付
けられてDMAコントローラによってメモリに転送され、
最終フレーム受信後にマイクロプロセッサによるフレー
ムの割込み処理が開始されるようになって、マイクロプ
ロセッサの割込み処理に伴うDMA転送の中断が防止され
るという作用により、通信効率が向上されるという効果
がある。

また、受信したフレームのデータが貯えられたFIFOか
らメモリへデータを転送するDMAコントローラ内に、フ
レーム終了信号を計数するカウンタを設け、このカウン
タの計数値が「１」以上の間は連続してマイクロプロセ
ッサに対し、DMA転送よりも優先度の低い割込み信号を
供給するようにしたので、一連のフレーム受信終了後に
マイクロプロセッサが通信データを解析する際にカウン
タの値から受信フレーム数が直ちに分かるという作用に
より、マイクロプロセッサの負担が軽減され、システム
のスループットが向上されるという効果がある。

以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上記実施例で
は、通信制御装置SIOとDMAコントローラが別々のLSIで
構成されたシステムについて説明したが、これらが同一
のLSI上に形成されている場合に適用できることは勿論
である。

また、実施例は一例としてHDLCプロトコルに従ったシ
リアル通信装置に適用した場合について説明したが、通
信プロトコルはHDLCに限定されず一連の通信データを複
数に分割して伝送する他の形式のプロトコルに従ったシ
リアル通信装置に対しても同様に適用することができ
る。

以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるシリアル通信用の
DMAコントローラに適用したものについて説明したが、
この発明はそれに限定されず、DMAコントローラ一般に
利用することができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記のとおりであ
る。

すなわち、フレーム単位でデータ伝送を行なうシリア
ル通信装置を備えたマイクロコンピュータシステムにお
いて、データを送信する際のオーバヘッドを小さくし
て、通信効率を向上させるとともに、マイクロプロセッ
サの負担を軽減してシステムのスループットを向上させ
ることができる。

【図面の簡単な説明】

第１図は、本発明に係るシリアル通信装置を構成するDM
Aコントローラの一実施例を示すブロック図、 第２図はそのフレーム転送手順の一例を示すフローチャ
ート、 第３図は、通信制御装置およびDMAコントローラからな
るシリアル通信装置を備えたマイクロコンピュータシス
テムの構成例を示すブロック図である。 １……マイクロROM、２……アドレス発生部、３……制
御部、４……カウンタ回路、11……アドレスバス、12…
…データバス、CPU……マイクロプロセッサ、SIO……通
信制御装置、DMAC……転送制御装置（DMAコントロー
ラ）。

Claims (2)

【特許請求の範囲】
1. 【請求項１】マイクロコンピュータと、該マイクロコン
   ピュータにバスを介して接続されたメモリと、受信した
   データを貯えるバッファを有しフレーム単位でデータ伝
   送を行なうシリアル通信装置と、上記バスを介して直接
   上記メモリと上記シリアル通信装置との間でデータ転送
   を行わせる転送制御装置とを備えたマイクロコンピュー
   タシステムにおいて、上記転送制御装置内に、上記シリ
   アル通信装置から供給されるフレーム終了信号を計数す
   るカウンタが設けられ、該カウンタの計数値に基づいて
   その計数値が「０」になるまで上記マイクロコンピュー
   タに対する割込み信号が形成されるとともに、上記カウ
   ンタの計数値は上記マイクロコンピュータにおける一つ
   のフレームに対する処理が終了したことを受けてカウン
   トダウンされるように構成されてなることを特徴とする
   シリアル通信機能を備えたマイクロコンピュータシステ
   ム。
2. 【請求項２】上記割込み信号は、上記転送制御装置に対
   するダイレクト転送要求信号よりも優先度の低い信号と
   してマイクロコンピュータに供給されるようにされてな
   ることを特徴とする特許請求の範囲第１項記載のシリア
   ル通信機能を備えたマイクロコンピュータシステム。