JPH0614720B2 - 液晶デイスプレイ装置 - Google Patents
液晶デイスプレイ装置Info
- Publication number
- JPH0614720B2 JPH0614720B2 JP18093684A JP18093684A JPH0614720B2 JP H0614720 B2 JPH0614720 B2 JP H0614720B2 JP 18093684 A JP18093684 A JP 18093684A JP 18093684 A JP18093684 A JP 18093684A JP H0614720 B2 JPH0614720 B2 JP H0614720B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- liquid crystal
- switch
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、静止画像の表示を行うための液晶ディスプレ
イ装置に関する。
イ装置に関する。
例えば液晶を用いてテレビ画像を表示することが提案さ
れている。
れている。
第８図において、(1)はテレビの映像信号が供給される
入力端子で、この入力端子(1)からの信号がそれぞれ例
えばＮチャンネルＦＥＴからなるスイッチング素子
Ｍ１，Ｍ２……Ｍｍを通じて垂直（Ｙ軸）方向のライン
Ｌ１，Ｌ２……Ｌｍに供給される。なおｍは水平（Ｘ
軸）方向の画素数に相当する数である。さらにｍ段のシ
フトレジスタ(2)が設けられ、このシフトレジスタ(2)に
水平周波数のｍ倍のクロック信号Φ1H，Φ2Hが供給さ
れ、このシフトレジスタ(2)の各出力端子からのクロッ
ク信号Φ1H，Φ2Hによって順次走査される画素スイッチ
信号φH1，φH2……φHmがスイッチング素子Ｍ１〜Ｍｍ
の各制御端子に供給される。なおシフトレジスタ(2)に
は低電位(VSS)と高電位(VDD)が供給され、この２つの電
位の駆動パルスが形成される。
入力端子で、この入力端子(1)からの信号がそれぞれ例
えばＮチャンネルＦＥＴからなるスイッチング素子
Ｍ１，Ｍ２……Ｍｍを通じて垂直（Ｙ軸）方向のライン
Ｌ１，Ｌ２……Ｌｍに供給される。なおｍは水平（Ｘ
軸）方向の画素数に相当する数である。さらにｍ段のシ
フトレジスタ(2)が設けられ、このシフトレジスタ(2)に
水平周波数のｍ倍のクロック信号Φ1H，Φ2Hが供給さ
れ、このシフトレジスタ(2)の各出力端子からのクロッ
ク信号Φ1H，Φ2Hによって順次走査される画素スイッチ
信号φH1，φH2……φHmがスイッチング素子Ｍ１〜Ｍｍ
の各制御端子に供給される。なおシフトレジスタ(2)に
は低電位(VSS)と高電位(VDD)が供給され、この２つの電
位の駆動パルスが形成される。
また、各ラインＬ１〜Ｌｍにそれぞれ例えばＮチャンネ
ルＦＥＴからなるスイッチング素子M11,M21……Mn1,
M12,M22……Mn2，……M1m,M2m……Mnmの一端が接続され
る。なおｎは水平走査線数に相当する数である。このス
イッチング素子Ｍ11〜Ｍnmの他端がそれぞれ液晶セルＣ
11，Ｃ21……Ｃnmを通じてターゲット端子(3)に接続さ
れる。
ルＦＥＴからなるスイッチング素子M11,M21……Mn1,
M12,M22……Mn2，……M1m,M2m……Mnmの一端が接続され
る。なおｎは水平走査線数に相当する数である。このス
イッチング素子Ｍ11〜Ｍnmの他端がそれぞれ液晶セルＣ
11，Ｃ21……Ｃnmを通じてターゲット端子(3)に接続さ
れる。
さらにｎ段のシフトレジスタ(4)が設けられ、このシフ
トレジスタ(4)に水平周波数のクロック信号Φ1V，Φ2V
が供給され、このシフトレジスタ(4)の各出力端子から
のクロック信号Φ1V，Φ2Vによって順次走査される走査
線スイッチ信号φV1，φV2……φvnが、水平（Ｘ軸）方
向のゲート線Ｇ１，Ｇ２……Ｇｎを通じてスイッチング
素子Ｍ11〜ＭnmのＸ軸方向の各列（Ｍ11〜Ｍ1m），（Ｍ
21〜Ｍ2m）……（Ｍn1〜Ｍnm）ごとの制御端子にそれぞ
れ供給される。なお、シフトレジスタ(4)にもシフトレ
ジスタ(2)と同様にＶSSとＶDDが供給される。
トレジスタ(4)に水平周波数のクロック信号Φ1V，Φ2V
が供給され、このシフトレジスタ(4)の各出力端子から
のクロック信号Φ1V，Φ2Vによって順次走査される走査
線スイッチ信号φV1，φV2……φvnが、水平（Ｘ軸）方
向のゲート線Ｇ１，Ｇ２……Ｇｎを通じてスイッチング
素子Ｍ11〜ＭnmのＸ軸方向の各列（Ｍ11〜Ｍ1m），（Ｍ
21〜Ｍ2m）……（Ｍn1〜Ｍnm）ごとの制御端子にそれぞ
れ供給される。なお、シフトレジスタ(4)にもシフトレ
ジスタ(2)と同様にＶSSとＶDDが供給される。
すなわちこの回路において、シフトレジスタ(2),(4)に
は第９図Ａ，Ｂに示すようなクロック信号Φ1H，Φ2H、
Φ1V，Φ2Vが供給される。そしてシフトレジスタ(2)か
らは第９図Ｃに示すように各画素期間ごとにφH1〜φHm
が出力され、シフトレジスタ(4)からは第９図Ｄに示す
ように１水平期間ごとにφV1〜φVnが出力される。さら
に入力端子(1)には第９図Ｅに示すような信号が供給さ
れる。
は第９図Ａ，Ｂに示すようなクロック信号Φ1H，Φ2H、
Φ1V，Φ2Vが供給される。そしてシフトレジスタ(2)か
らは第９図Ｃに示すように各画素期間ごとにφH1〜φHm
が出力され、シフトレジスタ(4)からは第９図Ｄに示す
ように１水平期間ごとにφV1〜φVnが出力される。さら
に入力端子(1)には第９図Ｅに示すような信号が供給さ
れる。
そしてφV1，φH1が出力されているときは、スイッチン
グ素子Ｍ１とＭ11〜Ｍ1mがオンされ、入力端子(1)→Ｍ
１→Ｌ１→Ｍ11→Ｃ11→ターゲット端子(3)の電流路が
形成されて液晶セルＣ11に入力端子(1)に供給された信
号とターゲット端子(3)との電位差が供給される。この
ためこのセルＣ11の容量分に、１番目の画素の信号によ
る電位差に相当する電荷がサンプルホールドされる。こ
の電荷量に対応して液晶の光透過率が変化される。これ
と同様のことがセルＣ12〜Ｃnmについて順次行われ、さ
らに次のフィールドの信号が供給された時点で各セルＣ
11〜Ｃnmの電荷量が書き換えられる。
グ素子Ｍ１とＭ11〜Ｍ1mがオンされ、入力端子(1)→Ｍ
１→Ｌ１→Ｍ11→Ｃ11→ターゲット端子(3)の電流路が
形成されて液晶セルＣ11に入力端子(1)に供給された信
号とターゲット端子(3)との電位差が供給される。この
ためこのセルＣ11の容量分に、１番目の画素の信号によ
る電位差に相当する電荷がサンプルホールドされる。こ
の電荷量に対応して液晶の光透過率が変化される。これ
と同様のことがセルＣ12〜Ｃnmについて順次行われ、さ
らに次のフィールドの信号が供給された時点で各セルＣ
11〜Ｃnmの電荷量が書き換えられる。
このようにして、映像信号の各画素に対応して液晶セル
Ｃ11〜Ｃnmの光透過率が変化され、これが順次繰り返さ
れてテレビ画像の表示が行われる。
Ｃ11〜Ｃnmの光透過率が変化され、これが順次繰り返さ
れてテレビ画像の表示が行われる。
ところで液晶で表示を行う場合には、一般にその信頼
性、寿命を良くするため交流駆動が用いられる。例えば
テレビ画像の表示においては、１フィールドまたは１フ
レームごとに映像信号を反転させた信号を入力端子(1)
に供給する。すなわち入力端子(1)には第９図Ｅに示す
ように１フィールドまたは１フレームごとに反転された
信号が供給される。
性、寿命を良くするため交流駆動が用いられる。例えば
テレビ画像の表示においては、１フィールドまたは１フ
レームごとに映像信号を反転させた信号を入力端子(1)
に供給する。すなわち入力端子(1)には第９図Ｅに示す
ように１フィールドまたは１フレームごとに反転された
信号が供給される。
ところで上述の装置において、任意のテレビ画像を静止
画で表示したいという要求がある。その場合に従来か
ら、例えば１フィールドあるいは１フレーム分のメモリ
を設け、所望の画像をこのメモリに記憶させ、これを繰
返し読出し、この読出された信号を１フィールドごとに
位相反転して上述の入力端子(1)に供給することが提案
されている。しかしながら上述のような１フィールドあ
るいは１フレーム分のメモリは、それ自体大形であり高
価であって、一般の民生用の機器に適用することは困難
である。
画で表示したいという要求がある。その場合に従来か
ら、例えば１フィールドあるいは１フレーム分のメモリ
を設け、所望の画像をこのメモリに記憶させ、これを繰
返し読出し、この読出された信号を１フィールドごとに
位相反転して上述の入力端子(1)に供給することが提案
されている。しかしながら上述のような１フィールドあ
るいは１フレーム分のメモリは、それ自体大形であり高
価であって、一般の民生用の機器に適用することは困難
である。
これに対して、例えば特開昭58-107782号公報に示され
るように、液晶セルＣのメモリ機能を利用して静止画の
表示を行うことが提案された。すなわちこの装置は、１
画面ごとに極性が反転される映像信号を複数画素に時系
列的に供給する第１のサンプルホールド回路を有する液
晶ビデオディスプレイ駆動回路において、該映像信号を
反転し該第１のサンプルホールド回路へ供給する反転手
段と、該複数画素からの該映像信号を時系列的に読出す
第２のサンプルホールド回路と、外部端子からの映像信
号又は該第２サンプルホールド回路からの映像信号を切
換えて該反転手段に供給する切換手段とを有する液晶ビ
デオディスプレイ駆動回路である。
るように、液晶セルＣのメモリ機能を利用して静止画の
表示を行うことが提案された。すなわちこの装置は、１
画面ごとに極性が反転される映像信号を複数画素に時系
列的に供給する第１のサンプルホールド回路を有する液
晶ビデオディスプレイ駆動回路において、該映像信号を
反転し該第１のサンプルホールド回路へ供給する反転手
段と、該複数画素からの該映像信号を時系列的に読出す
第２のサンプルホールド回路と、外部端子からの映像信
号又は該第２サンプルホールド回路からの映像信号を切
換えて該反転手段に供給する切換手段とを有する液晶ビ
デオディスプレイ駆動回路である。
ところがこの装置の場合、公報中にも記載されているよ
うに１フィールドの表示を行うごとに画像が１画素分ず
つ走査方向にずれて行く。このため１フィールドごとに
走査方向を逆にするなどの処置が行われるが、このよう
に走査方向を切換えるためには大規模な回路が必要であ
り、また１フィールドごとに交互に１画素分ずれる状態
は残るので、これがフリッカー等になるおそれがある。
うに１フィールドの表示を行うごとに画像が１画素分ず
つ走査方向にずれて行く。このため１フィールドごとに
走査方向を逆にするなどの処置が行われるが、このよう
に走査方向を切換えるためには大規模な回路が必要であ
り、また１フィールドごとに交互に１画素分ずれる状態
は残るので、これがフリッカー等になるおそれがある。
また液晶セルＣの信号が取出し、この信号を再び液晶セ
ルＣに戻し、これを繰返えして静止画表示を行っている
ので、この間の信号の伝達特性に歪みがあると、この歪
みが累積されて画質が短時間に著しく劣化されてしま
う。これに対して反転手段の利得を調整することが示さ
れているが、このような調整を完全に行うのは不可能で
あり、長時間に亘って正常な静止画表示を行うことは極
めて困難である。
ルＣに戻し、これを繰返えして静止画表示を行っている
ので、この間の信号の伝達特性に歪みがあると、この歪
みが累積されて画質が短時間に著しく劣化されてしま
う。これに対して反転手段の利得を調整することが示さ
れているが、このような調整を完全に行うのは不可能で
あり、長時間に亘って正常な静止画表示を行うことは極
めて困難である。
さらに液晶セルＣから信号を取出す際に、その信号線の
浮遊容量等に残留電荷があると、これによっても信号が
劣化され、長時間に亘って静止画表示を行うことができ
なくなってしまう。
浮遊容量等に残留電荷があると、これによっても信号が
劣化され、長時間に亘って静止画表示を行うことができ
なくなってしまう。
〔発明が解決しようとする問題点〕 従来の装置は上述のように構成されていた。このため従
来の装置では、構成が複雑になったり長時間に亘って静
止画像を表示すると画質が極めて劣化されてしまうなど
の問題点があった。
来の装置では、構成が複雑になったり長時間に亘って静
止画像を表示すると画質が極めて劣化されてしまうなど
の問題点があった。
本発明は、水平画素クロックによって順次形成される画
素スイッチ信号によって駆動される水平スイッチ素子を
介して映像信号が供給される水平画素数に等しい数の列
線Ｌ１〜Ｌｍと、走査線スイッチ信号によって選択され
る水平走査線数に等しい行線Ｇ１〜Ｇｎと、上記各列線
と行線の交差部にそれぞれ上記走査線スイッチ信号によ
って駆動される画素スイッチ素子Ｍ11〜Ｍnmとを備え、
マトリクス状に配列された液晶表示セルＣ11〜Ｃnmを有
する液晶ディスプレイ装置において、上記水平スイッチ
素子に共通に上記映像信号を供給する信号路に接続さ
れ、上記画素スイッチ信号の前半にオン駆動される第１
のスイッチ素子と、この第１のスイッチ素子ＭＡのオン
期間に上記液晶表示セルに記憶された上記映像信号が上
記画素スイッチ及び水平スイッチ素子を介して取り出さ
れ、この取り出された信号が反転(14)され、この反転さ
れた信号を上記画素スイッチ信号の後半にオン駆動され
る第２のスイッチ素子ＭＢを介して上記信号路に供給す
る手段と、上記各列線に上記映像信号の水平ブランキン
グ期間ごとにオン駆動し、リセット電圧(3)を供給する
複数の第３のスイッチ素子ＭR1〜ＭRmを備えたことを特
徴とする液晶ディスプレイ装置である。
素スイッチ信号によって駆動される水平スイッチ素子を
介して映像信号が供給される水平画素数に等しい数の列
線Ｌ１〜Ｌｍと、走査線スイッチ信号によって選択され
る水平走査線数に等しい行線Ｇ１〜Ｇｎと、上記各列線
と行線の交差部にそれぞれ上記走査線スイッチ信号によ
って駆動される画素スイッチ素子Ｍ11〜Ｍnmとを備え、
マトリクス状に配列された液晶表示セルＣ11〜Ｃnmを有
する液晶ディスプレイ装置において、上記水平スイッチ
素子に共通に上記映像信号を供給する信号路に接続さ
れ、上記画素スイッチ信号の前半にオン駆動される第１
のスイッチ素子と、この第１のスイッチ素子ＭＡのオン
期間に上記液晶表示セルに記憶された上記映像信号が上
記画素スイッチ及び水平スイッチ素子を介して取り出さ
れ、この取り出された信号が反転(14)され、この反転さ
れた信号を上記画素スイッチ信号の後半にオン駆動され
る第２のスイッチ素子ＭＢを介して上記信号路に供給す
る手段と、上記各列線に上記映像信号の水平ブランキン
グ期間ごとにオン駆動し、リセット電圧(3)を供給する
複数の第３のスイッチ素子ＭR1〜ＭRmを備えたことを特
徴とする液晶ディスプレイ装置である。
この装置によれば、液晶セルＣから取出された信号が同
じ液晶セルＣに戻されるので、画像のずれ等が生じるこ
とがなく、特別な走査等が不要で、駆動回路等は従来の
ものがそのまま使用できる。また信号線の電位のリセッ
トを行っているので、これらのよって画質が劣化するこ
とがなく、長時間に亘って良好な静止画表示を行うこと
ができる。
じ液晶セルＣに戻されるので、画像のずれ等が生じるこ
とがなく、特別な走査等が不要で、駆動回路等は従来の
ものがそのまま使用できる。また信号線の電位のリセッ
トを行っているので、これらのよって画質が劣化するこ
とがなく、長時間に亘って良好な静止画表示を行うこと
ができる。
第１図において、入力端子(1)は通常表示／静止画表示
切換スイッチ(11)の通常表示側接点Ｎ、スイッチング素
子ＭＢを通じて、スイッチング素子Ｍ１〜Ｍｍに接続さ
れる。またスイッチング素子ＭＢとスイッチング素子Ｍ
１〜Ｍｍとの接続中点がスイッチング素子ＭＡを介して
アンプ(12)に接続され、このアンプ(12)の出力端にコン
デンサ(13)が接続され、この出力端が反転回路(14)を通
じて正規化回路（ノーマライザ）(15)に接続される。そ
してこの正規化回路(15)の出力端が切換スイッチ(11)の
静止画表示側接点Ｓに接続される。さらに各信号ライン
Ｌ１〜Ｌｍにそれぞれスイッチング素子ＭR1，ＭR2……
ＭRmが接続され、このスイッチング素子ＭR1〜ＭRmを通
して所定の電圧源、例えばターゲット端子(3)に接続さ
れる。
切換スイッチ(11)の通常表示側接点Ｎ、スイッチング素
子ＭＢを通じて、スイッチング素子Ｍ１〜Ｍｍに接続さ
れる。またスイッチング素子ＭＢとスイッチング素子Ｍ
１〜Ｍｍとの接続中点がスイッチング素子ＭＡを介して
アンプ(12)に接続され、このアンプ(12)の出力端にコン
デンサ(13)が接続され、この出力端が反転回路(14)を通
じて正規化回路（ノーマライザ）(15)に接続される。そ
してこの正規化回路(15)の出力端が切換スイッチ(11)の
静止画表示側接点Ｓに接続される。さらに各信号ライン
Ｌ１〜Ｌｍにそれぞれスイッチング素子ＭR1，ＭR2……
ＭRmが接続され、このスイッチング素子ＭR1〜ＭRmを通
して所定の電圧源、例えばターゲット端子(3)に接続さ
れる。
そしてこの装置において、スイッチング素子ＭＡ，ＭＢ
のゲート端子には、第２図のＡ，Ｂに示すような画素ス
イッチ信号φH1，φH2に対して、Ｃ，Ｄに示すようなス
イッチ信号φＡ，φＢが供給される。なお以下の画素ス
イッチ信号φH3……についても同様のスイッチ信号
φＡ，φＢが形成される。
のゲート端子には、第２図のＡ，Ｂに示すような画素ス
イッチ信号φH1，φH2に対して、Ｃ，Ｄに示すようなス
イッチ信号φＡ，φＢが供給される。なお以下の画素ス
イッチ信号φH3……についても同様のスイッチ信号
φＡ，φＢが形成される。
これによって、例えば画素スイッチ信号φH1の前半で対
応する液晶セルＣの信号が取出され、この信号がアンプ
(12)を通じてコンデンサ(13)に蓄積され、反転回路(1
4)、を通じて画素スイッチ信号φH1の後半で同じ液晶セ
ルＣに書込まれる。ここで液晶セルＣからの信号の電位
をｖｓとし、コンデンサ(13)の容量をＣｓとすると、ア
ンプ(12)の容量をＣｐとして、コンデンサ(13)のホット
側の電位ｖ′ｓは、 となる。そして反転回路(14)の利得を−Ａとすると、こ
の反転回路(14)の出力の電位ｖ″ｓは となる。そこでこの電位がｖ″ｓ＝−ｖｓとなるように
−Ａの値を定めることにより、液晶セルＣには反転され
た同じ信号が再書込されることになり、交流駆動により
静止画表示が行われる。
応する液晶セルＣの信号が取出され、この信号がアンプ
(12)を通じてコンデンサ(13)に蓄積され、反転回路(1
4)、を通じて画素スイッチ信号φH1の後半で同じ液晶セ
ルＣに書込まれる。ここで液晶セルＣからの信号の電位
をｖｓとし、コンデンサ(13)の容量をＣｓとすると、ア
ンプ(12)の容量をＣｐとして、コンデンサ(13)のホット
側の電位ｖ′ｓは、 となる。そして反転回路(14)の利得を−Ａとすると、こ
の反転回路(14)の出力の電位ｖ″ｓは となる。そこでこの電位がｖ″ｓ＝−ｖｓとなるように
−Ａの値を定めることにより、液晶セルＣには反転され
た同じ信号が再書込されることになり、交流駆動により
静止画表示が行われる。
さらにスイッチング素子ＭR1〜ＭRmのゲート端子には水
平ブランキング信号φHBLKが供給される。このため各信
号ラインＬ１〜Ｌｍは水平ブランキングごとにターゲッ
ト電圧にリセットされる。このため各信号ラインに残留
した信号がリセットされ、液晶セルＣの信号を取出す際
に不要信号が混入されることがなくなる。
平ブランキング信号φHBLKが供給される。このため各信
号ラインＬ１〜Ｌｍは水平ブランキングごとにターゲッ
ト電圧にリセットされる。このため各信号ラインに残留
した信号がリセットされ、液晶セルＣの信号を取出す際
に不要信号が混入されることがなくなる。
こうして静止画の表示が行われるわけであるが、上述の
装置によれば構成が極めて簡単であると共に、長時間に
亘って表示を行っても信号が劣化されることがなく、常
に良好な静止画表示を行うことができる。
装置によれば構成が極めて簡単であると共に、長時間に
亘って表示を行っても信号が劣化されることがなく、常
に良好な静止画表示を行うことができる。
ところで上述の装置において、−Ａの値を上述の要領で
完全に定めるのは不可能である。そこで上述の装置にお
いて正規化回路(15)が設けられる。すなわちこの正規化
回路(15)の入出力特性は第３図に示す通りであって、こ
れを設けることによって−Ａの値に多少の誤差があって
も、常に出力信号（再書込信号）を一定の値にすること
ができる。
完全に定めるのは不可能である。そこで上述の装置にお
いて正規化回路(15)が設けられる。すなわちこの正規化
回路(15)の入出力特性は第３図に示す通りであって、こ
れを設けることによって−Ａの値に多少の誤差があって
も、常に出力信号（再書込信号）を一定の値にすること
ができる。
すなわちこのような正規化回路(15)は設けずとも良い
が、これを設けることによって一層長時間の静止画表示
を可能にできるものである。
が、これを設けることによって一層長時間の静止画表示
を可能にできるものである。
さらに第４図は、液晶セルＣの数を３倍に増して表示を
カラー化する場合であって、各色（赤，緑、青）に対応
する回路が並列に設けられ（Ｒ，Ｇ，Ｂのサフィックス
を付して示す）これらを同時に駆動して上述と同様の動
作を行う。この場合に、上述の液晶セルＣからの信号の
取出し、反転、再書込の処理はコンデンサを含むために
処理時間が必要であり、上述の構成とすることにより、
その処理時間が長くすることができる。なおこの構成は
単色の表示で画像の密度を高める場合にも適用できる。
逆に処理時間の長い低速の回路を用いる場合にも適用で
きる。
カラー化する場合であって、各色（赤，緑、青）に対応
する回路が並列に設けられ（Ｒ，Ｇ，Ｂのサフィックス
を付して示す）これらを同時に駆動して上述と同様の動
作を行う。この場合に、上述の液晶セルＣからの信号の
取出し、反転、再書込の処理はコンデンサを含むために
処理時間が必要であり、上述の構成とすることにより、
その処理時間が長くすることができる。なおこの構成は
単色の表示で画像の密度を高める場合にも適用できる。
逆に処理時間の長い低速の回路を用いる場合にも適用で
きる。
ところで上述の構成の内で、正規化回路(15R)(15G)(15
B)は処理時間は短いものの回路規模が大きい。そこで第
５図に示すように、直列で供給される信号の３画素分を
スイッチング素子M01B,M02B,M03Bで同時化し、コンデン
サ(16R)(16G)(16B)を介してバッファ回路(17R)(17G)(17
B)に供給し、この信号をスイッチング素子MBR,MBG,MBB
を介して上述と同様の各液晶セルに供給すると共に、各
液晶セルからスイッチング素子MAR,MAG,MAB、アンプ(12
R)(12G)(12B)、コンデンサ(13R)(13G)(13B)、反転回路
(14R)(14G)(14B)を通じて取出し、この信号スイッチン
グ素子M01A,M02A,M03Aで直列化して正規化回路(15)に供
給する。なお第６図に各スイッチングのタイムチャート
を示す。これによっても上述と同様の静止画表示を行う
ことができる。
B)は処理時間は短いものの回路規模が大きい。そこで第
５図に示すように、直列で供給される信号の３画素分を
スイッチング素子M01B,M02B,M03Bで同時化し、コンデン
サ(16R)(16G)(16B)を介してバッファ回路(17R)(17G)(17
B)に供給し、この信号をスイッチング素子MBR,MBG,MBB
を介して上述と同様の各液晶セルに供給すると共に、各
液晶セルからスイッチング素子MAR,MAG,MAB、アンプ(12
R)(12G)(12B)、コンデンサ(13R)(13G)(13B)、反転回路
(14R)(14G)(14B)を通じて取出し、この信号スイッチン
グ素子M01A,M02A,M03Aで直列化して正規化回路(15)に供
給する。なお第６図に各スイッチングのタイムチャート
を示す。これによっても上述と同様の静止画表示を行う
ことができる。
さらに第７図は６画素を並列にして、画像のより高密度
化、あるいは回路のより低速化を計った場合で、この場
合に回路を３系統ずつ２組（サフィックスＯ，Ｅを付し
て示す）に分け、これらを並列に駆動している。この場
合には正規化回路(15O),(15E)も比較的低速にできる。
化、あるいは回路のより低速化を計った場合で、この場
合に回路を３系統ずつ２組（サフィックスＯ，Ｅを付し
て示す）に分け、これらを並列に駆動している。この場
合には正規化回路(15O),(15E)も比較的低速にできる。
なおこの装置は、アモルファスシリコン、ポリシリコ
ン、シリコンオンサファイア、有機半導体等のＴＦＴを
用いたアクティブマトリクスによる液晶ディスプレイ装
置に適用できる。
ン、シリコンオンサファイア、有機半導体等のＴＦＴを
用いたアクティブマトリクスによる液晶ディスプレイ装
置に適用できる。
また上述のシフトレジスタ(2),(4)は装置を構成するＩ
Ｃの外部に設けてもよい。
Ｃの外部に設けてもよい。
さらに表示は点順次、線順次のいずれにも適用可能であ
る。
る。
本発明によれば、液晶セルＣから取出された信号が同じ
液晶セルＣに戻されるので、画像のずれが生じることが
なく、特別な走査等が不要で、駆動回路等は従来のもの
がそのまま使用できる。また信号線の電位のリセットを
行っているので、これらによって画質が劣化することが
なく、長時間に亘って良好な静止画表示を行うことがで
きるようになった。
液晶セルＣに戻されるので、画像のずれが生じることが
なく、特別な走査等が不要で、駆動回路等は従来のもの
がそのまま使用できる。また信号線の電位のリセットを
行っているので、これらによって画質が劣化することが
なく、長時間に亘って良好な静止画表示を行うことがで
きるようになった。
第１図は本発明の一例の構成図、第２図〜第７図はその
説明のための図、第８図，第９図は従来の装置の説明の
ための図である。 Ｌ１〜Ｌｍは垂直信号ライン、Ｇ１〜Ｇｎはゲート線、
Ｍ１〜Ｍｍ，Ｍ11〜Ｍnm、ＭＡ，ＭＢ，ＭR1〜ＭRmはス
イッチング素子、(14)は反転回路、(15)は正規化回路で
ある。
説明のための図、第８図，第９図は従来の装置の説明の
ための図である。 Ｌ１〜Ｌｍは垂直信号ライン、Ｇ１〜Ｇｎはゲート線、
Ｍ１〜Ｍｍ，Ｍ11〜Ｍnm、ＭＡ，ＭＢ，ＭR1〜ＭRmはス
イッチング素子、(14)は反転回路、(15)は正規化回路で
ある。
Claims (1)
- 【請求項１】水平画素クロックによって順次形成される
画素スイッチ信号によって駆動される水平スイッチ素子
を介して映像信号が供給される水平画素数に等しい数の
列線と、走査線スイッチ信号によって選択される水平走
査線数に等しい行線と、上記各列線と行線の交差部にそ
れぞれ上記走査線スイッチ信号によって駆動される画素
スイッチ素子とを備え、マトリクス状に配列された液晶
表示セルを有する液晶ディスプレイ装置において、 上記水平スイッチ素子に共通に上記映像信号を供給する
信号路に接続され、上記画素スイッチ信号の前半にオン
駆動される第１のスイッチ素子と、この第１のスイッチ
素子のオン期間に上記液晶表示セルに記憶された上記映
像信号が上記画素スイッチ及び水平スイッチ素子を介し
て取り出され、この取り出された信号が反転され、この
反転された信号を上記画素スイッチ信号の後半にオン駆
動される第２のスイッチ素子を介して上記信号路に供給
する手段と、上記各列線に上記映像信号の水平ブランキ
ング期間ごとにオン駆動し、リセット電圧を供給する複
数の第３のスイッチ素子を備えたことを特徴とする液晶
ディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18093684A JPH0614720B2 (ja) | 1984-08-30 | 1984-08-30 | 液晶デイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18093684A JPH0614720B2 (ja) | 1984-08-30 | 1984-08-30 | 液晶デイスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6158386A JPS6158386A (ja) | 1986-03-25 |
| JPH0614720B2 true JPH0614720B2 (ja) | 1994-02-23 |
Family
ID=16091862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18093684A Expired - Lifetime JPH0614720B2 (ja) | 1984-08-30 | 1984-08-30 | 液晶デイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614720B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE37456E1 (en) * | 1987-09-28 | 2001-11-27 | Stmicroelectronics S.A. | Device to monitor the content and/or display of messages |
| JP2000347627A (ja) * | 1999-06-02 | 2000-12-15 | Sony Corp | 液晶表示装置 |
| JP4607724B2 (ja) * | 2005-09-15 | 2011-01-05 | 株式会社東芝 | 画像データ処理装置 |
-
1984
- 1984-08-30 JP JP18093684A patent/JPH0614720B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6158386A (ja) | 1986-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2767858B2 (ja) | 液晶ディスプレイ装置 | |
| JP2830004B2 (ja) | 液晶ディスプレイ装置 | |
| KR940000599B1 (ko) | 액정 디스플레이 장치 | |
| KR19990045436A (ko) | 화상 디스플레이 장치 및 그의 구동 방법 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| JP2001134245A (ja) | 液晶表示装置 | |
| CN1326109C (zh) | 液晶电光器件 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| JPH08137443A (ja) | 画像表示装置 | |
| JPH10105126A (ja) | 液晶表示装置 | |
| JPH084330B2 (ja) | 液晶ディスプレイ装置 | |
| JPH10171421A (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| JP3131411B2 (ja) | 液晶ディスプレイ装置 | |
| JP2874190B2 (ja) | 液晶ディスプレイ装置 | |
| JP2676916B2 (ja) | 液晶ディスプレイ装置 | |
| JPH10149141A (ja) | 液晶表示装置 | |
| JPH03167977A (ja) | 液晶ディスプレイ装置 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| JPH0450708Y2 (ja) | ||
| JP2874180B2 (ja) | 液晶ディスプレイ装置 | |
| JPS6158386A (ja) | 液晶デイスプレイ装置 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JPH0731321B2 (ja) | 容量性負荷の走査方法 | |
| JP2676882B2 (ja) | 液晶ディスプレイ装置 | |
| JP2762554B2 (ja) | 液晶ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |