JPH0843477A - Impulse generation circuit of coil withstand voltage tester and coil withstand voltage tester - Google Patents

Impulse generation circuit of coil withstand voltage tester and coil withstand voltage tester

Info

Publication number
JPH0843477A
JPH0843477A JP6175327A JP17532794A JPH0843477A JP H0843477 A JPH0843477 A JP H0843477A JP 6175327 A JP6175327 A JP 6175327A JP 17532794 A JP17532794 A JP 17532794A JP H0843477 A JPH0843477 A JP H0843477A
Authority
JP
Japan
Prior art keywords
coil
withstand voltage
voltage tester
generation circuit
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6175327A
Other languages
Japanese (ja)
Other versions
JP3331259B2 (en
Inventor
Haruyoshi Matsubara
治良 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP17532794A priority Critical patent/JP3331259B2/en
Publication of JPH0843477A publication Critical patent/JPH0843477A/en
Application granted granted Critical
Publication of JP3331259B2 publication Critical patent/JP3331259B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Relating To Insulation (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】 【目的】 トリガトランスの間の絶縁耐力の大きい低コ
ストのコイル耐圧試験機を提供する。 【構成】 高電圧により整流ダイオード16を介して充
電される充放電コンデンサ17を具備し、被試験コイル
28に並列接続して並列共振回路を構成する共振用コン
デンサ26を具備し、並列共振回路に対する充放電コン
デンサ17の放電経路を構成する互に直列接続する電界
効果トランジスタ18ないし20を具備し、電界効果ト
ランジスタ18ないし20の導通期間を制御するトリガ
パルス発生器24を具備するコイル耐圧試験機のインパ
ルス発生回路において、トリガパルス発生器24は電界
効果トランジスタに対して各別にトリガトランス21な
いし23を有するものであるコイル耐圧試験機のインパ
ルス発生回路。
(57) [Abstract] [Purpose] To provide a low-cost coil withstand voltage tester with large dielectric strength between trigger transformers. A charging / discharging capacitor 17 that is charged by a high voltage through a rectifying diode 16 is provided, and a resonance capacitor 26 that is connected in parallel to a coil under test 28 to form a parallel resonance circuit is provided. A coil withstand voltage tester including field effect transistors 18 to 20 that form a discharge path of the charge and discharge capacitor 17 and are connected in series with each other, and a trigger pulse generator 24 that controls a conduction period of the field effect transistors 18 to 20. In the impulse generating circuit, the trigger pulse generator 24 has the trigger transformers 21 to 23 for each field effect transistor. The impulse generating circuit of the coil withstand voltage tester.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、コイル耐圧試験機の
インパルス発生回路およびコイル耐圧試験機に関し、特
に、直列接続される複数の高電圧スイッチング素子に各
別にトリガトランスを1個づつ対応接続して高電圧スイ
ッチング素子をトリガするコイル耐圧試験機のインパル
ス発生回路およびコイル耐圧試験機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an impulse generating circuit of a coil withstand voltage tester and a coil withstand voltage tester, and in particular, a plurality of high voltage switching elements connected in series are each provided with a trigger transformer. The present invention relates to an impulse generation circuit of a coil withstand voltage tester that triggers a high voltage switching element and a coil withstand voltage tester.

【0002】[0002]

【従来の技術】コイル耐圧試験機のインパルス発生回路
の先行例を図3を参照して説明する。15は電源トラン
スであり、商用電源その他の電源から電力を供給されて
高電圧を発生するものである。16は整流ダイオード、
17は充放電コンデンサであって、電源トランス15が
発生する高電圧を整流ダイオード16が整流してこれに
より充放電コンデンサ17を充電する。18ないし20
は電界効果トランジスタであり、その個数は電源トラン
ス1の発生する電圧に対応して決定される。21ないし
23はトリガトランス、24はトリガパルス発生器であ
る。トリガパルス発生器24の発生するトリガパルスは
これらトリガトランスを介して電界効果トランジスタ1
8ないし20のゲート電極に供給され、これら電界効果
トランジスタを同時にONさせる。そして、トリガパル
ス発生器24の発生するパルスは、電源トランス15に
入力される交流電圧に同期しており、充放電コンデンサ
17の充電完了直後に発生する。25は逆流阻止ダイオ
ード、26は共振用コンデンサ、27は入力端子、28
は被試験コイルを示す。インパルス出力電圧を例えば5
kVとすると、電界効果トランジスタ10個を必要とす
る。
2. Description of the Related Art A prior art example of an impulse generating circuit of a coil withstand voltage tester will be described with reference to FIG. Reference numeral 15 is a power transformer, which is supplied with power from a commercial power source or another power source to generate a high voltage. 16 is a rectifying diode,
Reference numeral 17 denotes a charge / discharge capacitor, and the rectifier diode 16 rectifies the high voltage generated by the power transformer 15 to charge the charge / discharge capacitor 17. 18 to 20
Is a field effect transistor, the number of which is determined according to the voltage generated by the power transformer 1. Reference numerals 21 to 23 are trigger transformers, and 24 is a trigger pulse generator. The trigger pulse generated by the trigger pulse generator 24 is transmitted through these trigger transformers to the field effect transistor 1.
It is supplied to the gate electrodes of 8 to 20 and simultaneously turns on these field effect transistors. The pulse generated by the trigger pulse generator 24 is synchronized with the AC voltage input to the power transformer 15, and is generated immediately after the charging / discharging of the charge / discharge capacitor 17 is completed. 25 is a reverse current blocking diode, 26 is a resonance capacitor, 27 is an input terminal, 28
Indicates a coil under test. For example, the impulse output voltage is 5
At kV, 10 field effect transistors are required.

【0003】ここで、トリガパルス発生器24の発生す
るトリガパルスがトリガトランスを介して電界効果トラ
ンジスタ18ないし20のゲート電極に供給され、これ
ら電界効果トランジスタが同時にONさせられたとき、
充放電コンデンサ17に充電された高電圧は、逆流阻止
ダイオード25を介して入力端子27に出力され、被試
験コイル28に印加される。ところで、被試験コイル2
8には共振用コンデンサ26が並列に接続されて両者は
共振回路を形成している。従って、入力端子27の両端
には、電源の交流の1サイクル毎に充放電コンデンサ1
7の高電圧によって被試験コイル28と共振用コンデン
サ26が形成する共振回路に基づく減衰振動波形が表
れ、これをオッシロスコープにより観測することにより
被試験コイル28を試験検査することができる。
Here, when the trigger pulse generated by the trigger pulse generator 24 is supplied to the gate electrodes of the field effect transistors 18 to 20 through the trigger transformer and these field effect transistors are simultaneously turned on,
The high voltage charged in the charge / discharge capacitor 17 is output to the input terminal 27 via the reverse current blocking diode 25 and applied to the coil under test 28. By the way, the coil under test 2
A resonance capacitor 26 is connected in parallel to 8 to form a resonance circuit. Therefore, the charging / discharging capacitor 1 is provided at both ends of the input terminal 27 for each AC cycle of the power supply.
The high voltage of 7 causes a damping vibration waveform based on the resonance circuit formed by the coil under test 28 and the resonance capacitor 26 to appear, and the coil under test 28 can be tested and inspected by observing it with an oscilloscope.

【0004】図4は先行例の減衰振動波形を示す。横軸
は時間、縦軸は入力端子27の両端に現れる減衰振動の
電圧を示す。A点とC点が被試験コイル28と共振用コ
ンデンサ26より成る共振回路を駆動する駆動区間であ
り、A点からB点に到る立ち上がり時間を極く小さい。
それと共に、トリガパルス発生器24の発生するトリガ
パルスのパルス幅を制御することによりA点からC点に
到る駆動区間を最適の値に制御することができる。
FIG. 4 shows a damping vibration waveform of the prior art. The horizontal axis represents time, and the vertical axis represents the voltage of damped oscillation that appears at both ends of the input terminal 27. Point A and point C are drive sections for driving the resonance circuit including the coil under test 28 and the resonance capacitor 26, and the rise time from point A to point B is extremely small.
At the same time, by controlling the pulse width of the trigger pulse generated by the trigger pulse generator 24, the drive section from point A to point C can be controlled to an optimum value.

【0005】ここで、減衰振動波形の特徴を数値化して
これを標準値と比較してコイルの合否を判定するコイル
耐圧試験機を図7を参照して説明する。1は商用電源、
2は高電圧インパルス発生回路、3は共振用コンデンサ
であって電圧分圧器を構成しており、4は出力端子、そ
して5は被試験コイルである。高電圧インパルス発生回
路2は商用電源1から商用電源の供給を受け、高電圧イ
ンパルスを発生して、出力端子4を介して被試験コイル
5に高電圧インパルスを供給する。
Here, a coil withstand voltage tester for quantifying the characteristics of the damped vibration waveform and comparing it with a standard value to judge pass / fail of the coil will be described with reference to FIG. 1 is commercial power supply,
Reference numeral 2 is a high voltage impulse generating circuit, 3 is a resonance capacitor which constitutes a voltage divider, 4 is an output terminal, and 5 is a coil under test. The high-voltage impulse generation circuit 2 receives a commercial power supply from the commercial power supply 1, generates a high-voltage impulse, and supplies the high-voltage impulse to the coil under test 5 via the output terminal 4.

【0006】6はバッファアンプ、7は波形整形回路、
8、10、12および15はピークホールド回路、9、
11、および13はアナログゲート回路である。共振用
コンデンサ3と被試験コイル5による減衰振動は、電圧
分圧器をも構成している共振用コンデンサ3により分圧
されて、バッファアンプ6に入力される。バッファアン
プ6により低インピーダンス化された減衰振動波形は、
次いで、波形整形回路7、ピークホールド回路8、アナ
ログゲート回路9、11、13に入力される。
6 is a buffer amplifier, 7 is a waveform shaping circuit,
8, 10, 12 and 15 are peak hold circuits, 9,
Reference numerals 11 and 13 are analog gate circuits. The damped vibration caused by the resonance capacitor 3 and the coil under test 5 is divided by the resonance capacitor 3 which also constitutes a voltage divider, and input to the buffer amplifier 6. The damping vibration waveform whose impedance is lowered by the buffer amplifier 6 is
Then, the waveform shaping circuit 7, the peak hold circuit 8, and the analog gate circuits 9, 11, and 13 are input.

【0007】14はハイパスフィルタ、16は周期カウ
ンタ、17はゲート信号発生回路、18はT1データ出
力端子、19はV1データ出力回路、20はV2データ
出力端子、21はV3データ出力端子、22はV4V5
データ出力端子である。波形整形回路7は図6に示され
る波形整形を実施してその結果をゲート信号発生回路1
7に送り込む。ゲート信号発生回路17はタイミング信
号G1、G2およびG3を発生してこれを出力する。周
期カウンタ16はタイミング信号G1を受信し、その内
部に具備されるクロック信号源のクロック信号によりタ
イミング信号G1のパルス巾、即ち、図5におけるT1
を測定してこれをT1データ出力端子18に出力する。
Reference numeral 14 is a high-pass filter, 16 is a cycle counter, 17 is a gate signal generation circuit, 18 is a T1 data output terminal, 19 is a V1 data output circuit, 20 is a V2 data output terminal, 21 is a V3 data output terminal, and 22 is a V4V5
This is a data output terminal. The waveform shaping circuit 7 carries out the waveform shaping shown in FIG. 6 and outputs the result to the gate signal generating circuit 1.
Send to 7. Gate signal generating circuit 17 generates timing signals G1, G2 and G3 and outputs them. The period counter 16 receives the timing signal G1, and the pulse signal of the timing signal G1, that is, T1 in FIG.
Is measured and is output to the T1 data output terminal 18.

【0008】ピークホールド回路8は減衰信号波形の最
大電圧、即ち、図5におけるV1を測定してこれをV1
データ出力回路19に出力する。アナログゲート回路9
およびピークホールド回路10はゲート信号発生回路1
7のタイミング信号G2により図5におけるV2をピー
クホールドしてこれをV2データ出力端子20に出力す
る。同様に、アナログゲート回路11およびピークホー
ルド回路12はゲート信号発生回路17のタイミング信
号G3により図5におけるV3をピークホールドしてこ
れをV3データ出力端子21に出力する。
The peak hold circuit 8 measures the maximum voltage of the attenuated signal waveform, that is, V1 in FIG.
Output to the data output circuit 19. Analog gate circuit 9
And the peak hold circuit 10 is the gate signal generation circuit 1
The V2 in FIG. 5 is peak-held by the timing signal G2 of 7 and is output to the V2 data output terminal 20. Similarly, the analog gate circuit 11 and the peak hold circuit 12 peak-hold V3 in FIG. 5 according to the timing signal G3 of the gate signal generation circuit 17 and output it to the V3 data output terminal 21.

【0009】アナログゲート回路13およびハイパスフ
ィルタ14は、タイミング信号G1のパルス巾、即ち、
図5におけるT1時間内におけるコロナパルス減衰振動
波形から分離して図6に示される電圧パルスV4および
V5を形成する。そして、この電圧パルスのピーク値を
ピークホールド回路15においてピークホールドし、こ
れをV4V5データ出力端子22に出力する。
The analog gate circuit 13 and the high-pass filter 14 have a pulse width of the timing signal G1, that is,
The voltage pulses V4 and V5 shown in FIG. 6 are formed separately from the corona pulse damped oscillation waveform within the time T1 in FIG. Then, the peak value of this voltage pulse is peak-held in the peak-hold circuit 15, and this is output to the V4V5 data output terminal 22.

【0010】なお、タイミング信号G1、G2、G3の
タイミングチャートは図8に示される通りである。そし
て、出力の形態については、T1データ出力端子18は
カウンタ出力のためディジタルパラレル出力であり、そ
の他の出力端子19ないし22はアナログ出力である。
上述の如くして得られた測定結果である共振回路の減衰
振動の周期T1、並列共振回路を駆動する駆動パルス電
圧V1、共振回路の減衰振動の第1の正のピーク電圧V
2、共振回路の減衰振動の第2の正のピーク電圧V3、
およびコロナパルスのピーク電圧V4V5を適宜に演算
処理することによりコイルの合否判定評価を実施する
(なお、以上の詳細は、実願平5−37919号明細書
参照)。
The timing chart of the timing signals G1, G2 and G3 is as shown in FIG. Regarding the output form, the T1 data output terminal 18 is a digital parallel output because it is a counter output, and the other output terminals 19 to 22 are analog outputs.
The period T1 of the damping vibration of the resonance circuit, the driving pulse voltage V1 for driving the parallel resonance circuit, and the first positive peak voltage V of the damping vibration of the resonance circuit, which are the measurement results obtained as described above.
2, the second positive peak voltage V3 of the damping vibration of the resonance circuit,
Then, the coil pass / fail judgment evaluation is carried out by appropriately calculating the peak voltage V4V5 of the corona pulse (for details of the above, refer to Japanese Patent Application No. 5-37919).

【0011】[0011]

【発明が解決しようとする課題】ところで、図3に示さ
れるコイル耐圧試験機のインパルス発生回路の先行例は
電界効果トランジスタ1個にトリガトランス1個を対応
させ、独立したトリガトランスを多数用具備する例であ
るが、この他に、図9に示されるが如きものもある。即
ち、図9に示されるコイル耐圧試験機のインパルス発生
回路はトリガトランス1個に2次コイルを多数巻回して
電界効果トランジスタすべてを同時にトリガする例であ
る。
By the way, in the prior art example of the impulse generating circuit of the coil withstand voltage tester shown in FIG. 3, one field effect transistor corresponds to one trigger transformer, and a large number of independent trigger transformers are provided. In addition to this, there is another example as shown in FIG. That is, the impulse generation circuit of the coil withstand voltage tester shown in FIG. 9 is an example in which a large number of secondary coils are wound around one trigger transformer to simultaneously trigger all field effect transistors.

【0012】コイル耐圧試験機のインパルス発生回路の
直列に接続された電界効果トランジスタを同時にトリガ
するには以上の2通りの回路が考えられる。この2通り
の回路の間に電気的性能特性上の直接的な優劣の差はな
い。しかし、コイル耐圧試験機のインパルス発生回路と
いう高電圧のスイッチ回路においては、回路部品の形
状、回路の実装の仕方、その他の条件が長期間に亘る高
電圧のスイッチ回路の動作安定度に影響を与えるところ
から、回路の電気的性能特性上の直接的な優劣と共に、
これらについても配慮することは重要なことである。こ
の様な観点からみると、図3に示されるインパルス発生
回路は、複数個の電界効果トランジスタ1個毎に小型の
トリガトランスを各別に至近距離に配置することができ
るところから、揃ったトリガ波形を得ることができると
共に耐電圧を配慮した部品配置を単純に構成することが
できる点で図9に示されるインパルス発生回路より優れ
たものとすることができる。
The above two types of circuits can be considered to simultaneously trigger the field effect transistors connected in series in the impulse generation circuit of the coil withstand voltage tester. There is no direct difference in the electrical performance characteristics between the two circuits. However, in the high-voltage switch circuit, which is the impulse generation circuit of the coil withstand voltage tester, the shape of circuit components, the way of mounting the circuit, and other conditions affect the operational stability of the high-voltage switch circuit over a long period of time. From the point of giving, along with the direct superiority of the electrical performance characteristics of the circuit,
It is important to take these into consideration. From this point of view, in the impulse generation circuit shown in FIG. 3, a small trigger transformer can be separately arranged for each of a plurality of field effect transistors at a close distance, and therefore, a uniform trigger waveform is obtained. It is possible to improve the impulse generation circuit shown in FIG. 9 in that it is possible to obtain the above, and to simply configure the arrangement of components in consideration of the withstand voltage.

【0013】この発明は、トリガトランスの間の絶縁耐
力が大きく、電気的性能特性を向上せしめたコイル耐圧
試験機のインパルス発生回路を提供するものである。そ
して、コイル耐圧試験機のインパルス発生回路2を使用
してコイルの合否を判定するコイル耐圧試験を図7を参
照して説明している。ここにおいて、高電圧分圧器3は
インパルス発生回路2の出力と常時接続されており、出
力端子4に発生する減衰振動波形をバッファアンプ6に
取り込んでいる。2端子回路になっている被試験コイル
5はインパルスの発生回路を接続したまま減衰振動する
ので、減衰振動の時間中はインパルス発生回路は被試験
コイル5にとって並列の負荷となって減衰振動のQを低
下させる作用をしていて好適ではない。
The present invention provides an impulse generation circuit of a coil withstand voltage tester having a large dielectric strength between trigger transformers and improved electrical performance characteristics. A coil withstand voltage test for determining pass / fail of the coil using the impulse generation circuit 2 of the coil withstand voltage tester is described with reference to FIG. Here, the high-voltage voltage divider 3 is always connected to the output of the impulse generation circuit 2, and the damped oscillation waveform generated at the output terminal 4 is taken into the buffer amplifier 6. Since the coil to be tested 5 which is a two-terminal circuit vibrates while the impulse generating circuit is connected, the impulse generating circuit becomes a parallel load for the coil to be tested 5 during the damping vibration. Is not preferable because it has the effect of reducing

【0014】この発明は、コイル耐圧試験機のインパル
ス発生回路を使用してコイルの合否の判定をするに好適
なコイル耐圧試験機を提供するものである。
The present invention provides a coil withstand voltage tester suitable for making a pass / fail judgment of a coil by using an impulse generating circuit of the coil withstand voltage tester.

【0015】[0015]

【課題を解決するための手段】高電圧により整流ダイオ
ード16を介して充電される充放電コンデンサ17を具
備し、被試験コイル28に並列接続して並列共振回路を
構成する共振用コンデンサ26を具備し、並列共振回路
に対する充放電コンデンサ17の放電経路を構成する互
に直列接続する電界効果トランジスタ18ないし20を
具備し、電界効果トランジスタ18ないし20の導通期
間を制御するトリガパルス発生器24を具備するコイル
耐圧試験機のインパルス発生回路において、トリガパル
ス発生器24は電界効果トランジスタに対して各別にト
リガトランス21ないし23を有するものであるコイル
耐圧試験機のインパルス発生回路を構成した。
A charging / discharging capacitor 17 charged by a high voltage through a rectifying diode 16 is provided, and a resonance capacitor 26 which is connected in parallel to a coil under test 28 to form a parallel resonance circuit is provided. The discharge path of the charging / discharging capacitor 17 for the parallel resonant circuit is provided with field effect transistors 18 to 20 connected in series, and the trigger pulse generator 24 is provided to control the conduction period of the field effect transistors 18 to 20. In the impulse generating circuit of the coil withstand voltage tester, the trigger pulse generator 24 has the trigger transformers 21 to 23 for the field effect transistors, respectively.

【0016】そして、トリガトランスのコアはコア材に
開孔を穿設したものより成るコイル耐圧試験機のインパ
ルス発生回路を構成した。また、トリガトランスは共通
する1次コイルより成るコイル耐圧試験機のインパルス
発生回路を構成した。また、コイル耐圧試験機のインパ
ルス発生回路の出力端子4に対して、2以上のコイルよ
り成る被試験コイル28の1次コイルを接続し、この被
試験コイル28の2次コイルを分圧器3に接続し、分圧
器3の共振減衰出力を信号処理するコイル耐圧試験機を
構成した。
The core of the trigger transformer constitutes the impulse generation circuit of the coil withstand voltage tester which is formed by forming an opening in the core material. Further, the trigger transformer constitutes the impulse generation circuit of the coil withstand voltage tester including the common primary coil. Further, the primary coil of the coil under test 28 composed of two or more coils is connected to the output terminal 4 of the impulse generating circuit of the coil withstand voltage tester, and the secondary coil of the coil under test 28 is connected to the voltage divider 3. A coil withstand voltage tester that connects and processes the resonance attenuation output of the voltage divider 3 is configured.

【0017】[0017]

【実施例】この発明の実施例を図1および図3を参照し
て説明する。図1において、図3における部材と共通す
る部材には共通する参照符号を付している。この発明
は、図3に示されるコイル耐圧試験機のインパルス発生
回路において特に、トリガトランスに改善を施したもの
に相当する。図1はこの発明の構成の主要部であるオン
オフ制御される電界効果トランジスタ18ないし20、
これら電界効果トランジスタをオンオフ制御するトリガ
トランス21ないし23、これらトリガトランスを励磁
するトリガパルス発生器24を示す図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention will be described with reference to FIGS. In FIG. 1, members common to those in FIG. 3 are designated by common reference numerals. The present invention corresponds to an impulse generator circuit of the coil withstand voltage tester shown in FIG. 3, in particular, an improved trigger transformer. FIG. 1 shows a field effect transistor 18 to 20 controlled to be turned on and off, which is a main part of the constitution of the present invention.
It is a figure which shows the trigger transformers 21-23 which carry out ON / OFF control of these field effect transistors, and the trigger pulse generator 24 which excites these trigger transformers.

【0018】トリガトランス21ないし23のコアはコ
ア材に開孔を穿設した例えばリングコアより成る。リン
グコアは小型にして大きなトリガ電力を伝達することが
できるという特徴を示す。その上に、リングコア中心の
開孔には、図示される通り、1次コイルに相当する導線
が例えば2本貫通している。この開孔を貫通する2本の
導線としては、太くて高耐圧絶縁を施したものを使用す
ることができる。
The cores of the trigger transformers 21 to 23 are, for example, ring cores having holes formed in the core material. The ring core has a feature that it can be made small and can transmit a large trigger power. Moreover, as shown in the drawing, for example, two lead wires corresponding to the primary coil pass through the opening at the center of the ring core. As the two conductors penetrating this opening, thick conductors with high voltage insulation can be used.

【0019】コイル耐圧試験機のインパルス発生回路で
ある以上、全体として高電圧に耐え得る構成とされなけ
ればならない。この場合、電源トランス15、整流ダイ
オード16、充放電コンデンサ17、共振用コンデンサ
26はこれを高耐電圧のものとするには、高耐電圧のも
のを選択しさえすれば事足りる。そして、電界効果トラ
ンジスタについては、プリント基板に一列に直列接続し
て実装することにより自ずと高電圧に耐え得る構成が実
現される。ただ、トリガトランスを高耐圧のものとする
には、1次コイルを高耐電圧のものに構成する必要があ
る。これは、上述したした通り、コアをリングコアによ
り構成し、その中心の開孔に太くて高耐圧絶縁を施した
導線を貫通することにより容易に実現することができ
る。
As long as it is an impulse generating circuit of a coil withstand voltage tester, it must be constructed so that it can withstand a high voltage as a whole. In this case, for the power transformer 15, the rectifying diode 16, the charging / discharging capacitor 17, and the resonance capacitor 26, in order to have high withstand voltage, it is sufficient to select a high withstand voltage. Then, the field-effect transistors are naturally connected to the printed circuit board in series so as to be mounted, whereby a structure capable of withstanding a high voltage is realized. However, in order to make the trigger transformer have a high withstand voltage, it is necessary to configure the primary coil with a high withstand voltage. As described above, this can be easily realized by forming the core by the ring core and penetrating the central hole through the thick and high-voltage insulated conducting wire.

【0020】次に、図2はコイル耐圧試験機のインパル
ス発生回路を使用してコイルの合否を判定するコイル耐
圧試験を説明する図である。図2においては、トランス
の如く2以上のコイルを有するコイル部品は、コイル耐
圧試験を実施するに際して、インパルス発生回路2の出
力端子4に接続される側を1次コイルとし、分圧器3に
接続される側を2次コイルとしている。トランスの耐圧
試験は巻数の多い側の層間耐圧を試験することが殆んど
であるところから、この様に接続することは合理的であ
る。そして、トランスをその卷数の少ない側を1次コイ
ルとし、巻数の多い側を2次コイルとしてインパルス発
生回路2に接続することにより、試験されるトランス5
にとってインパルス発生回路2が負荷となる度合が軽減
されることにもなる。従って、トランス5の2次側の負
荷は分圧器3のみとなり、高インピーダンス小容量の負
荷とすることができる。この結果、トランス5の2次コ
イルは殆ど無負荷の状態となり、2次コイルの有する固
有振動数により減衰振動し、しかもこの固有振動は高い
Qの振動をするので、2次コイル内部に存在する欠陥に
より減衰振動波形が変化し易く、好適なコイルの耐圧試
験をすることができる。
Next, FIG. 2 is a diagram for explaining a coil withstand voltage test for determining pass / fail of a coil using an impulse generation circuit of a coil withstand voltage tester. In FIG. 2, a coil component having two or more coils such as a transformer is connected to the voltage divider 3 when the coil withstand voltage test is performed, with the side connected to the output terminal 4 of the impulse generation circuit 2 as the primary coil. The side to be operated is the secondary coil. In most cases, the withstand voltage test of the transformer tests the interlayer withstand voltage on the side with a large number of turns, so it is rational to make such a connection. Then, the transformer 5 to be tested is connected to the impulse generating circuit 2 with the side having the smaller number of windings as the primary coil and the side having the larger number of windings as the secondary coil.
Therefore, the degree to which the impulse generation circuit 2 becomes a load can be reduced. Therefore, the load on the secondary side of the transformer 5 is only the voltage divider 3 and can be a high-impedance small-capacity load. As a result, the secondary coil of the transformer 5 becomes almost unloaded, and is damped and oscillated by the natural frequency of the secondary coil. Further, this natural vibration has a high Q vibration and therefore exists inside the secondary coil. The damped vibration waveform is likely to change due to a defect, and a suitable coil withstand voltage test can be performed.

【0021】[0021]

【発明の効果】以上の通りであって、電界効果トランジ
スタ1個にトリガトランス1個を対応させ、独立したト
リガトランスを多数用具備するタイプのコイル耐圧試験
機のインパルス発生回路は、複数個の電界効果トランジ
スタの1個毎に小型のトリガトランスを至近位置に配置
することができ、揃ったトリガ波形を得ることができる
と共に耐電圧を配慮した部品配置をが単純に構成するこ
とができる。
As described above, the impulse generation circuit of the coil withstand voltage tester of the type in which one field effect transistor corresponds to one trigger transformer and a large number of independent trigger transformers are provided. A small trigger transformer can be arranged in the closest position for each one of the field effect transistors, and a uniform trigger waveform can be obtained, and a component arrangement in consideration of withstand voltage can be simply configured.

【0022】その上に、トリガトランスのコアはコア材
に開孔を穿設した例えばリングコアより成り、これは小
型にして大きなトリガ電力を伝達することができるとこ
ろから、これを使用することはコイル耐圧試験機全体を
小型に構成することにつながる。更に、リングコア中心
の開孔には、1次コイルに相当する例えば2本の導線が
貫通しており、この導線として太くて高耐圧絶縁を施し
たものを使用することができる。これにより複数のトリ
ガトランスの間の絶縁耐力の大きい低コストのコイル耐
圧試験機を構成することができる。
In addition, the core of the trigger transformer is made of, for example, a ring core having holes formed in the core material, which is small in size and can transmit a large trigger power. This leads to downsizing of the entire pressure resistance tester. Further, for example, two conducting wires corresponding to the primary coil pass through the opening at the center of the ring core, and as the conducting wire, a thick and high-voltage insulated one can be used. This makes it possible to configure a low-cost coil withstand voltage tester having a large dielectric strength between a plurality of trigger transformers.

【0023】また、インパルス発生回路の出力端子に接
続される側を1次コイルとし、分圧器に接続される側を
2次コイルとすることにより、トランスの耐圧試験の層
間耐圧試験を合理的に実施することができる。そして、
トランスをその卷数の少ない側を1次コイルとし、巻数
の多い側を2次コイルとしてインパルス発生回路に接続
することにより、高いQの固有振動を生起することがで
き、好適なコイルの耐圧試験をすることができる。
Further, by making the side connected to the output terminal of the impulse generation circuit a primary coil and the side connected to the voltage divider a secondary coil, the interlayer withstand voltage test of the transformer withstand voltage test is rationalized. It can be carried out. And
By connecting the transformer to the impulse generation circuit with the side with the smaller number of windings as the primary coil and the side with the larger number of windings as the secondary coil, a high Q characteristic vibration can be generated, and a suitable coil withstand voltage test is performed. You can

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例を説明する図。FIG. 1 is a diagram illustrating an example.

【図2】コイル耐圧試験を説明する図。FIG. 2 is a diagram illustrating a coil withstand voltage test.

【図3】先行例を説明する図。FIG. 3 is a diagram illustrating a preceding example.

【図4】減衰振動波形を示す図。FIG. 4 is a diagram showing a damping vibration waveform.

【図5】合否を判定する手法を説明する図。FIG. 5 is a diagram illustrating a method of determining pass / fail.

【図6】コロナパルスを示す図。FIG. 6 is a diagram showing a corona pulse.

【図7】コイル耐圧試験を説明する図。FIG. 7 is a diagram illustrating a coil withstand voltage test.

【図8】タイミング信号のタイミングチャート。FIG. 8 is a timing chart of timing signals.

【図9】他の先行例を説明する図。FIG. 9 is a diagram illustrating another prior art example.

【符号の説明】[Explanation of symbols]

16 整流ダイオード 17 充放電コンデンサ 18ないし20 電界効果トランジスタ 21ないし23 トリガトランス 24 トリガパルス発生器 26 共振用コンデンサ 28 被試験コイル 16 Rectifier diode 17 Charging / discharging capacitor 18 to 20 Field effect transistor 21 to 23 Trigger transformer 24 Trigger pulse generator 26 Resonance capacitor 28 Coil under test

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 高電圧により整流ダイオードを介して充
電される充放電コンデンサを具備し、被試験コイルに並
列接続して並列共振回路を構成する共振用コンデンサを
具備し、並列共振回路に対する充放電コンデンサの放電
経路を構成する互に直列接続する電界効果トランジスタ
を具備し、電界効果トランジスタの導通期間を制御する
トリガパルス発生器を具備するコイル耐圧試験機のイン
パルス発生回路において、トリガパルス発生器は電界効
果トランジスタに対して各別にトリガトランスを有する
ものであることを特徴とするコイル耐圧試験機のインパ
ルス発生回路。
1. A charging / discharging capacitor that is charged by a high voltage through a rectifying diode, and a resonance capacitor that is connected in parallel to a coil under test to form a parallel resonant circuit. In the impulse generation circuit of the coil withstand voltage tester, which is provided with field effect transistors which form a discharge path of the capacitor and which are connected in series with each other and which controls the conduction period of the field effect transistor, the trigger pulse generator is An impulse generation circuit for a coil withstand voltage tester, characterized in that it has a trigger transformer for each field effect transistor.
【請求項2】 請求項1に記載されるコイル耐圧試験機
のインパルス発生回路において、トリガトランスのコア
はコア材に開孔を穿設したものより成ることを特徴とす
るコイル耐圧試験機のインパルス発生回路。
2. The impulse generation circuit for a coil withstand voltage tester according to claim 1, wherein the core of the trigger transformer is formed by forming an opening in a core material. Generator circuit.
【請求項3】 請求項2に記載されるコイル耐圧試験機
のインパルス発生回路において、トリガトランスは共通
する1次コイルより成るものであることを特徴とするコ
イル耐圧試験機のインパルス発生回路。
3. The impulse generation circuit for a coil withstand voltage tester according to claim 2, wherein the trigger transformer is composed of a common primary coil.
【請求項4】 請求項1ないし請求項3の何れかに記載
されるコイル耐圧試験機のインパルス発生回路の出力端
子に対して、2以上のコイルより成る被試験コイルの1
次コイルを接続し、この被試験コイルの2次コイルを分
圧器に接続し、分圧器の共振減衰出力を信号処理するこ
とを特徴とするコイル耐圧試験機。
4. One of the coils to be tested, which is composed of two or more coils, with respect to the output terminal of the impulse generation circuit of the coil withstand voltage tester according to any one of claims 1 to 3.
A coil withstand voltage tester, characterized in that a secondary coil is connected, the secondary coil of the coil under test is connected to a voltage divider, and the resonance attenuation output of the voltage divider is signal-processed.
JP17532794A 1994-07-27 1994-07-27 Impulse generation circuit of coil withstand voltage tester and coil withstand voltage tester Expired - Lifetime JP3331259B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17532794A JP3331259B2 (en) 1994-07-27 1994-07-27 Impulse generation circuit of coil withstand voltage tester and coil withstand voltage tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17532794A JP3331259B2 (en) 1994-07-27 1994-07-27 Impulse generation circuit of coil withstand voltage tester and coil withstand voltage tester

Publications (2)

Publication Number Publication Date
JPH0843477A true JPH0843477A (en) 1996-02-16
JP3331259B2 JP3331259B2 (en) 2002-10-07

Family

ID=15994142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17532794A Expired - Lifetime JP3331259B2 (en) 1994-07-27 1994-07-27 Impulse generation circuit of coil withstand voltage tester and coil withstand voltage tester

Country Status (1)

Country Link
JP (1) JP3331259B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50113270A (en) * 1974-02-13 1975-09-05
JPS5899669U (en) * 1981-12-28 1983-07-06 株式会社東芝 Insulation diagnosis device for armature windings for rotating electrical machines
JPS58221173A (en) * 1982-06-17 1983-12-22 Matsushita Electric Ind Co Ltd Insulation evaluation device
JPS61162755A (en) * 1985-01-14 1986-07-23 Denshi Seigyo Group:Kk Impulse coil tester
JPH0396872A (en) * 1989-09-08 1991-04-22 Hiromitsu Okumura Method and device for testing coil
JPH0476468A (en) * 1990-07-18 1992-03-11 Denshi Seiki Kogyo Kk Coil test method and device thereof
JPH078784U (en) * 1993-07-12 1995-02-07 治良 松原 Impulse generation circuit for coil withstand voltage tester
JPH07142965A (en) * 1993-11-15 1995-06-02 Sony Tektronix Corp Impulse generator

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50113270A (en) * 1974-02-13 1975-09-05
JPS5899669U (en) * 1981-12-28 1983-07-06 株式会社東芝 Insulation diagnosis device for armature windings for rotating electrical machines
JPS58221173A (en) * 1982-06-17 1983-12-22 Matsushita Electric Ind Co Ltd Insulation evaluation device
JPS61162755A (en) * 1985-01-14 1986-07-23 Denshi Seigyo Group:Kk Impulse coil tester
JPH0396872A (en) * 1989-09-08 1991-04-22 Hiromitsu Okumura Method and device for testing coil
JPH0476468A (en) * 1990-07-18 1992-03-11 Denshi Seiki Kogyo Kk Coil test method and device thereof
JPH078784U (en) * 1993-07-12 1995-02-07 治良 松原 Impulse generation circuit for coil withstand voltage tester
JPH07142965A (en) * 1993-11-15 1995-06-02 Sony Tektronix Corp Impulse generator

Also Published As

Publication number Publication date
JP3331259B2 (en) 2002-10-07

Similar Documents

Publication Publication Date Title
KR101700808B1 (en) Winding test device
US5256977A (en) High frequency surge tester methods and apparatus
US5194817A (en) Apparatus and method for testing insulation using a pulsed resonant power supply
EP0621953B1 (en) Apparatus for testing wound components
JP2000097982A (en) Coil test evaluation device
JP3331259B2 (en) Impulse generation circuit of coil withstand voltage tester and coil withstand voltage tester
RU2240571C1 (en) Device for controlling technical condition of transformer windings
RU2250474C1 (en) Method of testing insulation of transformers
JP2002062330A (en) Apparatus and method for evaluating insulation integrity between coil turns
JP2591966Y2 (en) Impulse generation circuit of coil withstand voltage tester
CN107548510A (en) Demagnetizer and method for transformer core demagnetization
JP2525983B2 (en) Interlayer withstand voltage tester
US6184690B1 (en) Pole to pole surge test for wound products
JP2007108058A (en) Device and program for determining winding quality
JP2006064515A (en) Winding test equipment
JP2003222651A (en) Judgment method for insulation deterioration of electrical equipment
JPH08136609A (en) Withstanding voltage test equipment
SU1280959A1 (en) Device for diagnostics of ignition induction coils
JPH08126353A (en) DC high voltage polarity reversal test equipment
SU1013876A1 (en) Device for checking electrical machine winding rods
JPH06281691A (en) Interval voltage impression device and measuring method for partial discharge by application of same
JPH0637347Y2 (en) IC test scanner
SU1205078A1 (en) Apparatus for testing windings of electric machine stators
SU1702326A1 (en) Device for diagnostics of electric apparatus of low voltage
CN107202920B (en) Detection device and detection method for winding element

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140719

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term