JPH0844682A - 耐故障性計算機の制御方式 - Google Patents
耐故障性計算機の制御方式Info
- Publication number
- JPH0844682A JPH0844682A JP6176423A JP17642394A JPH0844682A JP H0844682 A JPH0844682 A JP H0844682A JP 6176423 A JP6176423 A JP 6176423A JP 17642394 A JP17642394 A JP 17642394A JP H0844682 A JPH0844682 A JP H0844682A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- fault
- self
- system bus
- tolerant computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】本発明では、故障が発生しても故障の波及を最
小限に抑制する耐故障性計算機の制御方式を提供するこ
とを目的とする。 【構成】システムバス、該システムバスに接続されるＢ
ＰＵ，ＭＳ，ＢＣよりなる耐故障性計算機において、Ｂ
ＰＵ内の複数のＭＰＵの入力データの比較と出力データ
の比較を行い故障を検出し、故障系のＭＰＵもしくはシ
ステムバスを切り離す。 【効果】本発明によれば、マイクロプロセッサ及びそれ
以外のバッファ回路や主記憶装置の制御回路等の故障検
出を可能とし、システムダウンにつながるような故障の
波及を防止できる。
小限に抑制する耐故障性計算機の制御方式を提供するこ
とを目的とする。 【構成】システムバス、該システムバスに接続されるＢ
ＰＵ，ＭＳ，ＢＣよりなる耐故障性計算機において、Ｂ
ＰＵ内の複数のＭＰＵの入力データの比較と出力データ
の比較を行い故障を検出し、故障系のＭＰＵもしくはシ
ステムバスを切り離す。 【効果】本発明によれば、マイクロプロセッサ及びそれ
以外のバッファ回路や主記憶装置の制御回路等の故障検
出を可能とし、システムダウンにつながるような故障の
波及を防止できる。
Description
【０００１】
【産業上の利用分野】本発明は耐故障性計算機の制御方
式に係り、特に複数のマイクロプロセッサの入力及び出
力データの比較を行い故障の波及防止と故障部分の切り
分けを行うのに好適なものに関する。
式に係り、特に複数のマイクロプロセッサの入力及び出
力データの比較を行い故障の波及防止と故障部分の切り
分けを行うのに好適なものに関する。
【０００２】
【従来の技術】社会基盤を支えるシステムにおいて使用
される計算機は故障が発生しないように工夫されるとと
もに、故障が発生したとしてもデータの一貫性を保持し
たまま処理を続行するように構成される必要がある。こ
のような要求に応えるため、従来より耐故障性計算機も
しくはフォールトトレラントコンピュータが種々提案さ
れており、故障が発生しても処理を継続できるように同
じ機能を有する複数のシステムないし部品で構成し、冗
長性を持たせることにより故障の発生したシステムない
し部品を検出し、処理を続行するようにされている。
される計算機は故障が発生しないように工夫されるとと
もに、故障が発生したとしてもデータの一貫性を保持し
たまま処理を続行するように構成される必要がある。こ
のような要求に応えるため、従来より耐故障性計算機も
しくはフォールトトレラントコンピュータが種々提案さ
れており、故障が発生しても処理を継続できるように同
じ機能を有する複数のシステムないし部品で構成し、冗
長性を持たせることにより故障の発生したシステムない
し部品を検出し、処理を続行するようにされている。
【０００３】従来、耐故障性計算機の制御にはさまざま
な方式が用いられてきた。例えば、特開平3−282738 号
公報では以下のようになっている。まずハードウェアは
通常処理を行うための第１のマイクロプロセッサと該第
１のマイクロプロセッサと同期して動作し監視処理を行
うための第二のマイクロプロセッサで構成され、これら
２台のマイクロプロセッサがシステムバスへ出力するデ
ータを比較することによりマイクロプロセッサに発生し
た故障を検出する。ところが、上記従来技術では主記憶
装置やバッファ装置内の制御回路に故障が発生し２つの
マイクロプロセッサに異なるデータが入力された場合に
はその出力データは不一致となるがどちらのマイクロプ
ロセッサに故障が発生しているかは検出できず、処理を
継続することが不可能になる場合がある。また、特開平
2−47731号公報では２重化したマイクロプロセッサの出
力データの比較を行い比較により不一致が生じた場合に
は別に設けた診断用マイクロプロセッサにより２つのマ
イクロプロセッサを診断し、故障したマイクロプロセッ
サを特定する。
な方式が用いられてきた。例えば、特開平3−282738 号
公報では以下のようになっている。まずハードウェアは
通常処理を行うための第１のマイクロプロセッサと該第
１のマイクロプロセッサと同期して動作し監視処理を行
うための第二のマイクロプロセッサで構成され、これら
２台のマイクロプロセッサがシステムバスへ出力するデ
ータを比較することによりマイクロプロセッサに発生し
た故障を検出する。ところが、上記従来技術では主記憶
装置やバッファ装置内の制御回路に故障が発生し２つの
マイクロプロセッサに異なるデータが入力された場合に
はその出力データは不一致となるがどちらのマイクロプ
ロセッサに故障が発生しているかは検出できず、処理を
継続することが不可能になる場合がある。また、特開平
2−47731号公報では２重化したマイクロプロセッサの出
力データの比較を行い比較により不一致が生じた場合に
は別に設けた診断用マイクロプロセッサにより２つのマ
イクロプロセッサを診断し、故障したマイクロプロセッ
サを特定する。
【０００４】しかし、この方式によるとマイクロプロセ
ッサ以外の部分に故障が発生した場合にはその検出がで
きず、そのまま処理が続行されシステムダウンを引き起
こす。
ッサ以外の部分に故障が発生した場合にはその検出がで
きず、そのまま処理が続行されシステムダウンを引き起
こす。
【０００５】
【発明が解決しようとする課題】本発明の目的は故障発
生時の故障波及の防止方法及び故障部分の特定方法及び
故障部分の切り分けの方法を提供するものである。
生時の故障波及の防止方法及び故障部分の特定方法及び
故障部分の切り分けの方法を提供するものである。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに本発明では、従来から行われている同期して動作す
る複数のマイクロプロセッサの出力データの比較に加え
てマイクロプロセッサへの入力データの比較を行い、比
較不一致が生じた時、入力データの場合はMPUによる自
己診断処理、出力データの場合には多数決処理により故
障部分を特定し、切り離し処理を行うことにより故障の
波及防止を実現した。
めに本発明では、従来から行われている同期して動作す
る複数のマイクロプロセッサの出力データの比較に加え
てマイクロプロセッサへの入力データの比較を行い、比
較不一致が生じた時、入力データの場合はMPUによる自
己診断処理、出力データの場合には多数決処理により故
障部分を特定し、切り離し処理を行うことにより故障の
波及防止を実現した。
【０００７】
【作用】本発明では、耐故障性計算機の制御において前
記の手段を用いてベーシックプロセッシングユニット内
の複数のマイクロプロセッサの入力データの比較及び出
力データの比較を行い、データの不一致が生じた場合は
各マイクロプロセッサの系に対して自己診断処理を行
う。これにより故障の発生を検出し、故障部分の切り分
け及び故障している系の切り離し処理を行うため故障の
波及を防止できる。
記の手段を用いてベーシックプロセッシングユニット内
の複数のマイクロプロセッサの入力データの比較及び出
力データの比較を行い、データの不一致が生じた場合は
各マイクロプロセッサの系に対して自己診断処理を行
う。これにより故障の発生を検出し、故障部分の切り分
け及び故障している系の切り離し処理を行うため故障の
波及を防止できる。
【０００８】
【実施例】図２に本発明の実施例である耐故障性計算機
（ＦＴＣ）の概略全体構成図を示す。このシステムは２
重化のために２組のシステムバス１０と１１を有してお
り、このシステムバス上には１つもしくは複数の基本処
理装置（ベーシックプロセッシングユニット、以下ＢＰ
Ｕと略す）２０，２１…２ｎとシステムバス１０を制御
するバス制御装置（以下ＦＢＣと略す）３０，システム
バス１１を制御するバス制御装置３１及び主記憶装置
（以下ＭＳと略す）４０と４１がシステムバス１０と１
１にそれぞれ接続されている。ＢＣ，ＭＳはそれぞれ２
台を１組として使用し、図２の例では各１組ずつ使用す
る場合を示している。図２において、ｎ組のＢＰＵは、
通常それぞれ別の処理を実行しているが、何れも同じ構
成であるので、ここではＢＰＵ２０を例にとってその構
成と動作について説明する。本実施例は２重化の例であ
るが３重化以上の場合にも適応する。
（ＦＴＣ）の概略全体構成図を示す。このシステムは２
重化のために２組のシステムバス１０と１１を有してお
り、このシステムバス上には１つもしくは複数の基本処
理装置（ベーシックプロセッシングユニット、以下ＢＰ
Ｕと略す）２０，２１…２ｎとシステムバス１０を制御
するバス制御装置（以下ＦＢＣと略す）３０，システム
バス１１を制御するバス制御装置３１及び主記憶装置
（以下ＭＳと略す）４０と４１がシステムバス１０と１
１にそれぞれ接続されている。ＢＣ，ＭＳはそれぞれ２
台を１組として使用し、図２の例では各１組ずつ使用す
る場合を示している。図２において、ｎ組のＢＰＵは、
通常それぞれ別の処理を実行しているが、何れも同じ構
成であるので、ここではＢＰＵ２０を例にとってその構
成と動作について説明する。本実施例は２重化の例であ
るが３重化以上の場合にも適応する。
【０００９】図１にＢＰＵ２０の内部構成を示す。ＢＰ
Ｕ２０はＴＰＲ（３重プロセッサによる冗長化）方式を
採っており、３台のマイクロプロセッサ(以下ＭＰＵと
略す)２０１，２０２，２０３、３台のＭＰＵの入出力
データチェック回路（以下CHKと略す）２０４，故障波
及防止回路（以下ERRCHKと略す）２０５，CHK204と内部
バスに接続されるタイマ２０７，２０８、ERRCHKからの
割込み要求信号20531 ，タイマ２０７，２０８からの割
込み要求信号２０７１，２０８１をＭＰＵへの割込み信
号２０６１へ変換するエンコーダ２０６，ＭＰＵは故障
の発生している系及び故障部分を特定し、そのシステム
バスを切り離す。
Ｕ２０はＴＰＲ（３重プロセッサによる冗長化）方式を
採っており、３台のマイクロプロセッサ(以下ＭＰＵと
略す)２０１，２０２，２０３、３台のＭＰＵの入出力
データチェック回路（以下CHKと略す）２０４，故障波
及防止回路（以下ERRCHKと略す）２０５，CHK204と内部
バスに接続されるタイマ２０７，２０８、ERRCHKからの
割込み要求信号20531 ，タイマ２０７，２０８からの割
込み要求信号２０７１，２０８１をＭＰＵへの割込み信
号２０６１へ変換するエンコーダ２０６，ＭＰＵは故障
の発生している系及び故障部分を特定し、そのシステム
バスを切り離す。
【００１０】この後、正常な系のシステムバスにより処
理を続行する（ＳＴ６０）。
理を続行する（ＳＴ６０）。
【００１１】一方、データライト時は３つのＭＰＵ２０
１，２０２，２０３の出力データをCHK204が比較し（Ｓ
Ｔ７０）、データが一致しているならば処理を続行する
（ＳＴ１１０）。不一致の場合には、多数決処理により
故障の発生しているMPUを特定し（ＳＴ８０）、そのＭ
ＰＵを切り離す（ＳＴ９０）。この後、正常と判断され
た２つのＭＰＵにより処理を実行する（ＳＴ１００）。
２台のバッファ回路（以下ＢＵＦと略す）２０９，２１
０より構成されている。ＢＰＵ２０の動作について説明
する。まずデータリード時にはシステムバス（以下ＢＵ
Ｓと略す）１０，１１よりＢＵＦ２０９，２１０を介し
てＭＰＵ２０１，２０２，２０３にデータが入力され
る。MPU202にはBUF209，２１０のいずれからかのデータ
が入力される。データCHK204により比較チェックし２つ
のデータが一致しているかをチェックする。また、デー
タライト時には３つのＭＰＵ２０１，２０２，２０３の
出力するデータはCHK204により比較チェックされる。
１，２０２，２０３の出力データをCHK204が比較し（Ｓ
Ｔ７０）、データが一致しているならば処理を続行する
（ＳＴ１１０）。不一致の場合には、多数決処理により
故障の発生しているMPUを特定し（ＳＴ８０）、そのＭ
ＰＵを切り離す（ＳＴ９０）。この後、正常と判断され
た２つのＭＰＵにより処理を実行する（ＳＴ１００）。
２台のバッファ回路（以下ＢＵＦと略す）２０９，２１
０より構成されている。ＢＰＵ２０の動作について説明
する。まずデータリード時にはシステムバス（以下ＢＵ
Ｓと略す）１０，１１よりＢＵＦ２０９，２１０を介し
てＭＰＵ２０１，２０２，２０３にデータが入力され
る。MPU202にはBUF209，２１０のいずれからかのデータ
が入力される。データCHK204により比較チェックし２つ
のデータが一致しているかをチェックする。また、デー
タライト時には３つのＭＰＵ２０１，２０２，２０３の
出力するデータはCHK204により比較チェックされる。
【００１２】比較の結果、３つのＭＰＵ２０１，２０
２，２０３のデータが一致時はMPU201の出力データはBU
F209を介し、ＢＵＳ１０に出力され、MPU203の出力デー
タはBUF210を介し、ＢＵＳ１１に出力される。
２，２０３のデータが一致時はMPU201の出力データはBU
F209を介し、ＢＵＳ１０に出力され、MPU203の出力デー
タはBUF210を介し、ＢＵＳ１１に出力される。
【００１３】比較の結果、MPU201のデータが不一致時は
MPU203の出力データがＢＵＦ２０９，２１０を介し、Ｂ
ＵＳ１０，１１に出力される。
MPU203の出力データがＢＵＦ２０９，２１０を介し、Ｂ
ＵＳ１０，１１に出力される。
【００１４】比較の結果、MPU203のデータが不一致時は
MPU201の出力データがＢＵＦ２０９，２１０を介し、Ｂ
ＵＳ１０，１１に出力される。
MPU201の出力データがＢＵＦ２０９，２１０を介し、Ｂ
ＵＳ１０，１１に出力される。
【００１５】比較の結果、MPU202のデータが不一致時は
MPU201の出力データがBUF209を介し、ＢＵＳ１０の出力
され、MPU203の出力データがBUF210を介し、ＢＵＳ１１
へ出力される。ここで、MPU202の出力データは比較にの
み使用され、ＢＵＳには出力されない。
MPU201の出力データがBUF209を介し、ＢＵＳ１０の出力
され、MPU203の出力データがBUF210を介し、ＢＵＳ１１
へ出力される。ここで、MPU202の出力データは比較にの
み使用され、ＢＵＳには出力されない。
【００１６】図３にERRCHK205 の内部構成を示す。ERRC
HK205 にはCNT2051 に入力するCHK204からのデータ線２
０４３，アドレス線２０４２，リードライト制御信号２
０４４、及び上記入力からCNT2051 により生成される比
較イネーブル制御信号２０５１１，割込みレジスタリセ
ット信号２０５１２，割込み要因レジスタリセット信号
２０５１３，比較イネーブル制御信号２０５１１により
セット，リセットされる比較制御レジスタ２０５２，CH
K204からの比較判定信号２０４１によってセットされる
割込みレジスタ２０５３，割込み要因レジスタ２０５
４，割込みレジスタから出力される割込み要求信号２０
５３１，割込み要因レジスタから出力され出力イネーブ
ル制御されたゲート回路２０５５，２０５６を介し、出
力される割込み要因データ信号２０５４１から構成され
る。
HK205 にはCNT2051 に入力するCHK204からのデータ線２
０４３，アドレス線２０４２，リードライト制御信号２
０４４、及び上記入力からCNT2051 により生成される比
較イネーブル制御信号２０５１１，割込みレジスタリセ
ット信号２０５１２，割込み要因レジスタリセット信号
２０５１３，比較イネーブル制御信号２０５１１により
セット，リセットされる比較制御レジスタ２０５２，CH
K204からの比較判定信号２０４１によってセットされる
割込みレジスタ２０５３，割込み要因レジスタ２０５
４，割込みレジスタから出力される割込み要求信号２０
５３１，割込み要因レジスタから出力され出力イネーブ
ル制御されたゲート回路２０５５，２０５６を介し、出
力される割込み要因データ信号２０５４１から構成され
る。
【００１７】図４は本実施例による故障の検出及び波及
防止の制御のフローを示したものである。まずCHK204は
ＭＰＵのデータリードかデータライトかを判別（ＳＴ１
０）し、比較モードを切り換える。
防止の制御のフローを示したものである。まずCHK204は
ＭＰＵのデータリードかデータライトかを判別（ＳＴ１
０）し、比較モードを切り換える。
【００１８】データリード時にはＢＵＦ２０９，２１０
を介してＢＵＳ１０，１１上のデータを比較する（ＳＴ
２０）。この結果、２つのデータが一致していればその
まま処理を続行する。２つのデータが不一致である場合
には、比較イネーブルフラグ２０５１１とディセーブル
にし（ＳＴ３０），CHK204による比較を行わないように
する。次に割込みレジスタ２０５３，割込み要因レジス
タをセット(ＳＴ４０)し、ＭＰＵに対して割込みをかけ
る（ＳＴ５０）。ＭＰＵは故障の発生している系及び故
障部分を特定し、そのシステムバスを切り離す。この
後、正常な系のシステムバスにより処理を続行する（Ｓ
Ｔ６０）。
を介してＢＵＳ１０，１１上のデータを比較する（ＳＴ
２０）。この結果、２つのデータが一致していればその
まま処理を続行する。２つのデータが不一致である場合
には、比較イネーブルフラグ２０５１１とディセーブル
にし（ＳＴ３０），CHK204による比較を行わないように
する。次に割込みレジスタ２０５３，割込み要因レジス
タをセット(ＳＴ４０)し、ＭＰＵに対して割込みをかけ
る（ＳＴ５０）。ＭＰＵは故障の発生している系及び故
障部分を特定し、そのシステムバスを切り離す。この
後、正常な系のシステムバスにより処理を続行する（Ｓ
Ｔ６０）。
【００１９】一方、データライト時は３つのＭＰＵ２０
１，２０２，２０３の出力データをCHK204が比較し（Ｓ
Ｔ７０）、データが一致しているならば処理を続行する
（ＳＴ１１０）。不一致の場合には、多数決処理により
故障の発生しているMPUを特定し（ＳＴ８０）、そのＭ
ＰＵを切り離す（ＳＴ９０）。この後、正常と判断され
た２つのＭＰＵにより処理を実行する（ＳＴ１００）。
１，２０２，２０３の出力データをCHK204が比較し（Ｓ
Ｔ７０）、データが一致しているならば処理を続行する
（ＳＴ１１０）。不一致の場合には、多数決処理により
故障の発生しているMPUを特定し（ＳＴ８０）、そのＭ
ＰＵを切り離す（ＳＴ９０）。この後、正常と判断され
た２つのＭＰＵにより処理を実行する（ＳＴ１００）。
【００２０】図５は割込み処理の詳細を示したものであ
る。まずＭＰＵは割込み要因レジスタ２０５４の内容に
より割込み要因を判別する。割込み要因が比較の不一致
である場合（ＳＴ５０１）は、まず、タイマを起動（Ｓ
Ｔ５０５）する。この時タイマには規定の時間が設定さ
れている。次に自己診断プログラムを起動（ST506)し、
故障の検出を行う（ＳＴ５０７）。ここで故障が検出さ
れなければタイマをクリアし処理を続行する（ＳＴ５０
８）。故障が検出された場合にはタイマをクリアし、シ
ステムバス切り離し処理要求をＢＣに対して発信する
（ＳＴ５０９）。しかしながら制御回路等の故障により
自己診断プログラムが正常終了しない場合にはデッドロ
ックを起こしてしまう。そこで、タイマは規定の時間が
経過した場合ＭＰＵに対して割込みをかける。図５にお
いて割込み要因がタイマのタイムアウトである場合（Ｓ
Ｔ５０２）には、自己診断のタイムアウトが発生した系
に故障が発生しているとみなし、その系のシステムバス
の切り離し要求を発信する。割込み要因が比較不一致で
もタイムアウトのいずれでもない場合はその他の該当す
る割込み処理を実行する(ＳＴ５０３)。
る。まずＭＰＵは割込み要因レジスタ２０５４の内容に
より割込み要因を判別する。割込み要因が比較の不一致
である場合（ＳＴ５０１）は、まず、タイマを起動（Ｓ
Ｔ５０５）する。この時タイマには規定の時間が設定さ
れている。次に自己診断プログラムを起動（ST506)し、
故障の検出を行う（ＳＴ５０７）。ここで故障が検出さ
れなければタイマをクリアし処理を続行する（ＳＴ５０
８）。故障が検出された場合にはタイマをクリアし、シ
ステムバス切り離し処理要求をＢＣに対して発信する
（ＳＴ５０９）。しかしながら制御回路等の故障により
自己診断プログラムが正常終了しない場合にはデッドロ
ックを起こしてしまう。そこで、タイマは規定の時間が
経過した場合ＭＰＵに対して割込みをかける。図５にお
いて割込み要因がタイマのタイムアウトである場合（Ｓ
Ｔ５０２）には、自己診断のタイムアウトが発生した系
に故障が発生しているとみなし、その系のシステムバス
の切り離し要求を発信する。割込み要因が比較不一致で
もタイムアウトのいずれでもない場合はその他の該当す
る割込み処理を実行する(ＳＴ５０３)。
【００２１】図６にＭＰＵによるＭＰＵ外部の自己診断
処理（ＳＴ５０６）のフローを示す。まずＭＰＵはERRR
EGをリードし（ＳＴ５０６１）、エラーとなっている場
合には故障の発生とその部分を報告する（ＳＴ５０６
５）。ERRREGにエラー情報がない場合には、次にＢＰＵ
内のＣＳのサムチェックを行い（ST5062）、ＣＳに格納
されている制御プログラムを正しくリードできることを
確認する。サムチェックによりエラーとなった場合には
ＣＳに故障が発生していることを報告する（ST5065）。
サムチェックが正常である場合には、次にＭＳへの診断
用データのライト及びリードを行い、両データの比較に
より、ＭＳ，システムバス，ＢＰＵ内のＢＵＦの健全性
を確認する（ST5063）。ＭＳへの診断用データのリード
及びライトにてエラー検出時は故障の発生とその部分を
報告する（ST5065）。一方、正常である場合には正常終
了し、処理を続行する（ST5064）。
処理（ＳＴ５０６）のフローを示す。まずＭＰＵはERRR
EGをリードし（ＳＴ５０６１）、エラーとなっている場
合には故障の発生とその部分を報告する（ＳＴ５０６
５）。ERRREGにエラー情報がない場合には、次にＢＰＵ
内のＣＳのサムチェックを行い（ST5062）、ＣＳに格納
されている制御プログラムを正しくリードできることを
確認する。サムチェックによりエラーとなった場合には
ＣＳに故障が発生していることを報告する（ST5065）。
サムチェックが正常である場合には、次にＭＳへの診断
用データのライト及びリードを行い、両データの比較に
より、ＭＳ，システムバス，ＢＰＵ内のＢＵＦの健全性
を確認する（ST5063）。ＭＳへの診断用データのリード
及びライトにてエラー検出時は故障の発生とその部分を
報告する（ST5065）。一方、正常である場合には正常終
了し、処理を続行する（ST5064）。
【００２２】図７にシステムバス切り離し処理のフロー
を示す。まず故障を発見した装置（例えばＢＰＵ）がＢ
Ｃに対して故障発生系のシステムバス切り離し要求信号
を発信する（ST5091，ST5092）。ＢＣはこのシステムバ
ス切り離し要求信号を受け、システムバスの切り離し状
態信号を保持する（ST5093）。ＢＰＵ等のシステムバス
に接続された装置はシステムバスへのアクセス毎にシス
テムバスの状態を確認し、システムバスが切り離し状態
である時は、切り離された系のシステムバスの使用を中
止する（ST5094，ST5095）。
を示す。まず故障を発見した装置（例えばＢＰＵ）がＢ
Ｃに対して故障発生系のシステムバス切り離し要求信号
を発信する（ST5091，ST5092）。ＢＣはこのシステムバ
ス切り離し要求信号を受け、システムバスの切り離し状
態信号を保持する（ST5093）。ＢＰＵ等のシステムバス
に接続された装置はシステムバスへのアクセス毎にシス
テムバスの状態を確認し、システムバスが切り離し状態
である時は、切り離された系のシステムバスの使用を中
止する（ST5094，ST5095）。
【００２３】図８は２つのＭＰＵ２０１，２０３による
ＢＰＵの構成例を示したものである。この場合にはCHK2
04は２つのＭＰＵの出力データの比較及び入力データの
比較を行う。２つのＭＰＵの出力データが不一致となっ
た場合には、夫々のＭＰＵにおいてＭＰＵ内部の自己診
断処理を行い、正常と判断されたいずれか１つのMPUの
出力を夫々の系で使用する。ＭＰＵ内部の自己診断処理
では、演算チェックを行い、ＭＰＵが正常であるかどう
かを判断する。
ＢＰＵの構成例を示したものである。この場合にはCHK2
04は２つのＭＰＵの出力データの比較及び入力データの
比較を行う。２つのＭＰＵの出力データが不一致となっ
た場合には、夫々のＭＰＵにおいてＭＰＵ内部の自己診
断処理を行い、正常と判断されたいずれか１つのMPUの
出力を夫々の系で使用する。ＭＰＵ内部の自己診断処理
では、演算チェックを行い、ＭＰＵが正常であるかどう
かを判断する。
【００２４】入力データの比較不一致時は、前記図１の
実施例と同様の処理が行われ、故障の波及が防止され
る。
実施例と同様の処理が行われ、故障の波及が防止され
る。
【００２５】
【発明の効果】本発明によれば、マイクロプロセッサの
入力データの比較及び出力データの比較を行うため、マ
イクロプロセッサの故障及びバッファ回路や主記憶装置
内の制御回路の故障検出を可能とし、計算機全体のシス
テムダウンにつながるような故障の波及を防止できる。
入力データの比較及び出力データの比較を行うため、マ
イクロプロセッサの故障及びバッファ回路や主記憶装置
内の制御回路の故障検出を可能とし、計算機全体のシス
テムダウンにつながるような故障の波及を防止できる。
【００２６】また、診断用プロセッサのような特別なハ
ードウェアを必要とせず市販のマイクロプロセッサによ
り耐故障性計算機における故障の検出及びその波及の防
止を実現できる。
ードウェアを必要とせず市販のマイクロプロセッサによ
り耐故障性計算機における故障の検出及びその波及の防
止を実現できる。
【図１】ＢＰＵの構成を示す図。
【図２】本発明の全体システム構成を示す図。
【図３】ERRCHKの構成を示す図。
【図４】本発明による故障の検出及び波及防止のフロー
チャート。
チャート。
【図５】割り込み処理のフローチャート。
【図６】自己診断処理のフローチャート。
【図７】システムバス切り離し処理のフローチャート。
【図８】ＢＰＵの構成の変形図。
１…システムバス、２…ＢＰＵ、３…ＢＣ、４…ＭＳ、
２０…ＭＰＵ、２０４…ＣＨＫ、２０５…ERRCHK。
２０…ＭＰＵ、２０４…ＣＨＫ、２０５…ERRCHK。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丹治 雅行 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 中村 明久 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 山口 伸一朗 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内
Claims (4)
- 【請求項１】少なくとも２つ以上のシステムバス、該シ
ステムバスに接続されるバス制御装置、システムバスに
接続される主記憶装置、システムバスに接続される少な
くとも２重以上に冗長化されたマイクロプロセッサを備
えたベーシックプロセッシングユニットより構成される
耐故障性計算機において、前記ベーシックプロセッシン
グユニットに具備される複数のマイクロプロセッサが前
記のシステムバスに対して出力するデータの比較及び前
記システムバスより入力するデータの比較をシステムバ
ス毎に行い、入力及び出力データの比較結果が不一致と
なった時に故障の発生している系の切り離し処理を行う
ことを特徴とする耐故障性計算機の制御方式。 - 【請求項２】請求項１において、入力データ比較不一致
の発生時、各マイクロプロセッサが自系に対して自己診
断プログラムにより自己診断処理を行い、故障が発生し
ている場合にはバス制御装置に対してシステムバス切り
離し要求を発信し、故障したシステムバスの切り離し処
理を行うことを特徴とする耐故障性計算機の制御方式。 - 【請求項３】請求項２において、前記自己診断処理によ
り故障の発生した系の故障部分の切り分けを行うことを
特徴とする耐故障性計算機の制御方式。 - 【請求項４】請求項２において、前記自己診断処理は、
自己診断タイマを設けることにより自己診断処理プログ
ラムが正常終了しない場合の故障を検出することを特徴
とする耐故障性計算機の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6176423A JPH0844682A (ja) | 1994-07-28 | 1994-07-28 | 耐故障性計算機の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6176423A JPH0844682A (ja) | 1994-07-28 | 1994-07-28 | 耐故障性計算機の制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0844682A true JPH0844682A (ja) | 1996-02-16 |
Family
ID=16013444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6176423A Pending JPH0844682A (ja) | 1994-07-28 | 1994-07-28 | 耐故障性計算機の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0844682A (ja) |
-
1994
- 1994-07-28 JP JP6176423A patent/JPH0844682A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7519856B2 (en) | Fault tolerant system and controller, operation method, and operation program used in the fault tolerant system | |
| JP3206006B2 (ja) | 二重化バス制御方法及び装置 | |
| US7370232B2 (en) | Method and apparatus for recovery from loss of lock step | |
| JP2573508B2 (ja) | ディジタルロジック同期モニター方法および装置 | |
| EP1703401A2 (en) | Information processing apparatus and control method therefor | |
| JPH0792765B2 (ja) | 入／出力コントローラ | |
| JP4132322B2 (ja) | 記憶制御装置およびその制御方法 | |
| US5905875A (en) | Multiprocessor system connected by a duplicated system bus having a bus status notification line | |
| JP3063334B2 (ja) | 高信頼度化情報処理装置 | |
| JP3211878B2 (ja) | 通信処理制御手段及びそれを備えた情報処理装置 | |
| JP2956849B2 (ja) | データ処理システム | |
| JPH0916535A (ja) | マルチプロセッサ計算機 | |
| JPS5931738B2 (ja) | 計算機システムの並列三重系構成方法 | |
| JP3652232B2 (ja) | マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム | |
| JP2001175545A (ja) | サーバシステムおよび障害診断方法ならびに記録媒体 | |
| JP3438986B2 (ja) | 多重化コンピュータシステムおよび障害回復方法 | |
| JP3246751B2 (ja) | 高信頼化コンピュータシステム及びその復旧方法並びにプロセッサボード及びその交換方法 | |
| JPH04241039A (ja) | ベーシックプロセッシングユニット及び高信頼化コンピュータシステム | |
| JPH09152995A (ja) | 計算機システム | |
| JP3015537B2 (ja) | 電子計算機の二重化方式 | |
| JPS62115555A (ja) | 計算機システムの補助記憶装置２重化管理方法 | |
| JPH04302342A (ja) | 故障診断方法 | |
| JPH10240555A (ja) | フォールト・トレラント・データ処理システムとその方 法 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPH08190494A (ja) | 二重化処理装置を有する高信頼化コンピュータ |