JPH0845742A - 積層インダクタ基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 積層体にコイル部分Ｃの閉磁路を形成するた
めの磁性体磁路部材を一体的に形成し、コイルの特性の
向上と、取扱を容易にした積層インダクタ基板及びその
製造方法を提供する。 【構成】絶縁性セラミック層１ａ〜１ｊから成る積層体
１に、コイル部分Ｌ、回路部分Ｃを内装する積層インダ
クタ基板において、前記積層体１に、前記コイル部分Ｌ
の磁束が通過する磁性体磁路部材６を一体的に配置し
た。また、このは、磁性体磁路部材６を、光硬化可能な
モノマーを含有するセラミックスリップ材を塗布・乾燥
した塗布膜の選択的な露光処理・現像処理によって形成
した貫通凹部に磁性体ペーストを充填し、磁性体膜を形
成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、セラミック層からなる
積層体内に、コイルを内装した積層インダクタ基板及び
その製造方法に関するものである。

【０００２】

【従来の技術】従来の積層インダクタ基板は、絶縁体セ
ラミック層または磁性体セラミック層が積層した積層体
の内部に、そのセラミック層間に形成したコイルパター
ン、該コイルパターン間を接続するための層厚み方向を
貫くビアホール導体とによって構成されるコイルが内装
されていた。また、一般に積層インダクタ基板内に内部
配線パターン、内部配線パターン間を接続するための層
厚み方向を貫くビアホール導体とによって構成される所
望回路を内装して、積層体の利用効率を向上していた。

【０００３】さらに、積層インダクタ基板に形成したコ
イルの特性を向上させるためは、コイルの磁路を確保す
るためのコア部材を用いていた。この場合、未焼成状態
の積層体基板にコイルの磁路部分に貫通穴を形成し、焼
成処理し、断面概略Ｅ字状のコア部材を積層体の両主面
側から貫通穴に嵌着するように積層体に装着していた。

【０００４】

【発明が解決しようとする課題】しかし、断面概略Ｅ字
状のコア部材を積層体に装着した場合、積層体の主面に
コア部材が突出することになり、積層インダクタ基板を
プリント配線マザーボードに載置する際に、その固定が
難しかった。

【０００５】また、積層体の主面にコア部材が露出して
しまうため、積層体の主面に表面配線パターンを形成す
る場合、表面配線パターンの制約が発生することにな
る。

【０００６】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、積層体にコイルの磁路を形
成するための磁性体磁路部材を一体的に形成し、コイル
の特性の向上と、取扱が容易な積層インダクタ基板を提
供することにある。

【０００７】また、別の目的は、上述の磁性体磁路部材
を積層体に簡単に且つ確実に形成することができる積層
インダクタ基板の製造方法を提供することにある。

【０００８】

【課題を解決するための手段】第１の発明の積層イダク
タ基板の構造であり、セラミック層を複数積層して成る
積層体に、前記セラミック層間に形成したコイルパター
ンと該セラミック層間を貫くビアホール導体とから成る
コイルを内装する積層インダクタ基板において、前記積
層体に、前記コイルの磁束が通過する磁性体磁路部材を
一体的に配置した積層インダクタ基板である。

【０００９】第２の発明は、上述の積層インダクタ基板
を製造方法であり、前記積層体は、支持基板上に、
（１）光硬化可能なモノマーを含有するセラミックスリ
ップ材を塗布・乾燥した塗布膜を形成する工程、（２）
前記塗布膜を選択的な露光処理・現像処理によって、ビ
アホール導体及び又は磁性体磁路部材となる位置に貫通
凹部を形成する工程（３）前記磁性体磁路部材となる貫
通凹部に磁性体ペーストを充填し、磁性体膜をを形成す
る工程、（４）前記ビアホール導体となる貫通凹部に導
電性ペーストを充填して導体を形成するとともに、前記
塗布膜上に導電性ペーストを印刷して、コイルパターン
となる導体膜を形成する工程、の各工程を選択的に繰り
返して、未焼成の積層体を形成し、該未焼成の積層体を
焼成処理する積層インダクタ基板の製造方法である。

【００１０】

【作用】第１の発明によれば、セラミック層を積層して
成る積層体内に、コイルパターン、ビアホール導体とか
らなるコイルが配置されており、さらに、このコイルの
磁路構成する磁性体磁路部材が配置されているため、コ
イルの特性を向上させることができる。しかも、漏れ磁
束を減少させることができるため、例えば、積層体内に
内部配線パターンを配置した場合、漏洩磁束による回路
の悪影響を防止することもできる。

【００１１】しかも、積層体内に磁性体磁路部材が配置
されているため、少なくとも積層体の主面から磁性体磁
路部材が突出することがなく、プリント配線マザーボー
ドに搭載する際には非常に簡単に安定して搭載すること
ができる。また、その表面に表面配線パターンを形成す
る場合、表面配線パターンの自由度を向上させることが
できる。

【００１２】また、第２の発明によれば、セラミック層
となる塗布膜は、光硬化可能なモノマーを含むスリップ
材によって形成され、コイルを形成するためのビアホー
ル導体及び磁性体磁路部材となる位置は、選択的な露光
処理及び現像処理によって貫通凹部が形成され、コイル
を形成するためのビアホール導体となる導体は、貫通凹
部に導電性ペーストの充填によって形成され、また、磁
性体磁路部材となる磁性体部材は、貫通凹部に磁性体ペ
ーストの充填によって形成され、さらに、コイルパター
ンとなる導体膜は、塗布膜上に導電性ペーストの印刷に
より形成される。

【００１３】即ち、コイルの磁束を磁路となるコアは、
塗布膜の選択的な露光処理・現像処理によって形成され
た貫通凹部内に磁性体ペーストの充填するという積層体
の積層工程で形成することができる。しかも、この貫通
凹部、貫通凹部へのペーストの充填は、コイルを形成す
るための必須工程と実質的に同一であるため、極端な工
程の増加にはならず、簡単に確実に積層体内に磁路部材
を形成することができる。

【００１４】

【実施例】以下、本発明の積層インダクタ基板を図面を
用いて詳説する。

【００１５】図１は、第１の発明の積層インダクタ基板
の断面図である。尚、実施例では、積層体に内部配線パ
ターン、表面配線パターン、それらの間を接続するビア
ホール導体を有する回路部分を同時に配置した積層イン
ダクタ基板で説明する。

【００１６】図１において、積層インダクタ基板１０
は、例えば１０層のセラミック層１ａ〜１ｊの１０層の
積層された積層体１とから主に構成されて、必要に応じ
て積層体１の主面に端子電極、接続用パッドを含む表面
配線パターン７やチップ状電子部品、リード型電子部
品、ＩＣチップなどの電子部品８が搭載されている。

【００１７】セラミック層１ａ〜１ｊは、アルミナ、必
要に応じて添加するガラス成分を含む絶縁体セラミック
などから成り、その各セラミック層１ｄ〜１ｇの層間に
はコイルパターン２ｅ〜２ｇ（総称して「２」と記
す）、セラミック層１ｅ〜１ｇの層厚みを貫くビアホー
ル導体３ｅ〜３ｇ（総称して「３」と記す）が夫々形成
されて、これにより、積層体１内にコイル部分Ｌが内装
されることになる。

【００１８】また、積層体１には、コイル部分Ｌの磁路
を確保するための磁性体磁路部材６が形成されている。
磁性体磁路部材６は、コイル部分Ｌの概略中心部分を貫
くコイル中心軸部６ａ、コイル部分Ｌの上下に平面的に
配置された上下面部６ｂ、６ｃ、コイル部分Ｌの周囲を
取り巻く周囲部６ｄから成っている。例えば、磁性体磁
路部材６の中心軸部６ａ、周囲部６ｄは、セラミック層
１ｄ〜１ｇの厚み方向を貫くように形成されており、上
下面部６ｂ、６ｃは、セラミック層１ｃ、１ｈに相当す
る部分に形成されている。

【００１９】また、積層体１の各セラミック層１ａと１
ｂ、１ｂと１ｃ・・・１ｉと１ｊには、内部配線パター
ン４ｂ〜４ｊ（総称して「４」と記す）が配置されてお
り、また、各セラミック層１ａ〜１ｊの層の厚みには、
内部配線パターン４ｂ〜４ｊどうしを、また内部配線パ
ターン４間、と内部配線パターン４ｂ、４ｊと表面配線
パターン７とを接続するためのビアホール導体５ａ〜５
ｊ（総称して「５」と記す）が形成されている。これに
より、積層体１内部には、表面配線パターン７ととも
に、内部配線パターン４、ビアホール導体５からなる所
定回路部分Ｃの配線導体も形成されることになる。

【００２０】また、所定回路部分Ｃとコイル部分Ｌとは
接続されており、例えばコイルＬを構成するコイルパタ
ーン２ｄの一端と内部配線パターン４ｄとが互いに接続
しており、また、コイルパターン２ｇの他端から延びる
ビアホール導体３ｈと内部配線ハターン４ｉとが互いに
接続されている。

【００２１】ここで、セラミック層１ｅと１ｆとの間に
各パターンについて、図２で説明すると、セラミック層
１ｆ上の各パターンは、コイル部分Ｌと回路部分Ｃとを
有し、コイル部分Ｌは、例えば１．５ターンのコイルパ
ターン２ｆと磁性体磁路部材６（中心軸部６ａ、周囲部
６ｄ）が形成されている。尚、この中心軸部６ａ、周囲
部６ｄは、いずれもセラミック層１ｆの厚み全部を貫
き、下部に位置するセラミック層１ｅ、１ｇの磁性体磁
路部材６と一体化している。また、コイルパターン２ｆ
の一端にはセラミック層１ｅのビアホール導体３ｅと接
続するようになっており、また、他端はセラミック層１
ｆの厚みを貫くビアホール導体３ｆが形成されている。

【００２２】また、磁性体磁路部材６に囲まれた領域以
外には、回路部分Ｃを構成する所定内部配線パターン４
ｆが形成されている。尚、内部配線パターン４ｆの所定
位置には、セラミック層１ｆの厚みを貫くビアホール導
体５ｆが形成され、セラミック１ｆと１ｅとの間に形成
された内部配線パターン４ｅと接続している。

【００２３】以上のように、コイル部分Ｌは、回路部分
Ｃの内部配線パターン２ｄとセラミック層１ｄと１ｅに
配置されたコイルパターン２ｅの一端とが接続し、ま
た、コイルパターン２ｅの他端が、セラミック層１ｅを
貫くビアホール導体３ｅによって、セラミック層１ｅと
１ｆに配置されたコイルパターン２ｆの一端に接続さ
れ、コイルパターン２ｆの他端が、セラミック層１ｆを
貫くビアホール導体３ｆによって、セラミック層１ｆと
１ｇに配置されたコイルパターン２ｇの一端に接続さ
れ、コイルパターン２ｇの他端がビアホール導体３ｇを
介して内部配線パターン４ｉに接続されている。

【００２４】これにより、内部配線パターン４ｄと内部
配線パターン４ｉとの間に、所定ターン数のコイル部分
Ｌが配置されることになる。

【００２５】ここで、本発明の特徴的なことは、コイル
パターン２、ビアホール導体３から成るコイル部分Ｌの
磁路を確保する磁性体磁路部材６が、積層体１内に形成
されていることである。

【００２６】従って、コイル部分Ｌは高インダクタンス
を達成することができ、コイルの特性を向上させること
ができる。

【００２７】また、積層体１の表面に、磁性体磁路部材
６が突出することがないため、積層インダクタ基板１０
をプリント配線基板（不図示）に搭載する場合に、安定
的に簡単に搭載することができ、例えば、積層体１の表
面に表面配線パターン７を形成したり、電子部品８など
を搭載する場合でも、極めて簡単に行え、表面配線パタ
ーン７の設計自由度が向上し、高密度化が可能となる。

【００２８】さらに、回路部分Ｃを積層体１に内装した
場合、磁性体磁路部材６によって漏洩磁束を抑えること
ができ、回路部分Ｃに対して不要な磁束を与えることが
なく、回路動作の安定化も図れる。

【００２９】さらに、コイル部分Ｌの磁路部分のみに磁
性体材料からなる磁性体磁路部材６が配置されており、
積層体１全体が実質的に絶縁性セラミック材料で構成す
ることができるため、絶縁特性、強度に優れた積層体を
形成することができる。

【００３０】次に、このような積層インダクタ基板の製
造方法を図３〜図２７を用いて説明する。概略の製造方
法としては、支持基板上に、 （１）光硬化可能なモノマーを含有するセラミックスリ
ップ材を塗布・乾燥した塗布膜を形成する工程 （２）前記塗布膜を選択的な露光処理・現像処理によっ
て、ビアホール導体及び磁性体磁路部材となる位置に貫
通凹部を形成する工程 （３）前記磁性体磁路部材となる貫通凹部に磁性体ペー
ストを充填し、磁性体膜をを形成する工程 （４）前記ビアホール導体となる貫通凹部に導電性ペー
ストを充填して導体を形成するとともに、前記塗布膜上
に導電性ペーストを印刷して、コイルパターン及び内部
配線パターンとなる導体膜を形成する工程、の（１）〜
（４）の各工程を選択的に繰り返して、未焼成の積層体
を形成し、該未焼成の積層体を焼成処理するものであ
る。

【００３１】しかし、積層インダクタ基板は、積層体１
の内部及び表面に回路部分Ｃを形成することが一般的で
あるため、この回路部分Ｃを含む積層インダクタ基板の
製造方法で説明する。

【００３２】〔支持基板〕支持基板は、例えば、図３に
示すように、セラミック、ガラス、耐熱性樹脂などの基
板１５の積層側の表面に、基板平滑層１６が形成されて
いる。

【００３３】この基板平滑層１６は、光硬化可能なモノ
マー、バインダー、溶剤を均質混練したスリップ材を塗
布・乾燥して塗布膜を形成し、その後、塗布膜の全面に
露光処理して硬化することによって形成する。基板平滑
層１６の厚みは、少なくとも支持基板１５の凹凸を吸収
し得る程度の厚み、例えば２０μｍ以上である。尚、こ
の平滑層１６は基板１５の表面の凹凸を吸収して、積層
体１の表面の平坦化したり、またこの基板１５と当接す
る側の１層目の塗布膜の厚みを均一化して、焼成段階に
おける焼成収縮を均一化したりするものである。

【００３４】また、平滑層１６内に、加熱発砲材を含有
しておき、例えば、後述の乾燥処理温度以上で発砲反応
を行い、支持基板１５から積層体を剥離し易くしても構
わない。

【００３５】ここで、光硬化可能なモノマーは、比較的
低温で且つ短時間の焼成工程で焼失できるように熱分解
性に優れたものであり、また、スリップ材の塗布・乾燥
後の露光によって、光重合される必要があり、遊離ラジ
カルの形成、連鎖生長付加重合が可能で、２級もしくは
３級炭素を有したモノマーが好ましく、例えば少なくと
も１つの重合可能なエチレン系基を有するブチルアクリ
レート等のアルキルアクリレートおよびそれらに対応す
るアルキルメタクリレートが有効である。また、テトラ
エチレングリコールジアクリレート等のポリエチレング
リコールジアクリレートおよびそれらに対応するメタク
リレートなどが挙げられる。

【００３６】バインダーは、光硬化可能なモノマー同様
に熱分解性の良好なものでなくてはならない。同時にス
リップの粘性を決めるものである為、アクリル酸もしく
はメタクリル酸系重合体のようなカルボキシル基、アル
コール性水酸基を備えたエチレン性不飽和化合物が好ま
しい。

【００３７】尚、光硬化可能なモノマーとバインダーと
の比率は、１〜３：５程度に添加される。

【００３８】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。尚、水系溶剤の場合、光硬化可能なモ
ノマー及びバインダーは、水溶性である必要があり、モ
ノマー及びバインダには、親水性の官能基、例えばカル
ボキシル基が付加されている。その付加量は酸価で表せ
ば２〜３００あり、好ましくは５〜１００である。

【００３９】上述のスリップ材は、光硬化可能なモノマ
ー及びバインダが上述したように積層体の焼成の過程で
完全に熱分解しなくてはならないが、特に、６００℃以
下、好ましくは５００℃以下で分解する材料を選択す
る。

【００４０】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。

【００４１】スリップ材の塗布方法としては、例えば、
ドクターブレード法（ナイフコート法）、ロールコート
法、印刷法などが挙げられる。特に基板平滑層１６の表
面が平坦化することが容易なドクターブレード法などが
好適である。尚、塗布方法に応じて溶剤の添加量が調整
され、所定粘度に調整される。

【００４２】乾燥方法としては、バッチ式乾燥炉、イン
ライン式乾燥炉を用いて行われ、乾燥条件は、１２０℃
以下が望ましい。また、急激な乾燥は、表面にクラック
を発生される可能性があるため、急加熱を避けることが
重要となる。

【００４３】露光処理としては、塗布膜中に含まれる光
硬化可能なモノマーが光重合されるネガ型であるため、
塗布膜全面に低圧、高圧、超高圧の水銀灯系の露光光を
照射する。尚、露光条件は、１０〜２０ｍＷ／ｃｍ² の
露光光を約５〜３０秒程度照射して行う。これにより、
塗布膜は、光硬化可能なモノマーの光重合反応を起し、
光硬化されることになる。

【００４４】尚、上述の平滑層１６は、積層体に付着し
ていても、焼成処理で焼失されることになる。

【００４５】〔セラミック塗布膜〕セラミック塗布膜
は、支持基板またはそれまで工程の工程で形成した塗布
膜上に、セラミックスリップ材を塗布し、乾燥すること
によって形成される。

【００４６】セラミックスリップ材は、セラミック粉
末、必要に応じてガラスフリット、光硬化可能なモノマ
ー、バインダー、溶剤を均質混練して形成する。

【００４７】セラミック粉末は、クリストバライト、石
英、コランダム（αアルミナ）、ムライト、コージライ
トなどの絶縁セラミック材料などが挙げられ、その平均
粒径１．０〜６．０μｍ、好ましくは１．５〜４．０μ
ｍに粉砕したものを用いる。

【００４８】尚、セラミック材料は２種以上混合して用
いられてもよい。特に、コランダムを用いた場合、コス
ト的に有利となる。

【００４９】ガラスフリットは、焼成処理することによ
ってコージェライト、ムライト、アノーサイト、セルジ
アン、スピネル、ガーナイト、ウイレマイト、ドロマイ
ト、ペタライトやその置換誘導体の結晶やスピネル構造
の結晶相を析出するものであればよく、例えば、Ｂ₂ Ｏ
₃ 、ＳｉＯ₂ 、Ａｌ₂ Ｏ₃ 、ＺｎＯ、アルカリ土類酸化
物を含むガラスフリットが挙げられる。この様なガラス
フリットは、ガラス化範囲が広くまた屈伏点が６００〜
８００℃付近にあるため、８５０〜１０５０℃程度の低
温焼成に適し、内部配線パターン２となる導体膜との焼
結挙動が近似しているためである。尚、このガラスフリ
ットの平均粒径は、１．０〜６．０μｍ、好ましくは
１．５〜３．５μｍである。

【００５０】上述のセラミック材料とガラス材料との構
成比率は、８５０〜１０５０℃の比較的低温で焼成する
場合には、セラミック材料が１０〜６０ｗｔ％、好まし
くは３０〜５０ｗｔ％であり、ガラス材料が９０〜４０
ｗｔ％、好ましくは７０〜５０ｗｔ％である。

【００５１】光硬化可能なモノマーは、基板平滑層１６
に用いた材料ものが使用できる。これは、露光条件を略
同一とするためである。光硬化可能なモノマーは、露光
処理後の現像処理によって露光部分以外の部分が容易に
除去できるように所定量添加される。例えば、固形成分
（セラミック材料及びガラス材料) に対して５〜１５ｗ
ｔ％以下である。バインダーは、固形分との濡れ性も重
視する必要があり、基板平滑層１６に用いた材料ものが
使用できる。添加量としては固形分に対して２５ｗｔ％
以下が好ましい。

【００５２】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。尚、水系溶剤の場合、光硬化可能なモ
ノマー及びバインダーは、水溶性である必要があり、モ
ノマー及びバインダには、親水性の官能基、例えばカル
ボキシル基が付加されている。その付加量は酸価で表せ
ば２〜３００であり、好ましくは５〜１００である。

【００５３】付加量が少ない場合は水への溶解性、固定
成分の粉末の分散性が悪くなり、多い場合は熱分解性が
悪くなるため、付加量は、水への溶解性、分散性、熱分
解性を考慮して、上述の範囲で適宜付加される。

【００５４】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。

【００５５】このようなセラミックスリップ材の塗布の
塗布方法としては、上述したように、例えば、ドクター
ブレード法（ナイフコート法）、ロールコート法、印刷
法などが挙げられる。特に塗布膜の表面が平坦化するこ
とが容易なドクターブレード法などが好適である。

【００５６】乾燥方法としては、バッチ式乾燥炉、イン
ライン式乾燥炉を用いて行われ、乾燥条件は、１２０℃
以下が望ましい。また、急激な乾燥は、塗布膜の表面に
クラックを発生される可能性があるため、急加熱を避け
ることが重要となる。

【００５７】〔ビアホール導体及び磁性体磁路部材とな
る貫通凹部〕貫通凹部は、例えば支持基板１５や下部に
位置する塗布膜の全面に渡って形成された塗布膜には、
ビアホール導体３、５及び磁性体磁路部材６となる位置
に貫通凹部を形成する。具体的には、選択的な露光処理
と、現像処理によって形成する。

【００５８】選択的な露光処理は、図４（ａ）に示すよ
うに、例えば、焼成処理されてセラミック層１ｆとなる
塗布膜１０ｆ上に、ビアホール導体３、５及び磁性体磁
路部材６となる貫通凹部３０、５０、６０を形成したい
位置のみが露光を遮断する形状のフォトターゲット４５
を載置、または近接して配置して、図には、図４（ｂ）
に示すように、フォトターゲット４５越しに露光光Ｘを
照射することによって行われる。露光条件は、尚、露光
条件は、低圧、高圧、超高圧の水銀灯系の露光光を、例
えば１０〜２０ｍＷ／ｃｍ² を約５〜３０秒程度照射し
て行う。

【００５９】これにより、露光光が照射された塗布膜１
０ｆの貫通凹部３０、５０、６０となる部位３０’、５
０’、６０’以外部分は、光硬化可能なモノマーの光重
合反応を起し、塗布膜１０ｆが選択的に光硬化されるこ
とになる。

【００６０】現像処理は、現像液によって、塗布膜１０
ｆ中に光硬化されていない部分を除去する処理である。
具体的には、図４（ｃ）に示すように、塗布膜１０ｆ上
からフォトターゲット４５を除去して、有機系のクロロ
セン、１，１，１−トリクロロエタン、アルカリ系の水
溶剤などの現像溶剤を、例えばスプレー現像法やパドル
現像法によって噴射したり、接触したり、浸漬したりす
る。その後、必要に応じて洗浄及び乾燥を行なう。これ
により、塗布膜１０ｆで露光されなかった部分のみが除
去されて、ビアホール導体３、５及び磁性体磁路部材６
となる貫通凹部３０、５０、６０が形成される。

【００６１】上述のような選択的な露光処理・現像処理
によって形成された貫通凹部３０、５０、６０は、実質
的にフォトターゲット４５のパターン精度によって、形
状が決定される。しかも、この露光処理・現像処理は、
半導体チップの配線処理などに使用されるものであり、
非常に微細でかつ精度の高い処理が可能となる。即ち、
ビアホール導体３、５、磁性体磁路部材６の形状を、そ
こに流れる電流量、磁束量によって大きくする事がで
き、導体抵抗による損失を低減することを意味する。ま
た、貫通凹部３０、５０、６０の形成位置も、フォトタ
ーゲット４５の位置合わせ精度によって決定されるた
め、これもまた精度の高い処理が可能となる。即ち、ビ
アホール導体３、５の接続信頼性が向上し、磁性体磁路
部材６の積層信頼性が向上するを意味する。

【００６２】〔磁性体磁路部材となる磁性体部分〕磁性
体磁路部材６となる磁性体膜６１中心軸部６ａ、上下面
部６ｂ、６ｃ、周囲部６ｄから成る）は、塗布膜に形成
した貫通凹部６０（磁性体磁路部材６となる貫通凹部）
に、磁性体ペーストを選択的に充填し、乾燥して形成さ
れる。

【００６３】磁性体ペーストは、Ｎｉ−Ｚｎフェライ
ト、Ｍｎ−Ｚｎフェライト（広義の意味でセラミックと
いう）なとの磁性体セラミック材料の粉末、必要に応じ
てガラスフリット、バインダー、溶剤、必要応じて光硬
化可能なモノマー、を均質混練して形成されたものであ
り、磁性体セラミック粉末の平均粒径１．０〜６．０μ
ｍ、好ましくは１．５〜４．０μｍが望ましい。また、
特性上、ガラスフリットは省略されるべきであるもの
の、焼結挙動を、塗布膜などと近似させるために所定量
含有させても構わない。

【００６４】充填方法は、貫通凹部６０に充填すること
から、選択的なスクリーン印刷方法で、また、ディスペ
ンサーを用いた注入方法で行うことができる。また、磁
性体ペーストに光硬化可能なモノマーを含有させ、全て
の貫通凹部３０、５０、６０を含む塗布膜の全面に磁性
体塗布膜をドクターブレード法などで形成した後、磁性
体磁路部材６となるべき貫通凹部６０に充填された磁性
体塗布膜のみを上述の選択的な露光方法で光硬化を行
い、その他の部分の磁性体塗布膜を現像処理によって除
去しても構わない。

【００６５】〔ビアホール導体となる導体〕ビアホール
導体３、５となる導体は、塗布膜に形成した貫通凹部３
０、５０（ビアホール導体となる貫通凹部）に、導電性
ペーストを選択的に充填して形成される。

【００６６】導電性ペーストは、Ａｇ系（Ａｇ単体、Ａ
ｇ−ＰｄなどのＡｇ合金）、Ｃｕ系（Ｃｕ単体、Ｃｕ合
金）など導体材料粉末、例えば銀系粉末と、低融点ガラ
ス成分と、バインダーと、溶剤と、必要に応じて光硬化
可能なモノマーとを均質混練して形成されたものであ
る。充填方法は、貫通凹部３０、５０に充填することか
ら、選択的なスクリーン印刷方法で、また、ディスペン
サーを用いた注入方法で行うことができる。尚、選択的
なスクリーン印刷方法で充填を行う場合、次に説明する
内部配線パターン４、コイルパターン２となる導体膜と
同時に形成することが望ましい。

【００６７】〔コイルパターン及び内部配線パターンと
なる導体膜〕コイルパターン２及び内部配線パターン４
となる導体膜は、上述の導電性ペーストを用いて、所定
パターンとなるようにセラミック塗布膜上に形成され
る。この時、同時にビアホール導体３となる導体も形成
してもよい。

【００６８】形成方法としては、所定形状が印刷できる
スクリーンを用いてスクリーン印刷して形成する。ま
た、上述の導電性ペーストに光硬化可能なモノマーを含
有させておくことが望ましい。これは、所定形状のコイ
ルパターン２、内部配線パターン４となる導体膜を形成
した後に、上述の露光条件で光硬化を行うが、このよう
にすれば、その導体膜の表面にセラミックスリップ材で
塗布膜を形成し、さらに貫通凹部を形成し、この貫通凹
部から露出するコイルパターン２、内部配線パターン４
となる導体膜が露出しても、現像液に侵されることが一
切ないためである。

【００６９】また、別の形成方法として、導電性ペース
トに光硬化可能なモノマーを含有させておき、塗布膜の
全面、または所定パターンを含む粗い形状に、導体塗布
膜を塗布または印刷で形成し、その後、選択的な露光処
理によって、所定形状となるように導体膜を光硬化を行
い、不要な導体膜を現像処理によって除去することもで
きる。これによれば、コイルパターン２、内部配線パタ
ーン４の微細加工ができるとともに、上述した後工程に
用いられる現像液による浸食などが一切起こらない。

【００７０】次に、積層インダクタ基板を形成する全体
の工程を図５の工程図、図６〜図２７の主要工程におけ
る断面概略図を用いて説明する。

【００７１】〔準備工程〕先ず、図５の（ａ）の工程と
して、平滑層１６が形成された支持基板１５、セラミッ
クスリップ材、磁性体ペースト、導電性ペーストを用意
する。

【００７２】〔積層工程〕 （回路部分Ｃのみ）次に、図５の（ｂ）の工程として、
図６に示すように、支持基板１５の平滑層１６上に、セ
ラミック層１ｊとなる塗布膜１０ｊを形成する。

【００７３】次に、図５の（ｃ）の工程として、図７に
示すように、塗布膜１０ｊに、ビアホール導体５ｇとな
る貫通凹部５０を形成する。

【００７４】次に、図５の（ｄ）の工程として、図８に
示すように、塗布膜１０ｊの貫通凹部５０内にビアホー
ル導体５ｊとなる導体５１を充填するとともに、塗布膜
１０ｊ上に、セラミック層１ｉと１ｊとの間の内部配線
パターン４ｊとなる導体膜４０を形成する。

【００７５】次に、図５の（ｂ）〜（ｄ）の工程を繰り
返して、塗布膜１０ｊ上に、塗布膜１０ｉを形成し、さ
らに、塗布膜１０ｉの厚み方向にビアホール導体５ｉと
なる導体５１を形成し、内部配線パターン４ｉとなる導
体膜４０を形成する。

【００７６】次に、図５の（ｅ）の工程として、図９に
示すように、塗布膜１０ｉ上に塗布膜１０ｈを形成す
る。

【００７７】（回路部分Ｃ及びコイル部分Ｌを並設）次
に、図５の（ｆ）の工程として、図１０に示すように、
塗布膜１０ｈに、ビアホール導体５、磁性体磁路部材６
となる貫通凹部５０、６０を形成する。

【００７８】次に、図５の（ｇ）の工程として、図１１
に示すように、磁性体磁路部材６となる貫通凹部６０
に、磁性体ペーストを選択的に印刷や塗布（選択的露光
・現像を含む）により、磁性体膜６１を形成する。

【００７９】次に、図５の（ｈ）の工程として、図１２
に示すように、ビアホール導体５となる貫通凹部５０に
ビアホール導体５となる導体５１を充填するとともに、
塗布膜１０ｈ上に、セラミック層１ｈと１ｉとの間の内
部配線パターン４ｈとなる導体膜４０を形成する。

【００８０】次に、図５の（ｉ）の工程として、図１３
に示すように、塗布膜１０ｈ上に塗布膜ｇを形成する。

【００８１】次に、図５の（ｊ）の工程として、図１４
に示すように、塗布膜１０ｇに、ビアホール導体３、
５、磁性体磁路部材６となる貫通凹部３０、５０、６０
を形成する。

【００８２】次に、図５の（ｋ）の工程として、図１５
に示すように、磁性体磁路部材６となる貫通凹部６０
に、磁性体ペーストを選択的に印刷や塗布（選択的露光
・現像を含む）により、磁性体膜６１を形成する。

【００８３】次に、図５の（ｌ）の工程として、図１６
に示すように、ビアホール導体３、５となる貫通凹部３
０、５０にビアホール導体３、５となる導体を充填する
とともに、塗布膜１０ｇ上に、セラミック層１ｉと１ｇ
との間のコイルパターン２ｇ、内部配線パターン４ｇと
なる導体膜２０、４０を形成する。

【００８４】次に、図５の（ｉ）〜（ｌ）の工程を繰り
返して、塗布膜１０ｇ上に、塗布膜１０ｆを形成し、さ
らに、塗布膜１０ｆの厚み方向にビアホール導体３ｆ、
５ｆとなる導体３１、５１を形成し、コイルパターン２
ｆ、内部配線パターン４ｆとなる導体膜２０、４０を形
成し、さらに、塗布膜１０ｅを形成し、さらに、塗布膜
１０ｅの厚み方向にビアホール導体３ｅ、５ｅとなる導
体３１、５１を形成し、コイルパターン２ｅ、内部配線
パターン４ｅとなる導体膜２０、４０を形成し、さら
に、さらに、塗布膜１０ｄを形成し、さらに、塗布膜１
０ｄの厚み方向にビアホール導体３ｄ、５ｄとなる導体
３１、５１を形成し、コイルパターン２ｄ、内部配線パ
ターン４ｄとなる導体膜２０、４０を形成する。この状
態を図１７に示す。

【００８５】次に、図５の（ｍ）の工程として、図１８
に示すように、塗布膜１０ｄ上に塗布膜ｃを形成する。

【００８６】次に、図５の（ｎ）の工程として、図１９
に示すように、塗布膜１０ｃに、ビアホール導体５ｃ、
磁性体磁路部材６となる貫通凹部５０、６０を形成す
る。

【００８７】次に、図５の（ｏ）の工程として、図２０
に示すように、磁性体磁路部材６となる貫通凹部６０
に、磁性体ペーストを選択的に印刷や塗布（選択的露光
・現像を含む）により、磁性体膜６１を形成する。

【００８８】次に、図５の（ｐ）の工程として、図２１
に示すように、ビアホール導体５となる貫通凹部５０に
ビアホール導体５となる導体を充填するとともに、塗布
膜１０ｃ上に、セラミック層１ｂと１ｃとの間の内部配
線パターン４ｃとなる導体膜４０を形成する。

【００８９】（回路部分Ｃのみ）次に、図５の（ｑ）の
工程として、図２２に示すように、塗布膜１０ｃ上に塗
布膜ｂを形成する。

【００９０】次に、図５の（ｒ）の工程として、図２３
に示すように、塗布膜１０ｂに、ビアホール導体５ｂと
なる貫通凹部５０を形成する。

【００９１】次に、図５の（ｓ）の工程として、図２４
に示すように、ビアホール導体５ｂとなる貫通凹部５０
にビアホール導体５となる導体を充填するとともに、塗
布膜１０ｂ上に、セラミック層１ａと１ｂとの間の内部
配線パターン４ｂとなる導体膜４０を形成する。

【００９２】次に、図５の（ｑ）〜（ｓ）の工程を繰り
返して、塗布膜１０ｂ上に塗布膜１ａを形成し、ビアホ
ール導体５ａとなる貫通凹部５０を形成し、ビアホール
導体５となる導体を充填する。

【００９３】以上で積層工程が完了し、図２５に示すよ
うに、支持基板１５上に、平滑層１６を含む未焼成状態
の積層体１が達成されることになる。

【００９４】〔剥離工程〕次に、図５の（ｂ）〜（ｓ）
の工程で支持基板１５上に形成した積層体を、図５の
（ｔ）の工程として、支持基板１５から基板平滑層１６
を含むセラミック塗布膜１０ａ〜１０ｊ、コイルパター
ン２となる導体膜２０、内部配線パターン４となると導
体膜４０、ビアホール導体３、５となる導体３１、５
１、磁性体磁路部材６となる磁性体膜６１から成る積層
体を剥離する。

【００９５】上述のように剥離界面は、支持基板１５と
基板平滑層１６との界面となり、積層体側に基板平滑層
１６が存在することになる。従って、剥離を機械的に、
例えば支持基板１５を湾曲させてり、剥離界面にカッタ
ー刃を平面状に摺動したりしても、積層体そのものに悪
影響（剥離による亀裂など）がなく安定して剥離するこ
とができる。

【００９６】尚、この剥離工程に先立って、積層体の主
面に、個々の積層インダクタ基板を抽出できるように、
分割溝を形成してもよい。

【００９７】〔焼成工程〕次に、図５（ｕ）工程とし
て、図２６に示すように、基板平滑層１６、セラミック
塗布膜１０ａ〜１０ｊ、コイルパターン２となる導体膜
２０、内部配線パターン４となると導体膜４０、ビアホ
ール導体３、５となる導体３１、５１、磁性体磁路部材
６となる磁性体膜６１から成る積層体を焼成処理する。

【００９８】具体的には、焼成処理は、脱バインダ過程
と焼結過程からなり、特に、導体膜２０、４０、導体３
１、５１などの材料によって、焼成雰囲気は異なり、さ
らに、セラミック塗布膜１０ａ〜１０ｊの材料、導体膜
２０、４０、導体３１、５１などの材料の焼結挙動によ
って、焼結ピーク温度がことなる。

【００９９】例えば、脱バインダ過程は、セラミック塗
布膜１０ａ〜１０ｊ、磁性体膜６１、導体膜２０、４
０、導体３１、５１などに含まれる有機成分を除去し
て、そして、基板平滑層１６を焼失するためのものであ
り、例えば６００℃以下の温度領域で行われる。

【０１００】また、焼結過程は、セラミック塗布膜１０
ａ〜１０ｊ、磁性体膜６１のセラミック粉末の周囲にガ
ラス成分を介在させたして、積層体に所定強度を与え、
各導体膜２０、４０、導体３１、５１の金属粉末を粒成
長させて、低抵抗化するものであり、ピーク温度８５０
〜１０５０℃に達する温度領域で行われる。

【０１０１】焼成雰囲気は、導電性ペーストの金属材料
に、Ａｇ系、Ａｕ系を用いた場合、、大気（酸化性）雰
囲気又は中性雰囲気で行われ、Ｃｕ系を用いた場合、還
元性雰囲気又は中性雰囲気で行われる。

【０１０２】これにより、セラミック塗布膜１０ａ〜１
０ｊは、セラミック層１ａ〜１ｊとなり、導体膜２０は
コイルパターン２となり、導体膜４０は内部配線パター
ン４となり、導体３１、５１は夫々ビアホール導体３、
５となり、磁性体膜６１は磁性体磁路部材６となる。

【０１０３】〔表面処理工程〕次に、図５の（ｕ）の工
程として、図２７に示すように、焼成処理された大型積
層体基板の両主面に表面処理を行う。

【０１０４】例えば、大型積層体基板の両主面に、セラ
ミック層１ａに形成したビアホール導体３と接続するよ
うに、例えば銅系導電性ペーストの印刷・乾燥、焼きつ
けにより、表面配線パターン７を形成する。ここで、銅
系の表面配線パターン７は、銀系導体のビアホール導体
５ａとが接合することになるが、銀と銅との共晶温度を
考慮して、表面配線パターン７は、低温焼成（６００〜
７８０℃）用Ｃｕ系の導電性ペーストを用いて、還元性
雰囲気や中性雰囲気中で行うことが重要である。その
後、必要に応じて、厚膜抵抗膜や保護膜などを形成し
て、各種電子部品８を搭載する。

【０１０５】その後、焼成前に形成した分割溝にそっ
て、大型積層体基板を所定形状の積層体に分割する。こ
れによって、図１に示す構造の積層インダクタ基板が完
成する。

【０１０６】以上の製造方法によれば、コイル部分Ｌと
なるコイルパターン２とビアホール導体３とが、内部配
線パターン４、ビアホール導体５と同時に形成され、積
層体１の内部にコイル部分Ｌ、回路部分Ｃを簡単に形成
することができるとともに、しかも、このコイル部分Ｌ
で発生する磁束が通過する磁性体磁路部材６も、積層工
程中で形成でき、積層体１内に内装することができ、磁
性体磁路部材６による特性が向上したコイル部分Ｌを簡
単に、回路部分Ｃを構成する内部配線パターン４などに
接続することができ、高密度配線され、全体がコンパク
トとなった積層インダクタ基板を簡単に形成することが
できる。

【０１０７】ビアホール導体３、５において、その形状
は、セラミック塗布膜１０ｅ〜１０ｇに施す選択的な露
光処理に用いるフォトターゲット４５のパターンによっ
て制御されるため、任意形状となることができる。従っ
て、ビアホール導体３、５にに流れる電流に応じて形状
を任意に設定することがてき、導体損失の小さいコイル
部分Ｌ、回路部分Ｃを形成することができる。また、ビ
アホール導体３、５の形成位置についても、フォトター
ゲット４５の位置制御によってのみ決定されるため、ビ
アホール導体３、５を介して接続しあうコイルパターン
２、内部配線パターン４の接続信頼性も大きく向上す
る。

【０１０８】磁性体磁路部材６において、セラミック塗
布膜１０ｃ〜１０ｈの選択的な露光処理・現像処理によ
って形成された貫通凹部６０に、磁性体ペーストを充填
することによって形成されるため、磁性体磁路部材６を
形成するにあたり、例えば上下部材、周囲部材、中心部
材などの区別することなく、その形状を任意に設定する
とも容易である。しかも、セラミック塗布膜１０ｃ〜１
０ｈと一体的に焼成処理されるため、積層体１内に強固
に一体化するため、従来のように、未焼成状態の基板に
形成した貫通穴（焼結によってその貫通穴の形状が変化
する）に、挿入する必要がなく、その形成が格段に向上
する。

【０１０９】また、セラミック塗布膜１０ａ〜１０ｊに
おいて、セラミックスリップ材をドクターブレード法な
どによって、支持基板１５上、下部のセラミック塗布膜
１０ｂ〜１０ｊ上の全面にセラミック塗布膜１０ａ〜１
０ｊを形成するため、塗布した塗布膜１０ａ〜１０ｊの
表面が常に均一化し、しかも、その厚みの制御が極めて
容易となる。これは、塗布膜１０ａ〜１０ｊ上に形成さ
れるコイルパターン２、内部配線パターン４となる導体
膜２０、４０、焼成した後においては、表面配線パター
ン７や厚膜抵抗体膜、電子部品の形成、搭載などが安定
するとともに、積層数が増加しても、積層歪みなどが一
切おこらない。また、塗布膜１０ａ〜１０の一層あたり
の膜厚が均一であるため、露光処理した場合、均一条件
で安定的に露光処理することができる。

【０１１０】尚、上述の製造工程において、表面配線パ
ターン７は、図５の（ｖ）工程で形成したが、表面配線
パターン７を未焼成の積層体の表面に導体膜を形成し
て、積層体と同時に焼成処理しても構わない。また、一
方主面側の表面配線パターン７のみを、積層工程の最初
に形成しても構わない。このようにする、表面配線パタ
ーン７となる導体膜を乾燥した場合、導体の表面が凹む
傾向があるが、凹んだ表面は積層体の内部側となり、表
面配線パターン７の表面と積層体１の表面を均一な面と
することができる。従って、厚膜抵抗体膜を形成した場
合、表面配線パターン７と接続する部分における段切れ
が一切発生せず、電子部品８を安定的に搭載することが
でき、仮にその表面配線パターン７にワイヤボンディン
グ細線を施す場合にワイヤボンディングに必要な面積で
形成することができる。

【０１１１】また、分割溝の形成や、そのみ分割溝に沿
って行う分割処理は、各積層インダクタ基板の表面構造
において、任意に行うことができる。

【０１１２】尚、上述の実施例では、１０層のセラミッ
ク層から成る積層体を例にして形成したが、その積層数
はコイル部分Ｌの形状、回路部分Ｃの構成によって任意
に換えることができる。また、積層体１には、磁性体磁
路部材６が露出していないが、表面配線パターン７の高
密度化を要求しない場合は、磁性体磁路部材６から露出
するようにしても構わない。さらに、積層体１内には、
１０のコイル部分Ｌのみが形成されるてきるが、コイル
部分Ｌを複数形成し、夫々に磁性体磁路部材６を構成し
てもよい、また、複数のコイル部分Ｌを形成し、共通の
磁性体磁路部材６を形成してトランス部品としてもよ
い。

【０１１３】また、実施例では、回路部分Ｃを配置した
積層インダクタ基板であるが、回路部分Ｃを省略したコ
イル成分Ｌのみで構成した積層インダクタ基板であって
も構わない。

【０１１４】

【発明の効果】以上のように本発明によれば、セラミッ
ク層を積層して成る積層体内に、コイルパターン、ビア
ホール導体とからなるコイルが配置されており、さら
に、このコイルの閉磁路構成する磁性体磁路部材が配置
されているため、コイルの特性を向上させることができ
る。しかも、漏れ磁束を減少させることができるため、
例えば、積層体内に内部配線パターンを配置した場合、
漏洩磁束による回路の悪影響を防止することもできる。

【０１１５】しかしも、積層体内に磁性体磁路部材が配
置されているため、少なくとも積層体の主面から磁性体
磁路部材が突出することがなく、プリント配線マザーボ
ードに搭載する際には非常に簡単に安定して搭載するこ
とができる。

【０１１６】また、第２の発明によれば、コイルの磁束
を閉磁路回路となる磁性体磁路部材は、塗布膜の選択的
な露光処理・現像処理によって形成された貫通凹部内に
磁性体ペーストの充填するという積層体の積層工程内で
形成することができ、しかも、この貫通凹部がビアホー
ル導体を形成するための必須工程であるため、極端な工
程の増加とはならず、簡単に確実に形成することができ
る。

【図面の簡単な説明】

【図１】本発明の積層インダクタ基板の断面図である。

【図２】本発明の積層インダクタ基板の中ので所定セラ
ミック層間のパターンを説明するための概略平面図であ
る。

【図３】本発明の積層インダクタ基板の製造方法に用い
る支持基板の断面概略図である。

【図４】（ａ）〜（ｃ）は、本発明の積層インダクタ基
板の製造方法に用いる選択的な露光処理・現像処理を説
明する図である。

【図５】本発明の積層インダクタ基板の製造方法に説明
するための工程図である。

【図６】本発明の積層インダクタ基板の製造方法の主面
工程における断面図である。

【図７】本発明の積層インダクタ基板の製造方法の主面
工程における断面図である。

【図８】本発明の積層インダクタ基板の製造方法の主面
工程における断面図である。

【図９】本発明の積層インダクタ基板の製造方法の主面
工程における断面図である。

【図１０】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図１１】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図１２】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図１３】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図１４】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図１５】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図１６】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図１７】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図１８】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図１９】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図２０】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図２１】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図２２】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図２３】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図２４】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図２５】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図２６】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【図２７】本発明の積層インダクタ基板の製造方法の主
面工程における断面図である。

【符号の説明】

１０・・・・・・積層インダクタ基板 １・・・・・・・積層体 １ａ〜１ｊ・・・セラミック層 １０ａ〜１０ｊ・・・絶縁膜 ２、２ｅ〜２ｇ・・・コイルパターン ３、３ｅ〜３ｇ・・・ビアホール導体 ４、４ｂ〜４ｊ・・・内部配線パターン ５、５ａ〜５ｊ・・・ビアホール導体 ６・・・・・・・・・磁性体磁路部材 ７・・・・・・・・・表面配線パターン ８・・・・・・・・・電子部品 １５・・・・・・・・支持基板 ２０・・・・・・・・コイルパターンとなる導体膜 ３０・・・・・・・・ビアホール導体となる貫通凹部 ３１・・・・・・・・ビアホール導体となる導体 ４０・・・・・・・・内部配線パターンとなる導体膜 ５０・・・・・・・・ビアホール導体となる貫通凹部 ５１・・・・・・・・ビアホール導体となる導体 ６０・・・・・・・・磁性体磁路部材となる貫通凹部 ６１・・・・・・・・磁性体磁路部材となる磁性体膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】 セラミック層を複数積層して成る積層体
   に、前記セラミック層間に形成したコイルパターンと該
   セラミック層間を貫くビアホール導体とから成るコイル
   を内装して成る積層インダクタ基板において、 前記積層体に、前記コイルの磁束が通過する磁性体磁路
   部材を一体的に配置したことを特徴とする積層インダク
   タ基板。
2. 【請求項２】 セラミック層を複数積層して成る積層体
   に、前記セラミック層間に形成したコイルパターンと該
   セラミック層間を貫くビアホール導体とによって形成さ
   れれたコイル及び該コイルの磁束が通過する磁性体磁路
   部材を一体的に配置して成る積層インダクタ基板の製造
   方法であって、 前記積層体は、支持基板上に、以下の（１）〜（４）の
   各工程を選択的に繰り返して、未焼成の積層体を形成
   し、該未焼成の積層体を焼成処理することを特徴とする
   積層インダクタ基板の製造方法。 （１）光硬化可能なモノマーを含有するセラミックスリ
   ップ材を塗布・乾燥した塗布膜を形成する工程 （２）前記塗布膜を選択的な露光処理・現像処理によっ
   て、ビアホール導体及び又は磁性体磁路部材となる位置
   に貫通凹部を形成する工程 （３）前記磁性体磁路部材となる貫通凹部に磁性体ペー
   ストを充填し、磁性体膜を形成する工程 （４）前記ビアホール導体となる貫通凹部に導電性ペー
   ストを充填して導体を形成するとともに、前記塗布膜上
   に導電性ペーストを印刷して、コイルパターンとなる導
   体膜を形成する工程