JPH0845809A - 露光方法及びその露光装置 - Google Patents

露光方法及びその露光装置

Info

Publication number
JPH0845809A
JPH0845809A JP6197384A JP19738494A JPH0845809A JP H0845809 A JPH0845809 A JP H0845809A JP 6197384 A JP6197384 A JP 6197384A JP 19738494 A JP19738494 A JP 19738494A JP H0845809 A JPH0845809 A JP H0845809A
Authority
JP
Japan
Prior art keywords
exposure
pattern
fields
semiconductor substrate
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6197384A
Other languages
English (en)
Inventor
Akihiro Endo
章宏 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6197384A priority Critical patent/JPH0845809A/ja
Publication of JPH0845809A publication Critical patent/JPH0845809A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 断線のない半導体デバイスパターンの形成が
可能な露光方法及びその装置を提供する。 【構成】 隣接し合う露光フィールドの境界部分で分断
され、この分断された部分を互いに接続させて2つの露
光フィールドにまたがって形成されるパターンを半導体
基板上に形成する露光方法であって、前記2つの露光フ
ィールド内にそれぞれ設けられるパターンの終端が前記
露光フィールドの境界部分で互いにオーバーラップする
ようにして前記パターンを露光するようにした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体の製造工程にお
いて半導体基板上に製作するマスクパターンを電子ビー
ム等で露光して作るための露光方法及びその露光装置に
関するものである。
【0002】
【従来の技術】図12は、半導体の製造工程においてウ
エハ上に製作するマスクパターンを電子ビーム装置を用
いて露光して作るプロセスの一例を示す図である。図1
2に示すプロセスでは、まずパターン設計が行われ、こ
こで半導体デバイスパターンを作成する。次に、この半
導体デバイスパターンのデータを電子ビーム露光装置が
認識して露光できる書式に変換することによって露光デ
ータを作成し、これを電子ビーム露光装置を用いて半導
体基板上に露光することによて所望のパターンを形成す
るという手順で行われる。また、露光データの作成にお
いては、図13に示すように、半導体パターン1が露光
フィールド2の単位で分割され、露光装置はこの露光フ
ィールド2の単位で順に露光を繰り返すことによって半
導体デバイスパターン1の全体を半導体基板上に形成す
る。
【0003】
【発明が解決しようとする課題】上述したように、従来
の露光装置においては、露光フィールド2の単位で順に
露光を繰り返して、半導体デバイスパターン1の全体を
半導体基板上に形成しているが、この場合における各露
光フィールド2の位置決め精度並びにその安定性は、半
導体デバイスパターン1を半導体基板上に形成する上で
非常に重要なことである。これについて、図14及び図
15を用いてさらに説明する。
【0004】すなわち、図14は露光フィールド2の一
部を拡大したものであり、図中、符号Aの点と符号Bの
点を結ぶA−B線、並びに符号Cの点と符号Dの点とを
結ぶC−D線は、露光フィールド2,2間の境界を示し
ており、図15は半導体基板上のB点の周囲に形成され
た半導体デバイスパターンの一部を拡大して示してい
る。そして、従来における半導体デバイスパターンで
は、ビーム偏向系の補正誤差及びその経時変化や、露光
ステージの振動、半導体基板の平面歪み等によって各々
発生する露光フィールド2の位置決め誤差並びにその変
動等により、図15中にパターンP1 ,P2 で示すよう
に境界部A−B,B−Cの部分が離れて断線が起こり易
く、半導体デバイスを作動させる上で致命的な欠陥が生
じる虞があった。
【0005】そこで、この境界部分は位置決め精度が最
も要求されるところであるが、この位置決め精度には限
界があり、今後益々微細化が進む傾向にある半導体デバ
イスの製造に対して十分に対応することができない虞が
あり、問題となっている。
【0006】本発明は、上記問題点に鑑みてなされたも
のであり、その目的は断線のない半導体デバイスパター
ンの形成が可能な露光方法及びその装置を提供すること
にある。
【0007】
【課題を解決するための手段】この目的は、本発明の方
法にあっては、隣接し合う露光フィールドの境界部分で
分断され、この分断された部分を互いに接続させて2つ
の露光フィールドにまたがって設けられるパターンを半
導体基板上に形成する露光方法において、前記2つの露
光フィールド内にそれぞれ設けられるパターンの終端が
前記露光フィールドの境界部分で互いにオーバーラップ
するようにして前記パターンを露光するようにして達成
される。
【0008】また、この目的は、本発明の装置にあって
は、隣接し合う露光フィールドの境界部分で分断され、
この分断された部分を互いに接続させて2つの露光フィ
ールドにまたがって形成されるパターンを半導体基板上
に形成する露光装置において、前記パターンを隣接し合
う露光フィールド境界部分で分断し、この分断された部
分の各パターンの各々の終端を前記露光フィールドの境
界部分で互いにオーバーラップするように処理するため
の境界処理回路を設けた構成とすることによって達成さ
れる。
【0009】
【作用】これによれば、露光フィールド間でオーバーラ
ップして露光されているパターンを有しているので、ビ
ーム偏向系の補正誤差及びその経時変化や、露光ステー
ジの振動、半導体基板の平面歪み等によって各々発生す
る露光フィールドの位置決め誤差並びにその変動等が生
じても断線等が生じることもなくなる。
【0010】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。図1乃至図4は本発明の第1の実施例
を示し、図1はこの露光手順を用いて半導体基板上に作
られたデバイスパターンの一部を拡大して示しており、
図2乃至図4は図1に示すデバイスパターンが作られる
までの手順を示している図である。次に、図1に示すデ
バイスパターンを作る手順を図2乃至図4と共に説明す
る。
【0011】まず、半導体基板上に形成されるデバイス
パターンの中、図2に示すように境界部B−Cを横切っ
て2つの露光フィールド2a,2bにまたがって形成さ
れるパターンpが存在する場合は、パターンpを境界部
B−Cで露光フィールド2a側と露光フィールド2b側
とに分断し、露光フィールド2a側に存在するパターン
をpa (図3参照)、露光フィールド2b側に存在する
パターンをpb (図4参照)とする。
【0012】次に、互いに隣接し合うパターンpa ,p
b の終端を、それぞれd=0.15μmだけ信号データ上で
延長処理を行った後(図3及び図4参照)、露光装置の
書式で出力して露光データを作成する。また、この露光
データを露光装置に入力した後、各露光フィールド2a
,2b の終端におけるサイズをそれぞれd=0.15μm
拡張して半導体基板上に露光する。すると、図1に示す
デバイスパターンが形成される。すなわち、この図1に
示すデバイスパターンでは、図1に示すように露光フィ
ールド2a ,2b 間で2d=0.3 μmがオーバーラップ
して露光され、この二重露光された領域(2d)を半導
体基板上に有することになる。
【0013】したがって、この第1の実施例では、露光
フィールド2a ,2b 間で2d=0.3 μmがオーバーラ
ップして露光されているパターンを有しているので、ビ
ーム偏向系の補正誤差及びその経時変化や、露光ステー
ジの振動、半導体基板の平面歪み等によって発生する露
光フィールド2の位置決め誤差並びにその変動等が生じ
ても断線等が生じることもなくなる。また、今後微細化
が進んでも、十分に対応することが可能になる。
【0014】図5乃至図7は本発明の第2の実施例を示
しているもので、図5はこの露光手順を用いて半導体基
板上に作られたデバイスパターンを、図6及び図7は図
5に示すデバイスパターンが作られるまでの手順を各々
示している図である。そこで、次に図5に示すデバイス
パターンを作る手順を図6及び図7と共に説明する。な
お、図5乃至図7において図1乃至図4と同一符号を示
したものは図1乃至図4と同一のものを示している。
【0015】まず、半導体基板上に形成されるデバイス
パターンの中、第1の実施例の場合と同様に、境界部B
−Cを横切って2つの露光フィールド2a,2bにまた
がって形成されるパターンpが存在する場合は、パター
ンpを境界部B−Cで露光フィールド2a側と露光フィ
ールド2b側とに分断し、露光フィールド2a側に存在
するパターンをpa1(図6参照)、露光フィールド2b
側に存在するパターンをpb1(図7照)とする。
【0016】次に、互いに隣接し合うパターンpa1,p
b1の終端を、それぞれd1 =0.15μmだけ信号データ上
で延長処理を行う。次いで、反対側にd2 =0.15μmだ
け離れた位置で各々のパターンを分断し、露光フィール
ド2a側にパターンpa2(図6参照)、露光フィールド
2b側にパターンをpb2(図7照)をそれぞれ作成す
る。さらに、パターンpa1,pb1に対してレジスト感度
に対応した規定の露光量Q1 を、パターンpa2,pb2に
対しては露光量Q2 =(Q1 /2)をそれぞれ割り当
て、この後に露光装置の書式で出力露光データを作成す
る。
【0017】次に、この露光データを露光装置に入力し
た後、露光フィールド2a ,2b のサイズをそれぞれd
=0.15μm拡張して半導体基板上に露光する。すると、
図5に示すデバイスパターンが形成される。すなわち、
この図5に示すデバイスパターンでは、図5に示すよう
に露光フィールド2a ,2b 間で2d=0.3 μmがオー
バーラップして露光され、この二重露光された領域(2
d)を有することになる。また、この二重露光された領
域(2d)における露光量は規定の露光量Q1となる。
【0018】したがって、この第2の実施例の場合で
も、露光フィールド2a ,2b 間で2d=0.3 μmがオ
ーバーラップして露光されているパターンを有している
ので、ビーム偏向系の補正誤差及びその経時変化や、露
光ステージの振動、半導体基板の平面歪み等によって発
生する露光フィールド2の位置決め誤差並びにその変動
等が生じても断線等が生じることもなくなる。また、今
後微細化が進んでも、十分に対応することが可能にな
る。さらに、二重露光された領域(2d)における露光
量は他の領域と同じ規定の露光量Q1 となるので、オー
バーラップ部におけるパターンの太りを無くすことがで
き、寸法精度の良いデバイスパターンを得ることができ
る。
【0019】なお、この第2の実施例では、パターンp
a2,pb2を各々1回作成した場合について開示したが、
同一パターンを同一位置に2回、3回と作成し、さらに
割り当てる露光量をQ2 =Q1 /4、Q1 /6とする
と、断線がなく、かつ寸法精度の良いデバイスパターン
を形成することができる。
【0020】図8乃至図10は本発明の第3の実施例を
示しており、図8はこの露光手順を用いて半導体基板上
に作られたデバイスパターンを、図9及び図10は図8
に示すデバイスパターンが作られるまでの手順を各々示
している図である。そこで、次に図8に示すデバイスパ
ターンを作る手順を図9及び図10と共に説明する。な
お、図8乃至図10において図1乃至図4と同一符号を
示したものは図1乃至図4と同一のものを示している。
【0021】まず、半導体基板上に形成されるデバイス
パターンの中、第1及び第2の実施例の場合と同様に、
境界部B−Cを横切って2つの露光フィールド2a,2
bにまたがって形成されるパターンpが存在する場合
は、パターンpを境界部B−Cで露光フィールド2a側
と露光フィールド2b側とに分断し、露光フィールド2
a側に存在するパターンをpa1(図9参照)、露光フィ
ールド2b側に存在するパターンをpb1(図10参照)
とする。
【0022】次に、パターンpa1,pb1をそれぞれ境界
部分B−Cの部分からd3 =0.3 μmだけ離れた位置で
分断し、パターンpa1,pa3,pb1,pb3を作成する。
さらに、パターンpa3,pb3と同じパターンを同じ位置
に4回作成する。したがって、結果的にパターンpa3,
pb3は同じ位置に5回重なり合っていることになる。一
方、パターンpa1,pb1に対しては露光量Q1 を、パタ
ーンpa3,pb3に対しては露光量Q2 =Q1 /5を割り
当て、この後に露光装置の書式で出力して露光データを
作成する。
【0023】次に、この露光データを露光装置に入力し
た後、露光フィールド2a ,2b 間のオーバーラップ無
しで従来と同様に半導体基板上に露光する。すると、図
8に示すデバイスパターンが形成される。このデバイス
パターンでは、パターンpa3,pb3は5重露光すること
によって相互の露光フィールドの位置決め精度の変動分
が平均化され、その結果安定な位置精度を有することに
なる。
【0024】したがって、この第3の実施例の場合で
も、ビーム偏向系の補正誤差及びその経時変化や、露光
ステージの振動、半導体基板の平面歪み等によって発生
する露光フィールド2の位置決め誤差並びにその変動等
が生じても断線等が生じることがなくなる。また、今後
微細化が進んでも、十分に対応することが可能になる。
さらに、5重に露光された領域(pa3,pb3)における
露光量は他の領域と同じ規定の露光量Q1 となるので、
オーバーラップ部におけるパターンの太りを無くすこと
ができ、寸法精度の良いデバイスパターンを得ることが
できる。
【0025】図11は本発明の第4の実施例として示す
露光装置のブロック構成図である。図11において、こ
の露光装置は、装置全体を決められた手順で制御するた
めの制御部(CPU)11を有し、この制御部11にパ
ターンメモリ12、図形展開回路13、フィールド境界
処理回路14、矩形分割回路15、ビームブランキング
制御回路16、ビーム成形制御回路17、偏向制御回路
18、ステージ駆動制御回路19が接続されている。そ
して、露光データ処理は、パターンメモリ12、図形展
開回路13、フィールド境界処理回路14、矩形分割回
路15で行われ、半導体基板への露光処理は、ビームブ
ランキング制御回路16、ビーム成形制御回路17、偏
向制御回路18、ステージ駆動制御回路19で行われ、
露光データ処理並びに露光処理は制御部11で制御され
る。
【0026】この露光装置では、露光データをパターン
メモリ12へロードした後に、図形展開回路13におい
てパターンメモリ12より露光フィールド単位で受信し
た露光データを図形として展開する。この際、露光フィ
ールドの境界線を横切るパターンの有無を確認し、存在
する場合にはフィールド境界処理回路14において、例
えば第3の実施例で説明したのと同じパターン分割及び
発生処理、並びに露光量の割り当て処理を実施する。ま
た、このようにして図形展開処理が終了した図形データ
に対して、露光単位の矩形に矩形分割回路15において
分割し、制御部11は矩形分割回路15を経た矩形デー
タに基づいてビームブランキング回路16、ビーム成形
制御回路17、偏向制御回路18、ステージ駆動制御回
路19へ各制御データを送り、半導体基板への露光を行
う。
【0027】したがって、この第4の実施例の場合で
も、第3の実施例の場合と同様に、ビーム偏向系の補正
誤差及びその経時変化や、露光ステージの振動、半導体
基板の平面歪み等によって発生する露光フィールド2の
位置決め誤差並びにその変動等が生じても断線等が生じ
ることのないパターン形成が可能になる。また、露光デ
ータは露光フィールドの境界処理を実施していない従来
のフォーマットであるため、第1乃至第3の実施例に比
べて露光データ作成時間を短くでき、かつ露光データ量
も圧縮されて少なくなることから露光データ作成用コン
ピュータのハードディスク並びに露光装置のパターンメ
モリ12を容量的に少なくでき、経済性が向上する。な
お、この第4の実施例の場合では、フィールド境界処理
回路14における処理内容を第3の実施例と同様とした
が、第3の実施例の場合に限ることなく、第1、第2の
実施例と同様な処理をすることも可能であることは勿論
のことである。
【0028】
【発明の効果】以上説明したとおり、本発明によれば、
露光フィールド間でオーバーラップして露光されている
パターンを有しているので、ビーム偏向系の補正誤差及
びその経時変化や、露光ステージの振動、半導体基板の
平面歪み等によって各々発生する露光フィールドの位置
決め誤差並びにその変動等が生じても断線等が生じるこ
ともなくなる。また、今後微細化が進んでも、十分に対
応することが可能になる。
【図面の簡単な説明】
【図1】本発明の第1の実施例として示す半導体基板上
に形成されたパターンを示す図である。
【図2】第1の実施例の露光手順を示す図である。
【図3】第1の実施例の露光手順を示す図である。
【図4】第1の実施例の露光手順を示す図である。
【図5】本発明の第2の実施例として示す半導体基板上
に形成されたパターンを示す図である。
【図6】第2の実施例の露光手順を示す図である。
【図7】第2の実施例の露光手順を示す図である。
【図8】本発明の第3の実施例として示す半導体基板上
に形成されたパターンを示す図である。
【図9】第3の実施例の露光手順を示す図である。
【図10】第3の実施例の露光手順を示す図である。
【図11】本発明の第4の実施例として示す露光装置の
ブロック構成図である。
【図12】従来のマスクパターンを形成するプロセスの
一例を示す図である。
【図13】従来のマスクパターンの形成方法を説明する
図である。
【図14】従来のマスクパターンの形成方法を説明する
図である。
【図15】従来のマスクパターンの形成方法を説明する
図である。
【符号の説明】
1 半導体パターン 2 露光フィール
ド 2a 露光フィールド 2b 露光フィー
ルド p パターン

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 隣接し合う露光フィールドの境界部分で
    分断され、この分断された部分を互いに接続させて2つ
    の露光フィールドにまたがって設けられるパターンを半
    導体基板上に形成する露光方法において、 前記2つの露光フィールド内にそれぞれ設けられるパタ
    ーンの終端が前記露光フィールドの境界部分で互いにオ
    ーバーラップするようにして前記パターンを露光するこ
    とを特徴とする露光方法。
  2. 【請求項2】 前記オーバーラップしたパターンの部分
    は、それぞれの露光フィールドにおいて、適正露光量の
    2n分の1(但し、nは正の整数)の露光量でn回繰り
    返して同一位置で露光される請求項1に記載の露光方
    法。
  3. 【請求項3】 隣接し合う露光フィールドの境界部分で
    分断され、この分断された部分を互いに接続させて2つ
    の露光フィールドにまたがって設けられるパターンを半
    導体基板上に形成する露光方法において、 前記境界部分より所定量内側に離れた領域部分の露光量
    を適正露光量のn分の1(但し、nは正の整数)の露光
    量でn回繰り返して同一位置で露光するようにしたこと
    を特徴とする露光方法。
  4. 【請求項4】 隣接し合う露光フィールドの境界部分で
    分断され、この分断された部分を互いに接続させて2つ
    の露光フィールドにまたがって形成されるパターンを半
    導体基板上に形成する露光装置において、 前記パターンを隣接し合う露光フィールド境界部分で分
    断し、この分断された部分の各パターンの各々の終端を
    前記露光フィールドの境界部分で互いにオーバーラップ
    するように処理するための境界処理回路を設けたことを
    特徴とする露光装置。
JP6197384A 1994-07-29 1994-07-29 露光方法及びその露光装置 Pending JPH0845809A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6197384A JPH0845809A (ja) 1994-07-29 1994-07-29 露光方法及びその露光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6197384A JPH0845809A (ja) 1994-07-29 1994-07-29 露光方法及びその露光装置

Publications (1)

Publication Number Publication Date
JPH0845809A true JPH0845809A (ja) 1996-02-16

Family

ID=16373622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6197384A Pending JPH0845809A (ja) 1994-07-29 1994-07-29 露光方法及びその露光装置

Country Status (1)

Country Link
JP (1) JPH0845809A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407885B1 (ko) * 1998-02-26 2003-12-01 캐논 가부시끼가이샤 노광방법 및 노광장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407885B1 (ko) * 1998-02-26 2003-12-01 캐논 가부시끼가이샤 노광방법 및 노광장치

Similar Documents

Publication Publication Date Title
JP5341399B2 (ja) パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法
US7010775B2 (en) Method for creating mask pattern for circuit fabrication and method for verifying mask pattern for circuit fabrication
JP3993545B2 (ja) パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法
JP2005079111A (ja) 電子線描画データ作成方法、作成装置及び作成プログラム並びに電子線描画装置
JP4251756B2 (ja) ホトマスク並びに光近接効果補正用データの処理方法及び装置
KR101074106B1 (ko) 포토마스크의 디자인방법 및 포토마스크를 사용하여 반도체장치를 제조하는 방법
JPH0845809A (ja) 露光方法及びその露光装置
US6550051B1 (en) Lithographic data verification method and photo mask manufacturing method
CN1185684C (zh) 预备带电粒子束绘图数据的方法
JP3134857B2 (ja) 電子線露光方法
JP4831390B2 (ja) 電子線描画データ作成方法、作成装置及び作成プログラム並びに電子線描画装置
US7368737B2 (en) Electron beam writing method, electron beam writing apparatus and semiconductor device manufacturing method
KR100913327B1 (ko) 포토 마스크 기록 장치용 마스크 패턴 데이터의 비정상패턴을 검출하는 방법 및 비정상 마스크 패턴 데이터의검출 장치
JP5314937B2 (ja) 描画装置及び描画用データの処理方法
US20030022078A1 (en) Mask lithography data generation method
JP2003273001A (ja) 電子線描画データ作成方法、マスク製造方法および描画装置
JP5068549B2 (ja) 描画データの作成方法及びレイアウトデータファイルの作成方法
JP3830311B2 (ja) 露光方法および装置、記録媒体
JPH11204407A (ja) パターンデータ作成方法
JP4592263B2 (ja) 電子線描画データの検図方法、検図装置及び検図プログラム並びに電子線描画装置
JP2001189259A (ja) パターンデータ作成方法及びパターン形成方法
JPH02116117A (ja) 電子ビーム描画方法
US6660439B1 (en) Method to reduce data size and data preparation time for optical proximity correction of photo masks
JP2992081B2 (ja) パターン作成装置
JPH03208051A (ja) 図形処理方法