JPH0845868A - 埋込み絶縁層を備えた半導体基板及びｓｉｍｏｘ半導体基板の電気的絶縁性を改善する方法、並びにｓｉｍｏｘ半導体基板の製造方法 - Google Patents
埋込み絶縁層を備えた半導体基板及びｓｉｍｏｘ半導体基板の電気的絶縁性を改善する方法、並びにｓｉｍｏｘ半導体基板の製造方法Info
- Publication number
- JPH0845868A JPH0845868A JP7104287A JP10428795A JPH0845868A JP H0845868 A JPH0845868 A JP H0845868A JP 7104287 A JP7104287 A JP 7104287A JP 10428795 A JP10428795 A JP 10428795A JP H0845868 A JPH0845868 A JP H0845868A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ions
- nitrogen
- layer
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
- H10P30/209—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/225—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/98—Utilizing process equivalents or options
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 SIMOX埋込み酸化物ウエハにおける表面領域
とその下層の支持領域との間の電気的絶縁性を改善する
方法が提供される。 【構成】 SIMOX処理中に、ウエハ２０内に酸素イオン
２４が注入される深さとほぼ同じ深さに窒素イオン３４
が注入される。加熱工程を引き続き行うことによって、
基板内の埋込み酸化物４０と上部半導体領域４２との
間、および埋込み酸化物４０と下部半導体領域４４との
間の界面領域４６、４８へ窒素イオンが移動する。この
窒素を用いて界面領域４６、４８を不動態化することに
よって、埋込み自由電子が基板中にトラップされて存在
する可能性を低減することができる。窒素注入は、酸素
注入以前、その最中、あるいそれ以後のいずれの時期に
も行うことができる。窒素イオンはまた、SIMOX埋込み
二酸化シリコン層が形成された後でも注入することがで
きる。この後者の方法に従う場合には、ウエハをその後
加熱して基板内の界面領域への窒素イオンを移動させな
ければならない。引き続き行われるこのような加熱は、
基板上への素子形成の一部としても行うことができる。
とその下層の支持領域との間の電気的絶縁性を改善する
方法が提供される。 【構成】 SIMOX処理中に、ウエハ２０内に酸素イオン
２４が注入される深さとほぼ同じ深さに窒素イオン３４
が注入される。加熱工程を引き続き行うことによって、
基板内の埋込み酸化物４０と上部半導体領域４２との
間、および埋込み酸化物４０と下部半導体領域４４との
間の界面領域４６、４８へ窒素イオンが移動する。この
窒素を用いて界面領域４６、４８を不動態化することに
よって、埋込み自由電子が基板中にトラップされて存在
する可能性を低減することができる。窒素注入は、酸素
注入以前、その最中、あるいそれ以後のいずれの時期に
も行うことができる。窒素イオンはまた、SIMOX埋込み
二酸化シリコン層が形成された後でも注入することがで
きる。この後者の方法に従う場合には、ウエハをその後
加熱して基板内の界面領域への窒素イオンを移動させな
ければならない。引き続き行われるこのような加熱は、
基板上への素子形成の一部としても行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体材料の製造方法に
関し、特に、集積回路素子の製造に用いられ、表面領域
とその下層の支持領域とを電気的に絶縁する埋込み絶縁
層を備えた半導体基板及びSIMOX半導体基板の電気的絶
縁性を改善する方法、並びにSIMOX半導体基板の製造方
法の形成方法に関する。
関し、特に、集積回路素子の製造に用いられ、表面領域
とその下層の支持領域とを電気的に絶縁する埋込み絶縁
層を備えた半導体基板及びSIMOX半導体基板の電気的絶
縁性を改善する方法、並びにSIMOX半導体基板の製造方
法の形成方法に関する。
【０００２】
【従来の技術】現在研究の進められている大規模集積回
路の製造方法の一分野は、ウエハ表面の下に埋込み絶縁
層が設けられるように処理されたシリコンウエハを用い
る。埋込み絶縁層を備えたシリコン基板を形成する技術
のあるものは、その頭文字を取ってSIMOX（Separation
by IMplanted OXygen: 注入された酸素による分離）と
呼ばれている。このSIMOX処理によれば、単結晶シリコ
ンウエハに対して、高エネルギーで加速された酸素イオ
ンのビームがウエハ表面を通して注入される。酸素イオ
ンはウエハ基板中のある設定された深さにとどまる。そ
の結果、単結晶シリコンから成る上層と下層との間に広
がる注入された酸素の埋込み領域が形成される。その後
シリコンウエハをアニールすると、酸素イオンが再分布
し、それによってウエハ中に実質的に均一な二酸化シリ
コン（SiO2）埋込み層が形成される。アニールによっ
て、二酸化シリコン埋込み層と、それに隣接する単結晶
シリコン層との間の境界は明確になる。また、アニール
によって、シリコン上層あるいは表面層の結晶構造に対
してイオン注入により与えられたダメージを修復する。
路の製造方法の一分野は、ウエハ表面の下に埋込み絶縁
層が設けられるように処理されたシリコンウエハを用い
る。埋込み絶縁層を備えたシリコン基板を形成する技術
のあるものは、その頭文字を取ってSIMOX（Separation
by IMplanted OXygen: 注入された酸素による分離）と
呼ばれている。このSIMOX処理によれば、単結晶シリコ
ンウエハに対して、高エネルギーで加速された酸素イオ
ンのビームがウエハ表面を通して注入される。酸素イオ
ンはウエハ基板中のある設定された深さにとどまる。そ
の結果、単結晶シリコンから成る上層と下層との間に広
がる注入された酸素の埋込み領域が形成される。その後
シリコンウエハをアニールすると、酸素イオンが再分布
し、それによってウエハ中に実質的に均一な二酸化シリ
コン（SiO2）埋込み層が形成される。アニールによっ
て、二酸化シリコン埋込み層と、それに隣接する単結晶
シリコン層との間の境界は明確になる。また、アニール
によって、シリコン上層あるいは表面層の結晶構造に対
してイオン注入により与えられたダメージを修復する。
【０００３】SIMOX処理を行うことにより得られる二酸
化シリコン埋込み層は、ウエハ上に形成された集積回路
の性能を向上させる。なぜなら、酸化物により、半導体
素子が形成されるシリコン表面層が、二酸化シリコン層
の下にあるウエハのバルク部から電気的に絶縁されるか
らである。二酸化シリコンは、表面上の能動素子と支持
基板との間の容量を極小化するのに役立つ。また、二酸
化シリコンは、表面素子の劣化あるいは破壊を招く電気
的パスがウエハ内へ広がることを防止する助けになる。
化シリコン埋込み層は、ウエハ上に形成された集積回路
の性能を向上させる。なぜなら、酸化物により、半導体
素子が形成されるシリコン表面層が、二酸化シリコン層
の下にあるウエハのバルク部から電気的に絶縁されるか
らである。二酸化シリコンは、表面上の能動素子と支持
基板との間の容量を極小化するのに役立つ。また、二酸
化シリコンは、表面素子の劣化あるいは破壊を招く電気
的パスがウエハ内へ広がることを防止する助けになる。
【０００４】
【発明が解決しようとする課題】しかしながら上述の従
来のSIMOX処理では、イオンボンバーを行い、かつそれ
に引き続いてアニールを行うことによって、切断された
Si-O結合およびSi-Si結合が、二酸化シリコン層とシリ
コン上層との間の界面領域、および二酸化シリコン層と
シリコン下層との間の界面領域にほぼ隣接する基板内の
領域に埋め込まれて残留するという問題がある。これら
の切断された結合は、自由電子の発生源となり、また、
能動素子と支持ウエハとの間に望ましくない電流路を生
じさせる原因となる、基板内にトラップされた電荷の発
生源となる。トラップされた電荷は、埋込み酸化物の耐
圧を低下させ、ホットエレクトロンに対する耐性を低下
させる。埋込み酸化物層周辺の界面領域にそのような切
断された分子結合が存在によって、ウエハ上に形成され
る集積回路に欠陥が増大し、素子の性能が低下し、製造
されたウエハ全体の品質の劣化する。
来のSIMOX処理では、イオンボンバーを行い、かつそれ
に引き続いてアニールを行うことによって、切断された
Si-O結合およびSi-Si結合が、二酸化シリコン層とシリ
コン上層との間の界面領域、および二酸化シリコン層と
シリコン下層との間の界面領域にほぼ隣接する基板内の
領域に埋め込まれて残留するという問題がある。これら
の切断された結合は、自由電子の発生源となり、また、
能動素子と支持ウエハとの間に望ましくない電流路を生
じさせる原因となる、基板内にトラップされた電荷の発
生源となる。トラップされた電荷は、埋込み酸化物の耐
圧を低下させ、ホットエレクトロンに対する耐性を低下
させる。埋込み酸化物層周辺の界面領域にそのような切
断された分子結合が存在によって、ウエハ上に形成され
る集積回路に欠陥が増大し、素子の性能が低下し、製造
されたウエハ全体の品質の劣化する。
【０００５】窒素不動態化（パッシベーション）法は、
半導体ウエハに対して切断された分子結合およびトラッ
プされた電荷の有害な影響に対処するのに用いられる技
術である。この「不動態化」法は、欠陥を有する分子の
近傍への自由窒素イオンの導入を包含し、それによっ
て、切断された分子と窒素が結びつき安定な結合を形成
して、自由電子の数を低減する。例えばゲート酸化物領
域などのシリコン基板の表面領域は、窒素の拡散あるい
は浅い注入によって容易に不動態化することができる。
堆積されたポリシリコンから成る表面領域を含む基板上
に素子を形成する場合、そのように浅く注入する技術に
よる窒素導入は、素子の性能に有害な影響をほとんどあ
るいは全く与えない。能動素子中のポリシリコンは、窒
素に対して非常に高い耐性を有する。しかしながら、単
結晶シリコン中に形成された能動素子は、窒素の存在に
よって著しく劣化する。
半導体ウエハに対して切断された分子結合およびトラッ
プされた電荷の有害な影響に対処するのに用いられる技
術である。この「不動態化」法は、欠陥を有する分子の
近傍への自由窒素イオンの導入を包含し、それによっ
て、切断された分子と窒素が結びつき安定な結合を形成
して、自由電子の数を低減する。例えばゲート酸化物領
域などのシリコン基板の表面領域は、窒素の拡散あるい
は浅い注入によって容易に不動態化することができる。
堆積されたポリシリコンから成る表面領域を含む基板上
に素子を形成する場合、そのように浅く注入する技術に
よる窒素導入は、素子の性能に有害な影響をほとんどあ
るいは全く与えない。能動素子中のポリシリコンは、窒
素に対して非常に高い耐性を有する。しかしながら、単
結晶シリコン中に形成された能動素子は、窒素の存在に
よって著しく劣化する。
【０００６】本発明は上記課題を解決するためになされ
たものであり、その目的とするところは単結晶シリコン
中に形成された能動素子の特性を劣化させずに基板中に
トラップされた電荷を低減し、埋め込み絶縁層の電気的
絶縁性を改善する方法を提供することにある。
たものであり、その目的とするところは単結晶シリコン
中に形成された能動素子の特性を劣化させずに基板中に
トラップされた電荷を低減し、埋め込み絶縁層の電気的
絶縁性を改善する方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の埋込み絶縁層が
上部半導体領域と下部半導体領域との間に形成される半
導体基板において、該上部半導体領域と該下部半導体領
域との間の電気的絶縁性を改善する方法は、該基板中の
該埋込み絶縁層の深さとほぼ同じ深さに窒素イオンを注
入する工程(a)と、該基板を加熱することにより該埋込
み絶縁層と該上部半導体領域との間および該埋込み絶縁
層と該下部半導体領域との間の界面領域へ該窒素イオン
を移動させ、それによって該窒素により該界面領域を不
動態化する工程(b)とを包含しており、そのことにより
上記目的が達成される。
上部半導体領域と下部半導体領域との間に形成される半
導体基板において、該上部半導体領域と該下部半導体領
域との間の電気的絶縁性を改善する方法は、該基板中の
該埋込み絶縁層の深さとほぼ同じ深さに窒素イオンを注
入する工程(a)と、該基板を加熱することにより該埋込
み絶縁層と該上部半導体領域との間および該埋込み絶縁
層と該下部半導体領域との間の界面領域へ該窒素イオン
を移動させ、それによって該窒素により該界面領域を不
動態化する工程(b)とを包含しており、そのことにより
上記目的が達成される。
【０００８】前記基板内の所定の深さへ酸素イオンを注
入する工程と、該基板をアニールすることにより酸化物
の埋込み層を形成する工程とを包含する工程によって、
前記埋込み絶縁層は該基板内に形成され、前記窒素イオ
ン注入工程(a)は該基板中へ酸素イオンを注入する工程
以前に行われ、かつ、前記基板加熱工程(b)は、該基板
をアニールすることにより酸化物の埋込み層を形成する
工程中に行われてもよい。
入する工程と、該基板をアニールすることにより酸化物
の埋込み層を形成する工程とを包含する工程によって、
前記埋込み絶縁層は該基板内に形成され、前記窒素イオ
ン注入工程(a)は該基板中へ酸素イオンを注入する工程
以前に行われ、かつ、前記基板加熱工程(b)は、該基板
をアニールすることにより酸化物の埋込み層を形成する
工程中に行われてもよい。
【０００９】前記基板内の所定の深さへ酸素イオンを注
入する工程と、該基板をアニールすることにより酸化物
の埋込み層を形成する工程とを包含する工程によって、
前記埋込み絶縁層は該基板内に形成され、前記窒素イオ
ン注入工程(a)は該基板中へ酸素イオンを注入する工程
以降に行われ、かつ、前記基板加熱工程(b)は、該基板
をアニールすることにより酸化物の埋込み層を形成する
工程中に行われてもよい。
入する工程と、該基板をアニールすることにより酸化物
の埋込み層を形成する工程とを包含する工程によって、
前記埋込み絶縁層は該基板内に形成され、前記窒素イオ
ン注入工程(a)は該基板中へ酸素イオンを注入する工程
以降に行われ、かつ、前記基板加熱工程(b)は、該基板
をアニールすることにより酸化物の埋込み層を形成する
工程中に行われてもよい。
【００１０】前記基板内の所定の深さへ酸素イオンを注
入する工程と、該基板をアニールすることにより酸化物
の埋込み層を形成する工程とを包含する工程によって、
前記埋込み絶縁層は該基板内に形成され、前記窒素イオ
ン注入工程(a)は該基板中へ酸素イオンを注入する工程
と実質的に同時に行われ、かつ、前記基板加熱工程(b)
は、該基板をアニールすることにより酸化物の埋込み層
を形成する工程中に行われてもよい。
入する工程と、該基板をアニールすることにより酸化物
の埋込み層を形成する工程とを包含する工程によって、
前記埋込み絶縁層は該基板内に形成され、前記窒素イオ
ン注入工程(a)は該基板中へ酸素イオンを注入する工程
と実質的に同時に行われ、かつ、前記基板加熱工程(b)
は、該基板をアニールすることにより酸化物の埋込み層
を形成する工程中に行われてもよい。
【００１１】前記基板内の所定の深さへ酸素イオンを注
入する工程と、該基板をアニールすることにより酸化物
の埋込み層を形成する工程とを包含する工程によって、
前記埋込み絶縁層は該基板内に形成され、前記窒素イオ
ン注入工程(a)は該基板中へ酸素イオンを注入する工程
および該基板をアニールすることにより酸化物の埋込み
層を形成する工程以降に行われてもよい。
入する工程と、該基板をアニールすることにより酸化物
の埋込み層を形成する工程とを包含する工程によって、
前記埋込み絶縁層は該基板内に形成され、前記窒素イオ
ン注入工程(a)は該基板中へ酸素イオンを注入する工程
および該基板をアニールすることにより酸化物の埋込み
層を形成する工程以降に行われてもよい。
【００１２】前記基板中へ酸素イオンを注入する工程お
よび前記基板をアニールすることにより酸化物の埋込み
層を形成する工程に引き続き、前記上部半導体領域内お
よび該上部半導体領域に隣接する該基板の上部表面上に
１つ以上の能動半導体素子を形成するために前記基板が
処理され、前記基板加熱工程(b)が、１つ以上の能動半
導体素子を形成するための該処理中に行われてもよい。
よび前記基板をアニールすることにより酸化物の埋込み
層を形成する工程に引き続き、前記上部半導体領域内お
よび該上部半導体領域に隣接する該基板の上部表面上に
１つ以上の能動半導体素子を形成するために前記基板が
処理され、前記基板加熱工程(b)が、１つ以上の能動半
導体素子を形成するための該処理中に行われてもよい。
【００１３】前記窒素イオン注入工程(a)において用い
られる注入ドーズ量がほぼ1.0×1011ions/cm2から1.0×
1013ions/cm2の範囲であることが好ましい。
られる注入ドーズ量がほぼ1.0×1011ions/cm2から1.0×
1013ions/cm2の範囲であることが好ましい。
【００１４】ほぼ1.0×1017ions/cm2から3.0×1018ions
/cm2の範囲の注入ドーズ量、およびほぼ30KeVから120Ke
Vの範囲のイオン注入エネルギーで前記基板内の所定の
深さへ酸素イオンを注入する工程を包含する工程によっ
て、前記埋込み絶縁層は該基板内に形成され、前記窒素
イオン注入工程(a)は、ほぼ1.0×1011ions/cm2から1.0
×1013ions/cm2の範囲の注入ドーズ量、および該基板中
への酸素イオンの注入に用いられるイオン注入エネルギ
ーよりもほぼ0％から25％の範囲だけ小さいイオン注入
エネルギーを用いることが好ましい。
/cm2の範囲の注入ドーズ量、およびほぼ30KeVから120Ke
Vの範囲のイオン注入エネルギーで前記基板内の所定の
深さへ酸素イオンを注入する工程を包含する工程によっ
て、前記埋込み絶縁層は該基板内に形成され、前記窒素
イオン注入工程(a)は、ほぼ1.0×1011ions/cm2から1.0
×1013ions/cm2の範囲の注入ドーズ量、および該基板中
への酸素イオンの注入に用いられるイオン注入エネルギ
ーよりもほぼ0％から25％の範囲だけ小さいイオン注入
エネルギーを用いることが好ましい。
【００１５】前記基板加熱工程(b)が前記基板を少なく
とも10分の間、少なくとも700℃の温度に加熱する工程
を包含することが好ましい。
とも10分の間、少なくとも700℃の温度に加熱する工程
を包含することが好ましい。
【００１６】前記基板加熱工程(b)が前記基板をほぼ10
分から30分の範囲の時間の間、ほぼ700℃から1000℃の
範囲の温度に加熱する工程を包含することが好ましい。
分から30分の範囲の時間の間、ほぼ700℃から1000℃の
範囲の温度に加熱する工程を包含することが好ましい。
【００１７】また、本発明のSIMOX半導体基板の製造方
法は第１の表面を有する半導体基板を設ける工程(a)
と、該基板中の該第１の表面の下の所定の深さへ酸素イ
オンを注入し、該注入された酸素イオンにより、該基板
内において該表面に隣接する上部半導体領域と該注入さ
れた酸素イオンの下へ隣接する下部半導体領域とを分離
させる工程(b)と、該基板をアニールすることによっ
て、該基板中に埋込み酸化物層を形成する工程(c)と、
該工程(b)において該酸素イオンが注入される深さとほ
ぼ同じ深さに窒素イオンを該基板中に注入し、その後引
き続いて該基板を加熱することによって、該埋込み酸化
物層と該上部半導体領域との間および該埋込み酸化物層
と該下部半導体領域との間の界面領域へ該窒素イオンを
移動させ、それによって該界面領域を不動態化工程(d)
とを包含しており、そのことにより上記目的が達成され
る。
法は第１の表面を有する半導体基板を設ける工程(a)
と、該基板中の該第１の表面の下の所定の深さへ酸素イ
オンを注入し、該注入された酸素イオンにより、該基板
内において該表面に隣接する上部半導体領域と該注入さ
れた酸素イオンの下へ隣接する下部半導体領域とを分離
させる工程(b)と、該基板をアニールすることによっ
て、該基板中に埋込み酸化物層を形成する工程(c)と、
該工程(b)において該酸素イオンが注入される深さとほ
ぼ同じ深さに窒素イオンを該基板中に注入し、その後引
き続いて該基板を加熱することによって、該埋込み酸化
物層と該上部半導体領域との間および該埋込み酸化物層
と該下部半導体領域との間の界面領域へ該窒素イオンを
移動させ、それによって該界面領域を不動態化工程(d)
とを包含しており、そのことにより上記目的が達成され
る。
【００１８】前記工程(d)が、前記工程(c)以降、前記工
程(b)以後、該工程(b)と同時、または該工程(b)以前の
いずれか１つの時期を選択して行われてもよい。
程(b)以後、該工程(b)と同時、または該工程(b)以前の
いずれか１つの時期を選択して行われてもよい。
【００１９】前記工程(d)を前記工程(c)以前に行うこと
によって、前記引き続き行われる加熱を該工程(c)中に
行ってもよい。
によって、前記引き続き行われる加熱を該工程(c)中に
行ってもよい。
【００２０】ほぼ1.0×1017ions/cm2から3.0×1018ions
/cm2の範囲の注入ドーズ量およびほぼ30KeVから120KeV
の範囲のイオン注入エネルギーを用い、前記第１の表面
を通して酸素イオンビームを入射させることによって前
記工程(b)を行うことが好ましい。
/cm2の範囲の注入ドーズ量およびほぼ30KeVから120KeV
の範囲のイオン注入エネルギーを用い、前記第１の表面
を通して酸素イオンビームを入射させることによって前
記工程(b)を行うことが好ましい。
【００２１】ほぼ1.0×1011ions/cm2から1.0×1013ions
/cm2の範囲の注入ドーズ量および前記基板中へ酸素イオ
ンを注入するのに用いられる前記イオン注入エネルギー
よりもほぼ0％から25％の範囲だけ小さいイオン注入エ
ネルギーを用い、前記第１の表面を通して窒素イオンビ
ームを入射させることによって前記工程(d)を行うこと
が好ましい。
/cm2の範囲の注入ドーズ量および前記基板中へ酸素イオ
ンを注入するのに用いられる前記イオン注入エネルギー
よりもほぼ0％から25％の範囲だけ小さいイオン注入エ
ネルギーを用い、前記第１の表面を通して窒素イオンビ
ームを入射させることによって前記工程(d)を行うこと
が好ましい。
【００２２】ほぼ1.0×1011ions/cm2から1.0×1013ions
/cm2の範囲の注入ドーズ量を用い、前記第１の表面を通
して窒素イオンビームを入射させることによって前記工
程(d)を行うことが好ましい。
/cm2の範囲の注入ドーズ量を用い、前記第１の表面を通
して窒素イオンビームを入射させることによって前記工
程(d)を行うことが好ましい。
【００２３】前記工程(b)において注入される前記埋込
み酸素イオンの前記所定の深さがおよそ3000Å以上であ
ることが好ましい。
み酸素イオンの前記所定の深さがおよそ3000Å以上であ
ることが好ましい。
【００２４】また、本発明のSIMOX半導体基板上に単結
晶シリコンチャネル領域を有する能動半導体素子を形成
する際に、埋込み二酸化シリコン層の上に広がる上部シ
リコン層と該二酸化シリコン層の下に広がる下部シリコ
ン層との間の電気的絶縁性を改善する方法は、第１の表
面を有する単結晶シリコン基板を設ける工程(a)と、該
基板中の該第１の表面の下の所定の深さへ酸素イオンを
注入する工程(b)と、該上部シリコン層と該下部シリコ
ン層との間に広がる埋込み二酸化シリコン層を該基板中
に形成するように該基板をアニールする工程(c)と、該
工程(b)において該酸素イオンが注入される該深さとほ
ぼ同じ深さに窒素イオンを該基板中に注入する工程(d)
と、該上部シリコン層の一部を該素子の該チャネル領域
に用い、かつ該チャネル領域内に実質的に注入窒素が存
在しない状態を維持することによって、該チャネル領域
における該単結晶シリコンの劣化を防止するよう、能動
半導体素子を該基板上に形成する工程(e)と、該二酸化
シリコン層と該上部シリコン層との間、および該二酸化
シリコン層と該下部シリコン層との間に広がる該界面領
域へ該窒素イオンを移動させ、それによって該界面領域
を該窒素により不動態化するように、該基板を加熱する
工程(f)とを包含しており、そのことにより、上記目的
が達成される。
晶シリコンチャネル領域を有する能動半導体素子を形成
する際に、埋込み二酸化シリコン層の上に広がる上部シ
リコン層と該二酸化シリコン層の下に広がる下部シリコ
ン層との間の電気的絶縁性を改善する方法は、第１の表
面を有する単結晶シリコン基板を設ける工程(a)と、該
基板中の該第１の表面の下の所定の深さへ酸素イオンを
注入する工程(b)と、該上部シリコン層と該下部シリコ
ン層との間に広がる埋込み二酸化シリコン層を該基板中
に形成するように該基板をアニールする工程(c)と、該
工程(b)において該酸素イオンが注入される該深さとほ
ぼ同じ深さに窒素イオンを該基板中に注入する工程(d)
と、該上部シリコン層の一部を該素子の該チャネル領域
に用い、かつ該チャネル領域内に実質的に注入窒素が存
在しない状態を維持することによって、該チャネル領域
における該単結晶シリコンの劣化を防止するよう、能動
半導体素子を該基板上に形成する工程(e)と、該二酸化
シリコン層と該上部シリコン層との間、および該二酸化
シリコン層と該下部シリコン層との間に広がる該界面領
域へ該窒素イオンを移動させ、それによって該界面領域
を該窒素により不動態化するように、該基板を加熱する
工程(f)とを包含しており、そのことにより、上記目的
が達成される。
【００２５】前記基板加熱工程(e)が、MOS素子を該基板
上に形成するプロセスの一部として前記工程(f)中に行
われてもよい。
上に形成するプロセスの一部として前記工程(f)中に行
われてもよい。
【００２６】前記工程(d)が、前記工程(c)以降、前記工
程(b)以後、該工程(b)と同時、または該工程(b)以前の
いずれか１つの時期を選択して行われてもよい。
程(b)以後、該工程(b)と同時、または該工程(b)以前の
いずれか１つの時期を選択して行われてもよい。
【００２７】
【作用】本発明の方法は、処理の終了後、基板の上部表
面の下の深さＤの中央に配設された埋込み絶縁層が上部
半導体領域と下部半導体領域との間に形成されている基
板に対して適用される。本発明により提供される上部半
導体領域と下部半導体領域との間の電気的絶縁性改善方
法は、以下の工程を包含する。基板内の埋込み絶縁層の
所定の深さに窒素イオンの注入を行う工程(a)と、基板
を加熱し、それによって半導体基板の埋込み絶縁層と上
部領域との間、および埋込み絶縁層と下部領域との間に
広がる界面領域へ窒素イオンを移動させる工程(b)とを
包含する。この方法を行うことにより、界面領域が窒素
により不動態化され、その結果、上部半導体領域と下部
半導体領域との間の電気的絶縁性が改善される。
面の下の深さＤの中央に配設された埋込み絶縁層が上部
半導体領域と下部半導体領域との間に形成されている基
板に対して適用される。本発明により提供される上部半
導体領域と下部半導体領域との間の電気的絶縁性改善方
法は、以下の工程を包含する。基板内の埋込み絶縁層の
所定の深さに窒素イオンの注入を行う工程(a)と、基板
を加熱し、それによって半導体基板の埋込み絶縁層と上
部領域との間、および埋込み絶縁層と下部領域との間に
広がる界面領域へ窒素イオンを移動させる工程(b)とを
包含する。この方法を行うことにより、界面領域が窒素
により不動態化され、その結果、上部半導体領域と下部
半導体領域との間の電気的絶縁性が改善される。
【００２８】上記方法は、シリコンウエハ基板のSIMOX
処理と組み合わせて実施される。SIMOXによれば、基板
の上部表面下の所定の深さへ到達するように、酸素イオ
ンの基板内への注入を行う必要がある。酸素の注入後、
基板をアニールすることによって基板内の上部半導体領
域と下部半導体領域との間に酸化物からなる埋込み絶縁
領域を形成する。SIMOXアニール中に、注入された酸素
イオンが再分布し、かつ基板中のシリコンと結合するこ
とによって、SIMOX特有の埋込み二酸化シリコン層が形
成される。本発明の方法は、SIMOXプロセスの一部とし
ても実施しうる。上記基板中へ窒素イオンを注入する工
程(a)は、SIMOXプロセスにおける酸素イオンの注入の前
に行うことも後に行うことも可能であり、また、酸素注
入と実質的に同時に行うことも可能である。本発明の方
法における上記加熱工程(b)は、SIMOXプロセスにおける
アニール工程中に行うことが可能である。本発明の方法
と組み合わせてSIMOXアニールを行うことによって、基
板中の埋込み二酸化シリコン層と上部半導体領域との
間、および埋込み二酸化シリコン層と下部半導体領域と
の間に広がる界面領域へ、注入窒素イオンを移動させ
る。
処理と組み合わせて実施される。SIMOXによれば、基板
の上部表面下の所定の深さへ到達するように、酸素イオ
ンの基板内への注入を行う必要がある。酸素の注入後、
基板をアニールすることによって基板内の上部半導体領
域と下部半導体領域との間に酸化物からなる埋込み絶縁
領域を形成する。SIMOXアニール中に、注入された酸素
イオンが再分布し、かつ基板中のシリコンと結合するこ
とによって、SIMOX特有の埋込み二酸化シリコン層が形
成される。本発明の方法は、SIMOXプロセスの一部とし
ても実施しうる。上記基板中へ窒素イオンを注入する工
程(a)は、SIMOXプロセスにおける酸素イオンの注入の前
に行うことも後に行うことも可能であり、また、酸素注
入と実質的に同時に行うことも可能である。本発明の方
法における上記加熱工程(b)は、SIMOXプロセスにおける
アニール工程中に行うことが可能である。本発明の方法
と組み合わせてSIMOXアニールを行うことによって、基
板中の埋込み二酸化シリコン層と上部半導体領域との
間、および埋込み二酸化シリコン層と下部半導体領域と
の間に広がる界面領域へ、注入窒素イオンを移動させ
る。
【００２９】本発明の別の実施態様においては、窒素イ
オン注入以前にSIMOXプロセスを終了させる。この別の
実施態様においては、単結晶シリコン基板に酸素イオン
を注入し、アニールすることによって、基板内に埋込み
二酸化シリコン領域が形成される。その後、上記窒素イ
オン注入工程(a)と、基板加熱工程(b)とが行われる。こ
の別の実施態様においては、加熱工程(b)はSIMOXアニー
ル工程と別々に行われる。なぜなら、窒素注入を行う以
前に、SIMOXアニール工程は終了しているからである。
その代わり、別の工程(b)において基板が加熱されるこ
とによって、窒素が移動する。あるいは、基板上に能動
素子を形成するために、引き続き基板処理が行われる間
に別の加熱工程(b)を行ってもよい。本発明を適用すれ
ば、例えばSIMOX技術を用いて処理された単結晶シリコ
ン基板上に能動半導体素子が形成される。この方法を用
いることによって、窒素で不動化された埋込み酸化物層
を備えている基板上にMOSFETなどの能動素子を１つ以上
形成することが可能になる。ここで、形成された素子の
チャネル領域には注入された窒素が実質的に存在しな
い。したがって、チャネル領域が窒素の存在によって劣
化することはない。逆に、窒素が存在している場合に
は、単結晶シリコンに形成される素子の性能に有害な影
響がもたらされる。
オン注入以前にSIMOXプロセスを終了させる。この別の
実施態様においては、単結晶シリコン基板に酸素イオン
を注入し、アニールすることによって、基板内に埋込み
二酸化シリコン領域が形成される。その後、上記窒素イ
オン注入工程(a)と、基板加熱工程(b)とが行われる。こ
の別の実施態様においては、加熱工程(b)はSIMOXアニー
ル工程と別々に行われる。なぜなら、窒素注入を行う以
前に、SIMOXアニール工程は終了しているからである。
その代わり、別の工程(b)において基板が加熱されるこ
とによって、窒素が移動する。あるいは、基板上に能動
素子を形成するために、引き続き基板処理が行われる間
に別の加熱工程(b)を行ってもよい。本発明を適用すれ
ば、例えばSIMOX技術を用いて処理された単結晶シリコ
ン基板上に能動半導体素子が形成される。この方法を用
いることによって、窒素で不動化された埋込み酸化物層
を備えている基板上にMOSFETなどの能動素子を１つ以上
形成することが可能になる。ここで、形成された素子の
チャネル領域には注入された窒素が実質的に存在しな
い。したがって、チャネル領域が窒素の存在によって劣
化することはない。逆に、窒素が存在している場合に
は、単結晶シリコンに形成される素子の性能に有害な影
響がもたらされる。
【００３０】本発明によるSIMOX埋込み酸化物の窒化処
理に用いられる注入エネルギーおよび注入ドーズ量の好
ましい値は以下の通りである。酸素イオンはほぼ1.0×1
017〜3.0×1018ions/cm2の範囲の注入ドーズ量、および
ほぼ30KeV〜120KeVの範囲のイオン注入エネルギーで所
定の深さＤに注入される。窒素イオンは、ほぼ1.0×10
11〜1.0×1013ions/cm2の範囲の注入ドーズ量、および
酸素イオンの注入に用いられるイオン注入エネルギーよ
りもほぼ0％〜25％の範囲だけ小さいイオン注入エネル
ギーで酸素イオンの注入深さとほぼ同じ深さＤに注入さ
れる。本発明によるアニール温度およびアニール時間
は、従来のSIMOX処理と同様である。SIMOXアニール後に
基板を加熱する場合には、酸化物層と半導体層との間の
界面領域への窒素イオンを移動させるために、加熱工程
においてはほぼ700℃〜1350℃の温度で10分〜12時間の
間基板の加熱を行う必要がある。好ましくは、SIMOXア
ニールに引き続き行われる加熱工程では、ほぼ700℃〜1
000℃の温度で10分〜1時間の間基板の加熱を行う必要が
ある。
理に用いられる注入エネルギーおよび注入ドーズ量の好
ましい値は以下の通りである。酸素イオンはほぼ1.0×1
017〜3.0×1018ions/cm2の範囲の注入ドーズ量、および
ほぼ30KeV〜120KeVの範囲のイオン注入エネルギーで所
定の深さＤに注入される。窒素イオンは、ほぼ1.0×10
11〜1.0×1013ions/cm2の範囲の注入ドーズ量、および
酸素イオンの注入に用いられるイオン注入エネルギーよ
りもほぼ0％〜25％の範囲だけ小さいイオン注入エネル
ギーで酸素イオンの注入深さとほぼ同じ深さＤに注入さ
れる。本発明によるアニール温度およびアニール時間
は、従来のSIMOX処理と同様である。SIMOXアニール後に
基板を加熱する場合には、酸化物層と半導体層との間の
界面領域への窒素イオンを移動させるために、加熱工程
においてはほぼ700℃〜1350℃の温度で10分〜12時間の
間基板の加熱を行う必要がある。好ましくは、SIMOXア
ニールに引き続き行われる加熱工程では、ほぼ700℃〜1
000℃の温度で10分〜1時間の間基板の加熱を行う必要が
ある。
【００３１】
【実施例】本発明を実施例について説明する。
【００３２】以下に説明するように、本発明は、従来の
SIMOX処理のうちのいくつかの工程と他の工程とを用い
る改善されたSIMOX処理の方法である。本発明の方法の
第１の実施態様を図１(a)〜図１(d)を参照して説明す
る。まず、第１の表面即ち上部表面22を有し、好ましく
は単結晶シリコンからなるウエハである半導体基板20に
対して、矢印24で模式的に示している酸素イオンビーム
を用いて酸素イオンの注入を行う。この酸素イオンビー
ムは第１の表面22を通して基板20本体中に入射される。
注入ドーズ量は、好ましくはほぼ1.0×1017〜3.0×1018
ions/cm2の範囲である。図１(a)に示している工程にお
いて用いられる酸素イオン注入エネルギーは、ほぼ30Ke
V〜120KeVの範囲である。この酸素注入工程を行う間の
基板20の周囲温度は好ましくは500℃〜800℃の範囲であ
り、特に好ましい周囲温度は600℃である。当該分野で
は公知であるが、注入されたイオンはガウス分布パター
ンをなして基板内にとどまることになり、その分布パタ
ーンのおよその中心は基板20の表面22の下の所定の深さ
Ｄに位置する。図１(a)に示している酸素注入工程を行
うことにより図１(b)（従来の技術）に模式的に示すよ
うに、基板20のシリコン内に注入領域、即ち注入酸素イ
オンを含有する層30が形成される。
SIMOX処理のうちのいくつかの工程と他の工程とを用い
る改善されたSIMOX処理の方法である。本発明の方法の
第１の実施態様を図１(a)〜図１(d)を参照して説明す
る。まず、第１の表面即ち上部表面22を有し、好ましく
は単結晶シリコンからなるウエハである半導体基板20に
対して、矢印24で模式的に示している酸素イオンビーム
を用いて酸素イオンの注入を行う。この酸素イオンビー
ムは第１の表面22を通して基板20本体中に入射される。
注入ドーズ量は、好ましくはほぼ1.0×1017〜3.0×1018
ions/cm2の範囲である。図１(a)に示している工程にお
いて用いられる酸素イオン注入エネルギーは、ほぼ30Ke
V〜120KeVの範囲である。この酸素注入工程を行う間の
基板20の周囲温度は好ましくは500℃〜800℃の範囲であ
り、特に好ましい周囲温度は600℃である。当該分野で
は公知であるが、注入されたイオンはガウス分布パター
ンをなして基板内にとどまることになり、その分布パタ
ーンのおよその中心は基板20の表面22の下の所定の深さ
Ｄに位置する。図１(a)に示している酸素注入工程を行
うことにより図１(b)（従来の技術）に模式的に示すよ
うに、基板20のシリコン内に注入領域、即ち注入酸素イ
オンを含有する層30が形成される。
【００３３】従来のSIMOX処理において次の工程とし
て、図１(b)に示す構造のアニールが行われ、それによ
って酸素イオン注入によりもたらされる基板中の欠陥が
排除される。本発明の方法によれば、このアニール工程
は次の段落に示すように窒素イオン注入以前に行うこと
もできるし、注入以後に行うこともできる。図１(a)〜
図１(d)を参照して説明する本発明の第１の実施態様に
おいては、このアニール工程は窒素注入に引き続いて行
われる。したがって、このアニール工程の詳細な説明は
後に行う。
て、図１(b)に示す構造のアニールが行われ、それによ
って酸素イオン注入によりもたらされる基板中の欠陥が
排除される。本発明の方法によれば、このアニール工程
は次の段落に示すように窒素イオン注入以前に行うこと
もできるし、注入以後に行うこともできる。図１(a)〜
図１(d)を参照して説明する本発明の第１の実施態様に
おいては、このアニール工程は窒素注入に引き続いて行
われる。したがって、このアニール工程の詳細な説明は
後に行う。
【００３４】図１(c)に示すように、本発明の第１の実
施態様における次の工程は、基板20内への窒素イオンビ
ーム34を用いた窒素イオン注入である。窒素イオンは、
図１(a)および図１(b)に示した酸素注入工程において酸
素イオンが注入される深さとほぼ同じ深さＤへ注入され
る。好ましくは窒素イオン注入ドーズ量は、ほぼ1.0×1
011〜1.0×1013ions/cm2の範囲である。好ましくはこの
窒素注入工程に用いられる注入エネルギーは、図１(a)
に示した酸素イオン注入工程に用いた注入エネルギーと
ほぼ同じか、もしくはそれを僅かに下回る値である。よ
り詳細には、この窒素イオン注入エネルギーは、図１
(a)に示した工程において基板中へ酸素イオンを注入す
るのに用いたエネルギーをほぼ0％〜25％だけ下回る値
である。用いるべきイオン注入エネルギーは正確には、
窒素イオンが基板中に注入される深さ次第で設定され
る。ウエハ処理中に実験を行えば、深さＤ（この深さＤ
は注入された窒素イオンの分布曲線の中心である）へ窒
素イオンを注入するのに適した窒素イオン注入エネルギ
ーの正確な値は熟練した処理技術者に明らかになるであ
ろう。窒素注入工程中の基板20の周囲温度は、好ましく
は周囲の室温（10℃〜25℃）から、酸素注入工程中に用
いられる周囲温度とおよそ同じ周囲温度（500℃〜800
℃）までの範囲である。図１(c)に示す工程の結果とし
て、基板20内の酸素イオンが注入された領域とほぼ一致
する近傍に窒素イオンも注入される。層35は、基板20内
の注入された酸素イオンおよび窒素イオンを表してい
る。
施態様における次の工程は、基板20内への窒素イオンビ
ーム34を用いた窒素イオン注入である。窒素イオンは、
図１(a)および図１(b)に示した酸素注入工程において酸
素イオンが注入される深さとほぼ同じ深さＤへ注入され
る。好ましくは窒素イオン注入ドーズ量は、ほぼ1.0×1
011〜1.0×1013ions/cm2の範囲である。好ましくはこの
窒素注入工程に用いられる注入エネルギーは、図１(a)
に示した酸素イオン注入工程に用いた注入エネルギーと
ほぼ同じか、もしくはそれを僅かに下回る値である。よ
り詳細には、この窒素イオン注入エネルギーは、図１
(a)に示した工程において基板中へ酸素イオンを注入す
るのに用いたエネルギーをほぼ0％〜25％だけ下回る値
である。用いるべきイオン注入エネルギーは正確には、
窒素イオンが基板中に注入される深さ次第で設定され
る。ウエハ処理中に実験を行えば、深さＤ（この深さＤ
は注入された窒素イオンの分布曲線の中心である）へ窒
素イオンを注入するのに適した窒素イオン注入エネルギ
ーの正確な値は熟練した処理技術者に明らかになるであ
ろう。窒素注入工程中の基板20の周囲温度は、好ましく
は周囲の室温（10℃〜25℃）から、酸素注入工程中に用
いられる周囲温度とおよそ同じ周囲温度（500℃〜800
℃）までの範囲である。図１(c)に示す工程の結果とし
て、基板20内の酸素イオンが注入された領域とほぼ一致
する近傍に窒素イオンも注入される。層35は、基板20内
の注入された酸素イオンおよび窒素イオンを表してい
る。
【００３５】本発明の方法による次の工程は、図１(c)
に示す工程により得られた構造のアニールである。アニ
ールは、従来のSIMOX処理と実質的に同じように行われ
る。酸素をおよそ0.25％含有し、主に窒素からなる雰囲
気で基板周囲を包み込み、ほぼ1100℃〜1350℃の範囲の
適切なアニール温度へ周囲温度を上昇させる。アニール
はおよそ6時間の間行われる。アニール時間の全体は１
時間未満から12時間までの範囲に設定しうる。アニール
中に、注入された酸素イオンはシリコン基板中に再分布
され、それによって窒素注入された二酸化シリコン層40
が形成される。アニールが層40内の窒素イオンの分布に
対して及ぼす影響については、図２および図３を参照し
ながら後述する。注入された酸素に関して、アニール
は、埋込み二酸化シリコン層と上部半導体領域すなわち
上部半導体層42との間、および埋込み二酸化シリコン層
と下部半導体領域すなわち下部半導体層44との間の境界
を明確化する。半導体層42および44は、単結晶シリコン
である。基板20内の３つの層40、42および44は、界面領
域51および52により分割されている。これらの界面領域
51および52は、基板を全体に横方向に広がる隣接層間境
界である。上部半導体層42は、二酸化シリコン層40の上
に積層されており、第１の表面22に対して広がってい
る。下部半導体層44は二酸化シリコン層40の下に広がっ
ている。上部半導体層42は通常イオン注入の間、その結
晶構造に対してダメージをうける。アニール工程は、そ
れ以外の目的もあるが、特に再結晶化を通してシリコン
層42中の欠陥を修正する。
に示す工程により得られた構造のアニールである。アニ
ールは、従来のSIMOX処理と実質的に同じように行われ
る。酸素をおよそ0.25％含有し、主に窒素からなる雰囲
気で基板周囲を包み込み、ほぼ1100℃〜1350℃の範囲の
適切なアニール温度へ周囲温度を上昇させる。アニール
はおよそ6時間の間行われる。アニール時間の全体は１
時間未満から12時間までの範囲に設定しうる。アニール
中に、注入された酸素イオンはシリコン基板中に再分布
され、それによって窒素注入された二酸化シリコン層40
が形成される。アニールが層40内の窒素イオンの分布に
対して及ぼす影響については、図２および図３を参照し
ながら後述する。注入された酸素に関して、アニール
は、埋込み二酸化シリコン層と上部半導体領域すなわち
上部半導体層42との間、および埋込み二酸化シリコン層
と下部半導体領域すなわち下部半導体層44との間の境界
を明確化する。半導体層42および44は、単結晶シリコン
である。基板20内の３つの層40、42および44は、界面領
域51および52により分割されている。これらの界面領域
51および52は、基板を全体に横方向に広がる隣接層間境
界である。上部半導体層42は、二酸化シリコン層40の上
に積層されており、第１の表面22に対して広がってい
る。下部半導体層44は二酸化シリコン層40の下に広がっ
ている。上部半導体層42は通常イオン注入の間、その結
晶構造に対してダメージをうける。アニール工程は、そ
れ以外の目的もあるが、特に再結晶化を通してシリコン
層42中の欠陥を修正する。
【００３６】いくつかの図面に示している深さＤ、即ち
基板20の第１の表面22から絶縁層40（図１(d)に示して
いる）のおよその中心までのおよその距離は、従来のSI
MOX処理が酸素イオン注入中に適用される場合には、典
型的には4,000Åから10,000Åの範囲である。SIMOXウエ
ハの中の埋込み酸化物層は、およそ3,000Å〜7,000Åの
膜厚を有しており、また図１(d)に示した窒素注入酸化
物層40はほぼ同じ膜厚を有している。上部半導体層42の
膜厚は、ほぼ2,000Å〜8,000Åの範囲である。本発明は
また、埋込み窒素注入酸化物層が400Å程度のごく薄い
膜厚を有しており、かつ、およそ100Å程度のきわめて
薄い膜厚を有する超薄膜上部単結晶シリコン層42の下に
この酸化物層が埋め込まれる「浅い」SIMOXウエハ処理
と併せて用いることもできる。酸素および窒素注入中に
従来のSIMOX型注入深さが用いられるかどうかに関わり
なく、本発明によれば窒素が実質的に存在しない上部単
結晶シリコン層42を備えたウエハ基板を製造することが
できる。
基板20の第１の表面22から絶縁層40（図１(d)に示して
いる）のおよその中心までのおよその距離は、従来のSI
MOX処理が酸素イオン注入中に適用される場合には、典
型的には4,000Åから10,000Åの範囲である。SIMOXウエ
ハの中の埋込み酸化物層は、およそ3,000Å〜7,000Åの
膜厚を有しており、また図１(d)に示した窒素注入酸化
物層40はほぼ同じ膜厚を有している。上部半導体層42の
膜厚は、ほぼ2,000Å〜8,000Åの範囲である。本発明は
また、埋込み窒素注入酸化物層が400Å程度のごく薄い
膜厚を有しており、かつ、およそ100Å程度のきわめて
薄い膜厚を有する超薄膜上部単結晶シリコン層42の下に
この酸化物層が埋め込まれる「浅い」SIMOXウエハ処理
と併せて用いることもできる。酸素および窒素注入中に
従来のSIMOX型注入深さが用いられるかどうかに関わり
なく、本発明によれば窒素が実質的に存在しない上部単
結晶シリコン層42を備えたウエハ基板を製造することが
できる。
【００３７】図１(c)および図１(d)に示している工程の
間に行われるアニール工程により、注入窒素イオンが層
40内に再分布する。図２は、図１(c)に示している窒素
注入工程の直後の基板20の状態を拡大して再現するもの
である。注入された窒素イオンのガウス分布パターンの
深さ方向プロファイルが50で示すように重ね書きされて
いる。注入された窒素イオンの密度は、基板20の左端53
からの曲線50の距離により表示している。図２に示して
いる注入窒素の分布の中心は、図１(a)に示した注入酸
素イオンの深さＤとおよそ同じ深さにある。換言すれ
ば、窒素イオンの密度が最も高くなっている点は、図１
(b)に示した注入領域30中に注入された酸素イオンの密
度が最も高くなっている点とほぼ同じ位置にある。注入
された窒素イオンの濃度は、酸素／窒素注入領域35と上
部半導体領域42との間の界面領域51の端部、および酸素
／窒素注入領域35と下部半導体領域44との間の界面領域
52の端部においてそれぞれおよそ０にまで低下する。
間に行われるアニール工程により、注入窒素イオンが層
40内に再分布する。図２は、図１(c)に示している窒素
注入工程の直後の基板20の状態を拡大して再現するもの
である。注入された窒素イオンのガウス分布パターンの
深さ方向プロファイルが50で示すように重ね書きされて
いる。注入された窒素イオンの密度は、基板20の左端53
からの曲線50の距離により表示している。図２に示して
いる注入窒素の分布の中心は、図１(a)に示した注入酸
素イオンの深さＤとおよそ同じ深さにある。換言すれ
ば、窒素イオンの密度が最も高くなっている点は、図１
(b)に示した注入領域30中に注入された酸素イオンの密
度が最も高くなっている点とほぼ同じ位置にある。注入
された窒素イオンの濃度は、酸素／窒素注入領域35と上
部半導体領域42との間の界面領域51の端部、および酸素
／窒素注入領域35と下部半導体領域44との間の界面領域
52の端部においてそれぞれおよそ０にまで低下する。
【００３８】図３は、加熱工程後の基板20内の注入窒素
イオンの分布を示す。ここで、基板20はアニール中に加
熱される。図３において、酸素／窒素注入層35は窒素注
入埋込み酸化物層40（図１(d)にも示している）に変わ
っている。アニール後、（窒素の注入された二酸化シリ
コンからなる）酸化物層40と上部半導体領域42との間の
界面領域51、および酸化物層40と下部半導体領域44との
間の界面領域52は明確に規定される。アニール中に行わ
れる加熱により、酸素イオンはほぼ均一に酸化物層40内
に分布するようになる。また、この加熱によって、ガウ
ス分布曲線55および56により図示しているように界面領
域51および52への注入窒素イオンが移動する。図1(d)お
よび図３に点描により模式的に示すように、注入された
窒素は、２つの薄い界面領域46および48に再分布され
る。これらの図に示しているように、大半が界面領域51
および52内に位置するように、酸化物層の両端に沿って
窒素イオンは集中的に分布する。この分布は、注入窒素
を移動させるための基板20加熱工程後の注入窒素の実際
の位置をほぼ表すものである。したがって、図1(d)およ
び図３の点描は、層40内の境界51および52に隣接する領
域に存在するように描かれている。曲線55および56は、
界面領域46および48内の窒素イオンの分布をグラフで代
用して示すものである。
イオンの分布を示す。ここで、基板20はアニール中に加
熱される。図３において、酸素／窒素注入層35は窒素注
入埋込み酸化物層40（図１(d)にも示している）に変わ
っている。アニール後、（窒素の注入された二酸化シリ
コンからなる）酸化物層40と上部半導体領域42との間の
界面領域51、および酸化物層40と下部半導体領域44との
間の界面領域52は明確に規定される。アニール中に行わ
れる加熱により、酸素イオンはほぼ均一に酸化物層40内
に分布するようになる。また、この加熱によって、ガウ
ス分布曲線55および56により図示しているように界面領
域51および52への注入窒素イオンが移動する。図1(d)お
よび図３に点描により模式的に示すように、注入された
窒素は、２つの薄い界面領域46および48に再分布され
る。これらの図に示しているように、大半が界面領域51
および52内に位置するように、酸化物層の両端に沿って
窒素イオンは集中的に分布する。この分布は、注入窒素
を移動させるための基板20加熱工程後の注入窒素の実際
の位置をほぼ表すものである。したがって、図1(d)およ
び図３の点描は、層40内の境界51および52に隣接する領
域に存在するように描かれている。曲線55および56は、
界面領域46および48内の窒素イオンの分布をグラフで代
用して示すものである。
【００３９】界面領域46および48内の窒素イオンは、界
面境界51および52に直近した領域に存在する切断された
シリコン−酸素結合により生成するトラップされた電荷
を不動態化する。分子結合の切断は、主にイオン注入プ
ロセスにより発生する。切断された分子結合は、埋込み
二酸化シリコン層40の絶縁特性を劣化させる自由電子お
よび正孔を生じさせる望ましくない発生源になる。SIMO
X処理中に生成する切断された分子結合の大半は、界面
領域46および48中に含有される。本発明によれば、注入
窒素イオンが界面領域46および48に集中的に存在するよ
うにすることにより、切断された分子結合の有害な影響
を無効にすることができる。
面境界51および52に直近した領域に存在する切断された
シリコン−酸素結合により生成するトラップされた電荷
を不動態化する。分子結合の切断は、主にイオン注入プ
ロセスにより発生する。切断された分子結合は、埋込み
二酸化シリコン層40の絶縁特性を劣化させる自由電子お
よび正孔を生じさせる望ましくない発生源になる。SIMO
X処理中に生成する切断された分子結合の大半は、界面
領域46および48中に含有される。本発明によれば、注入
窒素イオンが界面領域46および48に集中的に存在するよ
うにすることにより、切断された分子結合の有害な影響
を無効にすることができる。
【００４０】窒素イオンは、切断されたシリコンおよび
酸素分子に化学的に結合することによってこれらの領域
を不動態化する。注入窒素を用いた不動態化を行うこと
により安定な窒素分子が生成される。この安定な窒素分
子は、自由電子を「結び付け」るものであり、それによ
ってＳｉaＮb化合物およびＳｉcＯdＮe化合物からなる
安定な分子を生成する。これら窒素化合物は、以下の記
載ではまとめて「安定な窒素化合物」と称する。
酸素分子に化学的に結合することによってこれらの領域
を不動態化する。注入窒素を用いた不動態化を行うこと
により安定な窒素分子が生成される。この安定な窒素分
子は、自由電子を「結び付け」るものであり、それによ
ってＳｉaＮb化合物およびＳｉcＯdＮe化合物からなる
安定な分子を生成する。これら窒素化合物は、以下の記
載ではまとめて「安定な窒素化合物」と称する。
【００４１】図１(a)〜図１(b)および図４〜図６を参照
して、本発明の別の実施態様を以下に説明する。この実
施態様も、半導体基板中の埋込み酸化物層の界面領域51
および52の窒素による不動態化に関するものである。図
４において、単結晶シリコン基板の状態にあるウエハ20
は、まず図１(a)および図１(b)に示した工程に従って処
理される。最初に、酸素イオンを基板内の深さＤへ注入
する。次に、窒素を注入する以前に図１(b)に示した基
板をアニールする。その結果、図４に示す構造が得られ
る。基板20は、二酸化シリコンの埋込み層59を有する。
この基板は従来のSIMOXウエハと同様である。SIMOXアニ
ールに引き続き、窒素イオンビーム34（図１(c)に示し
たビームと同じである）を用いて窒素イオンを基板20内
に注入し、それによって、酸素イオンの注入深さとほぼ
同じ深さＤへ窒素イオンを注入する。窒素イオンは、埋
込み二酸化シリコン層59内にガウス分布パターンをなし
てとどまるようになる。このパターンは、図２に示した
パターン50とほぼ一致する。図４に示す埋込み二酸化シ
リコン層59への窒素イオンの注入工程の結果、ウエハ20
には単結晶シリコンからなる上層42、窒素注入二酸化シ
リコンからなる中間層59、および単結晶シリコンからな
る下層44が形成される。図４に示す基板20と、図１(c)
および図２に示した窒素注入基板との間の主要な相違点
は、後者の２つの図面では、埋込み層35が注入酸素イオ
ンを含有するアニールされていない領域であり、かつこ
の領域に窒素イオンも注入されるということである。図
４においては、既に埋込み二酸化シリコン層59を形成す
るためにSIMOXアニール工程を経て仕上げられたSIMOXウ
エハ内に窒素イオンは注入される。
して、本発明の別の実施態様を以下に説明する。この実
施態様も、半導体基板中の埋込み酸化物層の界面領域51
および52の窒素による不動態化に関するものである。図
４において、単結晶シリコン基板の状態にあるウエハ20
は、まず図１(a)および図１(b)に示した工程に従って処
理される。最初に、酸素イオンを基板内の深さＤへ注入
する。次に、窒素を注入する以前に図１(b)に示した基
板をアニールする。その結果、図４に示す構造が得られ
る。基板20は、二酸化シリコンの埋込み層59を有する。
この基板は従来のSIMOXウエハと同様である。SIMOXアニ
ールに引き続き、窒素イオンビーム34（図１(c)に示し
たビームと同じである）を用いて窒素イオンを基板20内
に注入し、それによって、酸素イオンの注入深さとほぼ
同じ深さＤへ窒素イオンを注入する。窒素イオンは、埋
込み二酸化シリコン層59内にガウス分布パターンをなし
てとどまるようになる。このパターンは、図２に示した
パターン50とほぼ一致する。図４に示す埋込み二酸化シ
リコン層59への窒素イオンの注入工程の結果、ウエハ20
には単結晶シリコンからなる上層42、窒素注入二酸化シ
リコンからなる中間層59、および単結晶シリコンからな
る下層44が形成される。図４に示す基板20と、図１(c)
および図２に示した窒素注入基板との間の主要な相違点
は、後者の２つの図面では、埋込み層35が注入酸素イオ
ンを含有するアニールされていない領域であり、かつこ
の領域に窒素イオンも注入されるということである。図
４においては、既に埋込み二酸化シリコン層59を形成す
るためにSIMOXアニール工程を経て仕上げられたSIMOXウ
エハ内に窒素イオンは注入される。
【００４２】図４に示すSIMOX埋込み酸化物層への窒素
イオン注入の次の工程は、基板20を加熱して界面領域51
および52への窒素を移動させる工程である。この加熱工
程は、いくつかの方法により達成されうる。この加熱工
程を達成する一つの手段は、窒素移動を実現するのに必
要な温度への基板20のシリコン処理オーブン中での加熱
である。広い範囲の温度と時間において、窒素イオンが
層59内の注入深さＤ周囲に集中的に分布している状態か
ら、界面領域51および52に隣接する所望の新しい位置に
分布している状態へ至らせる所望の窒素イオン移動が可
能なことが判明している。例えば、基板20をおよそ10分
間のあいだ700℃以上の温度に加熱することにより、注
入された窒素は所望の移動をすることが判明している。
この加熱工程に用いられる温度は、好ましくは、シリコ
ンの融点に近い1350℃を超えない温度であるべきであ
る。したがって、図４に示した工程の後に行われる加熱
工程の全範囲は、好ましくはほぼ700℃〜1350℃の温度
範囲、および10分〜12時間の時間範囲であるべきであ
る。
イオン注入の次の工程は、基板20を加熱して界面領域51
および52への窒素を移動させる工程である。この加熱工
程は、いくつかの方法により達成されうる。この加熱工
程を達成する一つの手段は、窒素移動を実現するのに必
要な温度への基板20のシリコン処理オーブン中での加熱
である。広い範囲の温度と時間において、窒素イオンが
層59内の注入深さＤ周囲に集中的に分布している状態か
ら、界面領域51および52に隣接する所望の新しい位置に
分布している状態へ至らせる所望の窒素イオン移動が可
能なことが判明している。例えば、基板20をおよそ10分
間のあいだ700℃以上の温度に加熱することにより、注
入された窒素は所望の移動をすることが判明している。
この加熱工程に用いられる温度は、好ましくは、シリコ
ンの融点に近い1350℃を超えない温度であるべきであ
る。したがって、図４に示した工程の後に行われる加熱
工程の全範囲は、好ましくはほぼ700℃〜1350℃の温度
範囲、および10分〜12時間の時間範囲であるべきであ
る。
【００４３】前段落に述べた加熱工程後に得られる基板
20の構造は、図１(d)に示した構造と本質的に同じであ
る。窒素注入埋込み酸化物層59は、窒素不動態化された
埋込みSIMOX層40に変換され、窒素分子は界面領域51お
よび52にそれぞれ隣接する領域46および48に集中的に分
布している。前段落に述べた加熱工程は、ウエハ基板20
を処理して能動半導体素子を基板上に形成する工程によ
っても代替的に達成される。このような処理は、窒素イ
オンを図４の層59内に示す注入位置から、図１(d)に示
しかつ既に記載した位置へ望み通りに再分布させるのに
十分な熱処理を事実上常に含んでいる。引続き行われる
基板20の処理にはどのタイプのものが適切であるかを以
下に簡潔に述べる。この処理には、本発明の方法の別の
実施態様による基板の加熱が含まれ、実行される。
20の構造は、図１(d)に示した構造と本質的に同じであ
る。窒素注入埋込み酸化物層59は、窒素不動態化された
埋込みSIMOX層40に変換され、窒素分子は界面領域51お
よび52にそれぞれ隣接する領域46および48に集中的に分
布している。前段落に述べた加熱工程は、ウエハ基板20
を処理して能動半導体素子を基板上に形成する工程によ
っても代替的に達成される。このような処理は、窒素イ
オンを図４の層59内に示す注入位置から、図１(d)に示
しかつ既に記載した位置へ望み通りに再分布させるのに
十分な熱処理を事実上常に含んでいる。引続き行われる
基板20の処理にはどのタイプのものが適切であるかを以
下に簡潔に述べる。この処理には、本発明の方法の別の
実施態様による基板の加熱が含まれ、実行される。
【００４４】図５および図６は、能動半導体素子60を基
板20上に形成するために選択された工程を示すものであ
る。本実施例においては、金属−酸化物−半導体（MO
S）電界効果トランジスタ（FET）60が一部形成される。
図５においてウエハ20は、注入窒素イオンを備えたSIMO
X埋込み二酸化シリコン層（図４および図５における層5
9）を有するように既に処理されている。ウエハ20は選
択的にエッチングされて、上部半導体層42の一部が除去
される。層42の側面部は除去されており、層42の中央部
66は基板上に残っている。除去された領域（図５では基
板20の左端部および右端部）では窒素注入酸化物層59が
露出する。その後、基板20の露出された表面上には表面
酸化物層68が成長する。従来の酸化技術、例えば、適切
な厚さの表面酸化物が形成されるまで酸化雰囲気下に基
板20を加熱する技術を用いて、酸化物層68を生成する。
次に、ポリシリコン層70を酸化物層68の上に堆積する。
ポリシリコン層70は、破線72および74、ならびにシリコ
ン層42の除去されていない部分66の中心の上に位置する
中央領域76の実線で示している。ポリシリコンの破線72
および74で示している部分は、その後従来のフォトソリ
グラフィ技術によって除去され、中央部76のみが残され
る。この部分76は引き続いて行われる注入工程でマスク
として用いられる。
板20上に形成するために選択された工程を示すものであ
る。本実施例においては、金属−酸化物−半導体（MO
S）電界効果トランジスタ（FET）60が一部形成される。
図５においてウエハ20は、注入窒素イオンを備えたSIMO
X埋込み二酸化シリコン層（図４および図５における層5
9）を有するように既に処理されている。ウエハ20は選
択的にエッチングされて、上部半導体層42の一部が除去
される。層42の側面部は除去されており、層42の中央部
66は基板上に残っている。除去された領域（図５では基
板20の左端部および右端部）では窒素注入酸化物層59が
露出する。その後、基板20の露出された表面上には表面
酸化物層68が成長する。従来の酸化技術、例えば、適切
な厚さの表面酸化物が形成されるまで酸化雰囲気下に基
板20を加熱する技術を用いて、酸化物層68を生成する。
次に、ポリシリコン層70を酸化物層68の上に堆積する。
ポリシリコン層70は、破線72および74、ならびにシリコ
ン層42の除去されていない部分66の中心の上に位置する
中央領域76の実線で示している。ポリシリコンの破線72
および74で示している部分は、その後従来のフォトソリ
グラフィ技術によって除去され、中央部76のみが残され
る。この部分76は引き続いて行われる注入工程でマスク
として用いられる。
【００４５】次に、層42に適切なドーピング不純物を注
入し、それによって上部シリコン層内にソース領域およ
びドレイン領域を生成する。図５に示すような注入ビー
ム80を用いて適切な不純物、例えばヒ素あるいはリンを
注入し、それによって層42内にＮ−導電型領域を生成す
る。ポリシリコンマスク76によってドープされていない
中央チャネル領域82が残る。上層42中の単結晶シリコン
の選択された領域にドーピング不純物を注入することに
よって、図６に示すような構造が形成される。ポリシリ
コンマスク76の下の上層42の中央領域にはドーピング不
純物が存在せず、また、この領域は側面領域82および84
とは逆の導電型を有する。その結果、逆の導電型を有す
るチャネル領域86により隔てられたＮ−ソース領域82お
よびＮ−ドレイン領域84を有するMOSトランジスタの構
造が得られる。図６はまた、半導体素子60の製造におい
て１回以上用いられる選択的加熱工程の結果も示してい
る。当業者には周知のこのような加熱工程は、注入活性
化および誘電体膜形成（パッシベーション）を包含する
ものであり、基板20上に１つ以上の半導体素子を形成す
る間に回数を選択して行われるものである。能動素子の
形成に関わるこの加熱工程は、少なくとも10分間のあい
だ基板20の温度を20℃〜700℃に上昇させるのに少なく
とも十分であり、したがって、埋込み酸化物層59の深さ
Ｄ周辺の注入位置から界面領域51および52にそれぞれ隣
接する位置46および48へ注入窒素を移動させるのに少な
くとも十分である。したがって、図６では図１(d)およ
び図３の埋込み酸化物層40の位置と本質的に同じ位置に
埋込み酸化物層90を描いている。
入し、それによって上部シリコン層内にソース領域およ
びドレイン領域を生成する。図５に示すような注入ビー
ム80を用いて適切な不純物、例えばヒ素あるいはリンを
注入し、それによって層42内にＮ−導電型領域を生成す
る。ポリシリコンマスク76によってドープされていない
中央チャネル領域82が残る。上層42中の単結晶シリコン
の選択された領域にドーピング不純物を注入することに
よって、図６に示すような構造が形成される。ポリシリ
コンマスク76の下の上層42の中央領域にはドーピング不
純物が存在せず、また、この領域は側面領域82および84
とは逆の導電型を有する。その結果、逆の導電型を有す
るチャネル領域86により隔てられたＮ−ソース領域82お
よびＮ−ドレイン領域84を有するMOSトランジスタの構
造が得られる。図６はまた、半導体素子60の製造におい
て１回以上用いられる選択的加熱工程の結果も示してい
る。当業者には周知のこのような加熱工程は、注入活性
化および誘電体膜形成（パッシベーション）を包含する
ものであり、基板20上に１つ以上の半導体素子を形成す
る間に回数を選択して行われるものである。能動素子の
形成に関わるこの加熱工程は、少なくとも10分間のあい
だ基板20の温度を20℃〜700℃に上昇させるのに少なく
とも十分であり、したがって、埋込み酸化物層59の深さ
Ｄ周辺の注入位置から界面領域51および52にそれぞれ隣
接する位置46および48へ注入窒素を移動させるのに少な
くとも十分である。したがって、図６では図１(d)およ
び図３の埋込み酸化物層40の位置と本質的に同じ位置に
埋込み酸化物層90を描いている。
【００４６】単結晶シリコン基板20上への能動半導体素
子の形成に関し、本発明の方法により得られる望ましい
特徴の一つは、注入された窒素が存在しない上部単結晶
シリコン層42が残存するということにある。単結晶シリ
コンチャネル領域86に窒素が存在する場合には、その領
域内での電子の移動度が不均等になり、その結果MOSト
ランジスタの性能に深刻な劣化がもたらされる。本発明
の方法によれば、窒素はSIMOX基板の埋込み酸化物絶縁
層内に注入されるので、窒素が実質的に存在しない上部
単結晶シリコン層42が残ることになる。このプロセス
は、窒素を基板の表面層へ浅く拡散または注入し、能動
素子のゲート酸化物領域を不動態化する先行技術による
その他の周知の窒素不動態化プロセスとは対照的なもの
である。先行技術によるこのようなプロセスにおいて
は、ポリシリコンは能動素子のソース、ドレインおよび
チャネルの各領域に用いられるので、注入または拡散さ
れた窒素が偶然存在しても素子の性能が低下することは
ない。なぜなら、能動素子中のポリシリコンの性能を窒
素イオンが劣化させないからである。しかしながら、SI
MOX基板上に形成される素子においては、ソース、ドレ
インおよびチャネルの各領域は単結晶シリコンからなる
ので、窒素はチャネル領域内の電子の移動度を実質的に
低下させ、ソース領域とドレイン領域との間の電流を低
減し、かつ素子の性能の深刻な劣化をもたらす。本発明
では、上部シリコン層、特に実質的に注入窒素が存在し
ないチャネル領域が維持されので、それによって、チャ
ネル領域における単結晶シリコンの劣化を防止すること
ができる。
子の形成に関し、本発明の方法により得られる望ましい
特徴の一つは、注入された窒素が存在しない上部単結晶
シリコン層42が残存するということにある。単結晶シリ
コンチャネル領域86に窒素が存在する場合には、その領
域内での電子の移動度が不均等になり、その結果MOSト
ランジスタの性能に深刻な劣化がもたらされる。本発明
の方法によれば、窒素はSIMOX基板の埋込み酸化物絶縁
層内に注入されるので、窒素が実質的に存在しない上部
単結晶シリコン層42が残ることになる。このプロセス
は、窒素を基板の表面層へ浅く拡散または注入し、能動
素子のゲート酸化物領域を不動態化する先行技術による
その他の周知の窒素不動態化プロセスとは対照的なもの
である。先行技術によるこのようなプロセスにおいて
は、ポリシリコンは能動素子のソース、ドレインおよび
チャネルの各領域に用いられるので、注入または拡散さ
れた窒素が偶然存在しても素子の性能が低下することは
ない。なぜなら、能動素子中のポリシリコンの性能を窒
素イオンが劣化させないからである。しかしながら、SI
MOX基板上に形成される素子においては、ソース、ドレ
インおよびチャネルの各領域は単結晶シリコンからなる
ので、窒素はチャネル領域内の電子の移動度を実質的に
低下させ、ソース領域とドレイン領域との間の電流を低
減し、かつ素子の性能の深刻な劣化をもたらす。本発明
では、上部シリコン層、特に実質的に注入窒素が存在し
ないチャネル領域が維持されので、それによって、チャ
ネル領域における単結晶シリコンの劣化を防止すること
ができる。
【００４７】図７〜図９は、本発明の方法のいくつかの
実施態様を示すフロー図である。図７は、図１(a)〜図
１(d)を参照して既に示し説明した本発明の第１の実施
態様による方法の各工程を示している。以下の説明で
は、既に説明した図１〜図６に用いた参照番号を用い、
いくつかの例を挙げながら本発明の方法による各工程を
説明する。第１の工程92では、シリコンウエハ、あるい
は第１の表面22を有する他の適切な半導体基板20を配設
する。次の工程94では、酸素イオンを基板20内の第１の
表面22の下の所定の深さＤへ注入する。次の工程96で
は、工程94において酸素イオンが注入された深さとほぼ
同じ深さＤへ窒素イオンを注入する。次の工程98では、
従来のSIMOX方法論に従って基板20をアニールする。第
１の実施態様による方法によれば、図１(d)にその概略
を示している窒素により不動態化されたSIMOXウエハが
最終製造物100として得られる。
実施態様を示すフロー図である。図７は、図１(a)〜図
１(d)を参照して既に示し説明した本発明の第１の実施
態様による方法の各工程を示している。以下の説明で
は、既に説明した図１〜図６に用いた参照番号を用い、
いくつかの例を挙げながら本発明の方法による各工程を
説明する。第１の工程92では、シリコンウエハ、あるい
は第１の表面22を有する他の適切な半導体基板20を配設
する。次の工程94では、酸素イオンを基板20内の第１の
表面22の下の所定の深さＤへ注入する。次の工程96で
は、工程94において酸素イオンが注入された深さとほぼ
同じ深さＤへ窒素イオンを注入する。次の工程98では、
従来のSIMOX方法論に従って基板20をアニールする。第
１の実施態様による方法によれば、図１(d)にその概略
を示している窒素により不動態化されたSIMOXウエハが
最終製造物100として得られる。
【００４８】図８は、上述の方法の別の実施態様を示し
ている。本発明のこの実施態様による方法は、すでに説
明した図１(a)、図1(b)、図４および図1(d)の順序にほ
ぼ従って行われる。最初の２つの工程92および94は、第
１の実施態様による最初の２つの工程と同じである。次
の工程98では、基板20のアニールを行い、従来のSIMOX
ウエハを形成する。次の工程102では、SIMOXウエハ内の
二酸化シリコン層59とほぼ同じ深さへ窒素イオンを注入
する（工程102は図４に示している）。次の工程104で
は、基板20を加熱することによって、窒素イオン注入位
置から、基板20内の埋込み絶縁層と上部半導体領域との
間、および埋込み絶縁層と下部半導体領域との間の界面
領域へ注入窒素イオンを移動させる。工程104における
加熱による注入窒素イオンの位置の変化は、図２および
図３にその概略を示している。基板を加熱することによ
って、図２の曲線50によりその概略を示している位置か
ら、図３の曲線55および56によりその概略を示している
位置へ窒素イオンを移動させる。加熱工程104は図８の
工程106に示しているように、引き続き行われる１つ以
上の能動半導体素子をウエハ上に形成するためのウエハ
の処理工程中に行うことができる。このような素子の形
成は、図５および図６を参照して既に述べている。ある
いは、加熱工程104は、図８の108に示すように、独立し
た加熱工程によっておこなってもよい。上記代工程106
または108のいずれを行った場合でも、基板を最低でも
およそ10分間のあいだ、最低でもおよそ700℃の温度に
加熱すれば、所望の窒素イオン移動をさせることができ
る。正確にどういう加熱工程を用いるかには関わりな
く、図８に示している実施態様によれば、第１の実施態
様と同様に窒素により不動態化されたSIMOXウエハ100が
製造される。
ている。本発明のこの実施態様による方法は、すでに説
明した図１(a)、図1(b)、図４および図1(d)の順序にほ
ぼ従って行われる。最初の２つの工程92および94は、第
１の実施態様による最初の２つの工程と同じである。次
の工程98では、基板20のアニールを行い、従来のSIMOX
ウエハを形成する。次の工程102では、SIMOXウエハ内の
二酸化シリコン層59とほぼ同じ深さへ窒素イオンを注入
する（工程102は図４に示している）。次の工程104で
は、基板20を加熱することによって、窒素イオン注入位
置から、基板20内の埋込み絶縁層と上部半導体領域との
間、および埋込み絶縁層と下部半導体領域との間の界面
領域へ注入窒素イオンを移動させる。工程104における
加熱による注入窒素イオンの位置の変化は、図２および
図３にその概略を示している。基板を加熱することによ
って、図２の曲線50によりその概略を示している位置か
ら、図３の曲線55および56によりその概略を示している
位置へ窒素イオンを移動させる。加熱工程104は図８の
工程106に示しているように、引き続き行われる１つ以
上の能動半導体素子をウエハ上に形成するためのウエハ
の処理工程中に行うことができる。このような素子の形
成は、図５および図６を参照して既に述べている。ある
いは、加熱工程104は、図８の108に示すように、独立し
た加熱工程によっておこなってもよい。上記代工程106
または108のいずれを行った場合でも、基板を最低でも
およそ10分間のあいだ、最低でもおよそ700℃の温度に
加熱すれば、所望の窒素イオン移動をさせることができ
る。正確にどういう加熱工程を用いるかには関わりな
く、図８に示している実施態様によれば、第１の実施態
様と同様に窒素により不動態化されたSIMOXウエハ100が
製造される。
【００４９】図９は、本発明の方法のさらに別の実施態
様を示している。この実施態様においては、第１の実施
態様における工程94および96は順序が逆である。窒素イ
オン注入工程96は、基板20内への酸素イオン注入工程94
よりも前に行われる。図９に示す実施態様による残りの
工程は、第１の実施態様による工程と同じである。工程
94および96を行う場合、基板20内への窒素イオンの注入
深さは、あとに続く酸素イオン注入工程で酸素イオンが
注入される所定の深さＤに基づいているということは理
解すべきである。酸素イオンと窒素イオンをどの順番で
基板20内へ注入するかには関わりなく、本発明の方法を
行うことができる。ただ、窒素イオン注入工程96は、工
程94において酸素イオンが上部表面22の下に注入される
深さとほぼ同じ深さに窒素イオンが注入されるようにさ
えすればよい。例えば、第１の表面22の下のある選択さ
れた深さＤの中央に位置する埋込み絶縁層40を生成する
ために、工程94について酸素注入ドーズ量および酸素注
入エネルギーを予め定めておけば、窒素注入工程96は、
本発明に従って所定の注入ドーズ量および注入エネルギ
ーを用いて行うことができ、それによって、窒素イオン
のガウス分布をほぼ同じ深さＤへに中心をおくことがで
きる。より詳細には、ほぼ1.0×1017から3.0×1018ions
/cm2の範囲の注入ドーズ量、およびほぼ30KeVから120Ke
Vの範囲のイオン注入エネルギーに予め定められた酸素
イオンを基板20内へ注入する場合、図９に示す方法で
は、好ましくはほぼ1.0×1011から1.0×1013ions/cm2の
範囲の注入ドーズ量、および引き続き行われる酸素注入
工程94に用いられるイオン注入エネルギーよりもほぼ0
％〜25％の範囲だけ小さいイオン注入エネルギーが窒素
注入工程96で用いられる。
様を示している。この実施態様においては、第１の実施
態様における工程94および96は順序が逆である。窒素イ
オン注入工程96は、基板20内への酸素イオン注入工程94
よりも前に行われる。図９に示す実施態様による残りの
工程は、第１の実施態様による工程と同じである。工程
94および96を行う場合、基板20内への窒素イオンの注入
深さは、あとに続く酸素イオン注入工程で酸素イオンが
注入される所定の深さＤに基づいているということは理
解すべきである。酸素イオンと窒素イオンをどの順番で
基板20内へ注入するかには関わりなく、本発明の方法を
行うことができる。ただ、窒素イオン注入工程96は、工
程94において酸素イオンが上部表面22の下に注入される
深さとほぼ同じ深さに窒素イオンが注入されるようにさ
えすればよい。例えば、第１の表面22の下のある選択さ
れた深さＤの中央に位置する埋込み絶縁層40を生成する
ために、工程94について酸素注入ドーズ量および酸素注
入エネルギーを予め定めておけば、窒素注入工程96は、
本発明に従って所定の注入ドーズ量および注入エネルギ
ーを用いて行うことができ、それによって、窒素イオン
のガウス分布をほぼ同じ深さＤへに中心をおくことがで
きる。より詳細には、ほぼ1.0×1017から3.0×1018ions
/cm2の範囲の注入ドーズ量、およびほぼ30KeVから120Ke
Vの範囲のイオン注入エネルギーに予め定められた酸素
イオンを基板20内へ注入する場合、図９に示す方法で
は、好ましくはほぼ1.0×1011から1.0×1013ions/cm2の
範囲の注入ドーズ量、および引き続き行われる酸素注入
工程94に用いられるイオン注入エネルギーよりもほぼ0
％〜25％の範囲だけ小さいイオン注入エネルギーが窒素
注入工程96で用いられる。
【００５０】図面には個別に示していない本発明のさら
に別の実施態様は、図７に示した第１の実施態様および
図９に示した実施態様の変形である。このさらに別の実
施態様においては、工程94および96は実質的に同時に行
われる。換言すれば、単一の操作を行う間に、基板20内
のほぼ同じ深さＤへ酸素イオンおよび窒素イオンの両方
が注入され、窒素イオンビームと酸素イオンビームと
は、処理チャンバーへウエハを一回入れる間に近接した
順序で用いられる。このさらに別の実施態様における残
りの工程は、図７に示した第１の実施態様および図９に
示した実施態様と同じである。
に別の実施態様は、図７に示した第１の実施態様および
図９に示した実施態様の変形である。このさらに別の実
施態様においては、工程94および96は実質的に同時に行
われる。換言すれば、単一の操作を行う間に、基板20内
のほぼ同じ深さＤへ酸素イオンおよび窒素イオンの両方
が注入され、窒素イオンビームと酸素イオンビームと
は、処理チャンバーへウエハを一回入れる間に近接した
順序で用いられる。このさらに別の実施態様における残
りの工程は、図７に示した第１の実施態様および図９に
示した実施態様と同じである。
【００５１】SIMOX埋込み酸化物半導体基板の界面領域
を不動態化するのに注入窒素イオンを用いれば、例えば
水素による不動態化などのそれ以外の形態の不動態化
（パッシベーション）と比較して優れた結果が得られる
ことが判明している。当該分野では公知のように、水素
分子を基板内へ拡散させることにより、深く埋込まれた
酸化物絶縁層を容易に不動態化することができる。しか
しながら、水素は切断されたシリコンおよび酸素分子と
安定な結合を形成せず、また、素子が通常の電界に曝さ
れる動作条件の下では、水素結合は再び切断され、不動
態化の効果が失われる。窒素結合は、それよりもはるか
に耐性が高く、かつ埋込み酸化物絶縁層を囲む界面領域
を効率よく不動態化できることが判明している。SIMOX
基板を形成する際に注入窒素を用いることにより、窒素
が存在すると素子の性能の劣化を招くので望ましくない
能動素子の表層単結晶ゲートシリコンへ偶然窒素が注入
される可能性を排除できる。他方で、本発明によれば、
埋込み酸化物の界面領域に存在する窒素は、絶縁層によ
りもたらされる電気的絶縁を実質的に強化する。本発明
によれば、基板中のトラップされた電子の密度が低下
し、トラップされた電荷を低減でき、ゲート酸化物の耐
圧が増し、基板上に形成される素子の性能および信頼性
が向上する。
を不動態化するのに注入窒素イオンを用いれば、例えば
水素による不動態化などのそれ以外の形態の不動態化
（パッシベーション）と比較して優れた結果が得られる
ことが判明している。当該分野では公知のように、水素
分子を基板内へ拡散させることにより、深く埋込まれた
酸化物絶縁層を容易に不動態化することができる。しか
しながら、水素は切断されたシリコンおよび酸素分子と
安定な結合を形成せず、また、素子が通常の電界に曝さ
れる動作条件の下では、水素結合は再び切断され、不動
態化の効果が失われる。窒素結合は、それよりもはるか
に耐性が高く、かつ埋込み酸化物絶縁層を囲む界面領域
を効率よく不動態化できることが判明している。SIMOX
基板を形成する際に注入窒素を用いることにより、窒素
が存在すると素子の性能の劣化を招くので望ましくない
能動素子の表層単結晶ゲートシリコンへ偶然窒素が注入
される可能性を排除できる。他方で、本発明によれば、
埋込み酸化物の界面領域に存在する窒素は、絶縁層によ
りもたらされる電気的絶縁を実質的に強化する。本発明
によれば、基板中のトラップされた電子の密度が低下
し、トラップされた電荷を低減でき、ゲート酸化物の耐
圧が増し、基板上に形成される素子の性能および信頼性
が向上する。
【００５２】
【発明の効果】本発明によれば、表面シリコン層の中に
有害な窒素を導入しないで、埋込み酸化物絶縁層に隣接
する界面領域を不動態化し、SIMOX方法により製造され
たシリコンウエハ内の上部半導体領域と下部半導体領域
との間の電気的絶縁性を高めることができる。
有害な窒素を導入しないで、埋込み酸化物絶縁層に隣接
する界面領域を不動態化し、SIMOX方法により製造され
たシリコンウエハ内の上部半導体領域と下部半導体領域
との間の電気的絶縁性を高めることができる。
【００５３】また、基板上に製造された能動素子中に組
み込まれたゲートシリコンを劣化させることなく、SIMO
X基板内の埋込み酸化物の耐圧を改善することができ
る。
み込まれたゲートシリコンを劣化させることなく、SIMO
X基板内の埋込み酸化物の耐圧を改善することができ
る。
【図１】(a)は酸素イオンを基板中の所定の深さＤへ注
入するSIMOX処理工程中のシリコン基板を模式的に示す
一部断面図であり（従来の技術）、(b)は、(a)に示す工
程を行った結果として、基板の上部半導体領域と下部半
導体領域との間に広がるように形成される注入酸素イオ
ンの層を例示する、(a)に示す基板の一部断面図である
（従来の技術）。また、(c)は、本発明による窒素イオ
ンの基板中の所定の深さＤへの注入工程中の(a)に示す
基板の一部断面図でり、(d)は、本発明による基板処理
の結果として得られるウエハの構造を例示する、(a)に
示す基板の一部断面図である。
入するSIMOX処理工程中のシリコン基板を模式的に示す
一部断面図であり（従来の技術）、(b)は、(a)に示す工
程を行った結果として、基板の上部半導体領域と下部半
導体領域との間に広がるように形成される注入酸素イオ
ンの層を例示する、(a)に示す基板の一部断面図である
（従来の技術）。また、(c)は、本発明による窒素イオ
ンの基板中の所定の深さＤへの注入工程中の(a)に示す
基板の一部断面図でり、(d)は、本発明による基板処理
の結果として得られるウエハの構造を例示する、(a)に
示す基板の一部断面図である。
【図２】窒素注入工程後の、図１(c)に示すシリコン基
板を模式的に拡大して示す一部断面図であり、窒素注入
工程の結果得られる注入窒素イオンのおよその濃度を示
す重ね書きグラフも示している。
板を模式的に拡大して示す一部断面図であり、窒素注入
工程の結果得られる注入窒素イオンのおよその濃度を示
す重ね書きグラフも示している。
【図３】本発明による加熱工程後の、図２に示す基板を
模式的に示す一部断面図であり、ウエハ中に再分布され
た窒素のおよその濃度を示す重ね書きグラフも併せて示
しめしている。
模式的に示す一部断面図であり、ウエハ中に再分布され
た窒素のおよその濃度を示す重ね書きグラフも併せて示
しめしている。
【図４】埋込み二酸化シリコン層が形成されるように処
理され、その後二酸化シリコン層の深さとほぼ同じ深さ
Ｄへ基板表面を通して窒素が注入され、その結果窒素注
入埋込み酸化物層を備えた基板が生成されるシリコン基
板を模式的に示す一部断面図である。
理され、その後二酸化シリコン層の深さとほぼ同じ深さ
Ｄへ基板表面を通して窒素が注入され、その結果窒素注
入埋込み酸化物層を備えた基板が生成されるシリコン基
板を模式的に示す一部断面図である。
【図５】ウエハ上に１つ以上の能動半導体素子を生成す
るために引き続きウエハが処理される間に選択的に行わ
れる工程の後の、図４に示す基板を模式的に示す一部断
面図である。
るために引き続きウエハが処理される間に選択的に行わ
れる工程の後の、図４に示す基板を模式的に示す一部断
面図である。
【図６】ウエハ上に形成された能動半導体素子を例示
し、図５に示す基板を模式的に示す一部断面図である。
し、図５に示す基板を模式的に示す一部断面図である。
【図７】本発明の方法の第１の実施態様による工程を例
示するフロー図である。
示するフロー図である。
【図８】本発明の別の実施態様による工程を例示するフ
ロー図であり、窒素注入に引き続いて行われる加熱工程
の２つの代替工程も併せて例示する図である。
ロー図であり、窒素注入に引き続いて行われる加熱工程
の２つの代替工程も併せて例示する図である。
【図９】本発明のさらに別の実施態様による工程を例示
するフロー図である。
するフロー図である。
２０ 半導体基板 ２２ 表面 ２４ 酸素イオンビーム ３０ 層 ３４ 窒素イオンビーム ３５ 層 ４０ 二酸化シリコン層 ４２ 上部半導体層 ４４ 下部半導体層 ４６ 界面領域 ４８ 界面領域 ５１ 境界 ５２ 境界
Claims (20)
- 【請求項１】 埋込み絶縁層が上部半導体領域と下部半
導体領域との間に形成される半導体基板において、該上
部半導体領域と該下部半導体領域との間の電気的絶縁性
を改善する方法であって、 該基板中の該埋込み絶縁層の深さとほぼ同じ深さに窒素
イオンを注入する工程(a)と、 該基板を加熱することにより該埋込み絶縁層と該上部半
導体領域との間および該埋込み絶縁層と該下部半導体領
域との間の界面領域へ該窒素イオンを移動させ、それに
よって該窒素により該界面領域を不動態化する工程(b)
とを包含する方法。 - 【請求項２】 前記基板内の所定の深さへ酸素イオンを
注入する工程と、該基板をアニールすることにより酸化
物の埋込み層を形成する工程とを包含する工程によっ
て、前記埋込み絶縁層は該基板内に形成され、前記窒素
イオン注入工程(a)は該基板中へ酸素イオンを注入する
工程以前に行われ、かつ、前記基板加熱工程(b)は、該
基板をアニールすることにより酸化物の埋込み層を形成
する工程中に行われる、請求項１に記載の方法。 - 【請求項３】 前記基板内の所定の深さへ酸素イオンを
注入する工程と、該基板をアニールすることにより酸化
物の埋込み層を形成する工程とを包含する工程によっ
て、前記埋込み絶縁層は該基板内に形成され、前記窒素
イオン注入工程(a)は該基板中へ酸素イオンを注入する
工程以降に行われ、かつ、前記基板加熱工程(b)は、該
基板をアニールすることにより酸化物の埋込み層を形成
する工程中に行われる、請求項１に記載の方法。 - 【請求項４】 前記基板内の所定の深さへ酸素イオンを
注入する工程と、該基板をアニールすることにより酸化
物の埋込み層を形成する工程とを包含する工程によっ
て、前記埋込み絶縁層は該基板内に形成され、前記窒素
イオン注入工程(a)は該基板中へ酸素イオンを注入する
工程と実質的に同時に行われ、かつ、前記基板加熱工程
(b)は、該基板をアニールすることにより酸化物の埋込
み層を形成する工程中に行われる、請求項１に記載の方
法。 - 【請求項５】 前記基板内の所定の深さへ酸素イオンを
注入する工程と、該基板をアニールすることにより酸化
物の埋込み層を形成する工程とを包含する工程によっ
て、前記埋込み絶縁層は該基板内に形成され、前記窒素
イオン注入工程(a)は該基板中へ酸素イオンを注入する
工程および該基板をアニールすることにより酸化物の埋
込み層を形成する工程以降に行われる、請求項１に記載
の方法。 - 【請求項６】 前記基板中へ酸素イオンを注入する工程
および前記基板をアニールすることにより酸化物の埋込
み層を形成する工程に引き続き、前記上部半導体領域内
および該上部半導体領域に隣接する該基板の上部表面上
に１つ以上の能動半導体素子を形成するために前記基板
が処理され、前記基板加熱工程(b)が、１つ以上の能動
半導体素子を形成するための該処理中に行われる、請求
項５に記載の方法。 - 【請求項７】 前記窒素イオン注入工程(a)において用
いられる注入ドーズ量がほぼ1.0×1011ions/cm2から1.0
×1013ions/cm2の範囲である、請求項１に記載の方法。 - 【請求項８】 ほぼ1.0×1017ions/cm2から3.0×1018io
ns/cm2の範囲の注入ドーズ量、およびほぼ30KeVから120
KeVの範囲のイオン注入エネルギーで前記基板内の所定
の深さへ酸素イオンを注入する工程を包含する工程によ
って、前記埋込み絶縁層は該基板内に形成され、前記窒
素イオン注入工程(a)は、ほぼ1.0×1011ions/cm2から1.
0×1013ions/cm2の範囲の注入ドーズ量、および該基板
中への酸素イオンの注入に用いられるイオン注入エネル
ギーよりもほぼ0％から25％の範囲だけ小さいイオン注
入エネルギーを用いる、請求項１に記載の方法。 - 【請求項９】 前記基板加熱工程(b)が前記基板を少な
くとも10分の間、少なくとも700℃の温度に加熱する工
程を包含する請求項１に記載の方法。 - 【請求項１０】 前記基板加熱工程(b)が前記基板をほ
ぼ10分から30分の範囲の時間の間、ほぼ700℃から1000
℃の範囲の温度に加熱する工程を包含する請求項９に記
載の方法。 - 【請求項１１】 第１の表面を有する半導体基板を設け
る工程(a)と、 該基板中の該第１の表面の下の所定の深さへ酸素イオン
を注入し、該注入された酸素イオンにより、該基板内に
おいて該表面に隣接する上部半導体領域と該注入された
酸素イオンの下へ隣接する下部半導体領域とを分離させ
る工程(b)と、 該基板をアニールすることによって、該基板中に埋込み
酸化物層を形成する工程(c)と、 該工程(b)において該酸素イオンが注入される深さとほ
ぼ同じ深さに窒素イオンを該基板中に注入し、その後引
き続いて該基板を加熱することによって、該埋込み酸化
物層と該上部半導体領域との間および該埋込み酸化物層
と該下部半導体領域との間の界面領域へ該窒素イオンを
移動させ、それによって該界面領域を不動態化工程(d)
とを包含するSIMOX半導体基板の製造方法。 - 【請求項１２】 前記工程(d)が、前記工程(c)以降、前
記工程(b)以後、該工程(b)と同時、または該工程(b)以
前のいずれか１つの時期を選択して行われる、請求項１
１に記載の方法。 - 【請求項１３】 前記工程(d)を前記工程(c)以前に行う
ことによって、前記引き続き行われる加熱を該工程(c)
中に行う請求項１１に記載の方法。 - 【請求項１４】 ほぼ1.0×1017ions/cm2から3.0×1018
ions/cm2の範囲の注入ドーズ量およびほぼ30KeVから120
KeVの範囲のイオン注入エネルギーを用い、前記第１の
表面を通して酸素イオンビームを入射させることによっ
て前記工程(b)を行う請求項１１に記載の方法。 - 【請求項１５】 ほぼ1.0×1011ions/cm2から1.0×1013
ions/cm2の範囲の注入ドーズ量および前記基板中へ酸素
イオンを注入するのに用いられる前記イオン注入エネル
ギーよりもほぼ0％から25％の範囲だけ小さいイオン注
入エネルギーを用い、前記第１の表面を通して窒素イオ
ンビームを入射させることによって前記工程(d)を行う
請求項１４に記載の方法。 - 【請求項１６】 ほぼ1.0×1011ions/cm2から1.0×1013
ions/cm2の範囲の注入ドーズ量を用い、前記第１の表面
を通して窒素イオンビームを入射させることによって前
記工程(d)を行う請求項１１に記載の方法。 - 【請求項１７】 前記工程(b)において注入される前記
埋込み酸素イオンの前記所定の深さがおよそ3000Å以上
である、請求項１１に記載の方法。 - 【請求項１８】 SIMOX半導体基板上に単結晶シリコン
チャネル領域を有する能動半導体素子を形成する際に、
埋込み二酸化シリコン層の上に広がる上部シリコン層と
該二酸化シリコン層の下に広がる下部シリコン層との間
の電気的絶縁性を改善する方法であって、 第１の表面を有する単結晶シリコン基板を設ける工程
(a)と、 該基板中の該第１の表面の下の所定の深さへ酸素イオン
を注入する工程(b)と、 該上部シリコン層と該下部シ
リコン層との間に広がる埋込み二酸化シリコン層を該基
板中に形成するように該基板をアニールする工程(c)
と、 該工程(b)において該酸素イオンが注入される該深さと
ほぼ同じ深さに窒素イオンを該基板中に注入する工程
(d)と、 該上部シリコン層の一部を該素子の該チャネル領域に用
い、かつ該チャネル領域内に実質的に注入窒素が存在し
ない状態を維持することによって、該チャネル領域にお
ける該単結晶シリコンの劣化を防止するよう、能動半導
体素子を該基板上に形成する工程(e)と、 該二酸化シリコン層と該上部シリコン層との間、および
該二酸化シリコン層と該下部シリコン層との間に広がる
該界面領域へ該窒素イオンを移動させ、それによって該
界面領域を該窒素により不動態化するように、該基板を
加熱する工程(f)とを包含する方法。 - 【請求項１９】 前記基板加熱工程(e)が、MOS素子を該
基板上に形成するプロセスの一部として前記工程(f)中
に行われる、請求項１８に記載の方法。 - 【請求項２０】 前記工程(d)が、前記工程(c)以降、前
記工程(b)以後、該工程(b)と同時、または該工程(b)以
前のいずれか１つの時期を選択して行われる請求項１８
に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/261,443 US5468657A (en) | 1994-06-17 | 1994-06-17 | Nitridation of SIMOX buried oxide |
| US08/261,443 | 1994-06-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0845868A true JPH0845868A (ja) | 1996-02-16 |
| JP3209878B2 JP3209878B2 (ja) | 2001-09-17 |
Family
ID=22993323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10428795A Expired - Fee Related JP3209878B2 (ja) | 1994-06-17 | 1995-04-27 | 埋込み絶縁層を備えた半導体基板及びｓｉｍｏｘ半導体基板の電気的絶縁性を改善する方法、並びにｓｉｍｏｘ半導体基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5468657A (ja) |
| JP (1) | JP3209878B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026299A (ja) * | 2000-07-04 | 2002-01-25 | Fujitsu Ltd | 半導体基板及びその製造方法、並びに半導体装置及びその製造方法 |
| JP2005072043A (ja) * | 2003-08-26 | 2005-03-17 | Shin Etsu Handotai Co Ltd | 貼り合わせウエーハの製造方法およびｓｏｉウエーハ |
| JP2006237612A (ja) * | 2005-02-25 | 2006-09-07 | Seiko Epson Corp | 半導体基板内に分離領域を形成する方法および絶縁体集積回路上にシリコンを形成する方法 |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6110833A (en) | 1998-03-03 | 2000-08-29 | Advanced Micro Devices, Inc. | Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation |
| JP3204855B2 (ja) * | 1994-09-30 | 2001-09-04 | 新日本製鐵株式会社 | 半導体基板の製造方法 |
| US5589407A (en) * | 1995-09-06 | 1996-12-31 | Implanted Material Technology, Inc. | Method of treating silicon to obtain thin, buried insulating layer |
| US5970350A (en) * | 1996-12-05 | 1999-10-19 | Advanced Micro Devices | Semiconductor device having a thin gate oxide and method of manufacture thereof |
| US5789305A (en) * | 1997-01-27 | 1998-08-04 | Chartered Semiconductor Manufacturing Ltd. | Locos with bird's beak suppression by a nitrogen implantation |
| JP3602679B2 (ja) * | 1997-02-26 | 2004-12-15 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| WO1999017357A1 (de) * | 1997-09-30 | 1999-04-08 | Infineon Technologies Ag | Erzeugnis umfassend eine funktionsschicht enthaltend silizium und eine isolierschicht aus siliziumdioxid, sowie verfahren zu seiner herstellung |
| US6372590B1 (en) | 1997-10-15 | 2002-04-16 | Advanced Micro Devices, Inc. | Method for making transistor having reduced series resistance |
| US6258693B1 (en) | 1997-12-23 | 2001-07-10 | Integrated Device Technology, Inc. | Ion implantation for scalability of isolation in an integrated circuit |
| US5939750A (en) * | 1998-01-21 | 1999-08-17 | Advanced Micro Devices | Use of implanted ions to reduce oxide-nitride-oxide (ONO) etch residue and polystringers |
| US6030868A (en) * | 1998-03-03 | 2000-02-29 | Advanced Micro Devices, Inc. | Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation |
| US6043120A (en) * | 1998-03-03 | 2000-03-28 | Advanced Micro Devices, Inc. | Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation |
| US6051451A (en) * | 1998-04-21 | 2000-04-18 | Advanced Micro Devices, Inc. | Heavy ion implant process to eliminate polystringers in high density type flash memory devices |
| DE19821999A1 (de) * | 1998-05-15 | 1999-11-18 | Siemens Ag | SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben |
| KR100292818B1 (ko) * | 1998-07-02 | 2001-11-05 | 윤종용 | 모오스트랜지스터제조방법 |
| JP3211233B2 (ja) * | 1998-08-31 | 2001-09-25 | 日本電気株式会社 | Ｓｏｉ基板及びその製造方法 |
| US6599829B2 (en) * | 1998-11-25 | 2003-07-29 | Texas Instruments Incorporated | Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization |
| US6287939B1 (en) | 1998-12-21 | 2001-09-11 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a shallow trench isolation which is not susceptible to buried contact trench formation |
| US6074929A (en) * | 1998-12-22 | 2000-06-13 | National Semiconductor Corporation | Box isolation technique for integrated circuit structures |
| US6248642B1 (en) * | 1999-06-24 | 2001-06-19 | Ibis Technology Corporation | SIMOX using controlled water vapor for oxygen implants |
| US6346978B1 (en) | 1999-07-13 | 2002-02-12 | Sharp Laboratories Of America, Inc. | SOI TFT array substrate for LCD projection display |
| US6724053B1 (en) | 2000-02-23 | 2004-04-20 | International Business Machines Corporation | PMOSFET device with localized nitrogen sidewall implantation |
| TW531803B (en) * | 2000-08-31 | 2003-05-11 | Agere Syst Guardian Corp | Electronic circuit structure with improved dielectric properties |
| US6521469B1 (en) | 2000-09-25 | 2003-02-18 | International Business Machines Corporation | Line monitoring of negative bias temperature instabilities by hole injection methods |
| RU2193803C2 (ru) * | 2001-01-09 | 2002-11-27 | Институт микроэлектроники и информатики РАН | Способ ионного синтеза в кремнии захороненного слоя изолятора |
| US6410938B1 (en) * | 2001-04-03 | 2002-06-25 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating |
| US7122863B1 (en) * | 2001-05-07 | 2006-10-17 | Advanced Micro Devices, Inc. | SOI device with structure for enhancing carrier recombination and method of fabricating same |
| US6846727B2 (en) * | 2001-05-21 | 2005-01-25 | International Business Machines Corporation | Patterned SOI by oxygen implantation and annealing |
| US6855436B2 (en) * | 2003-05-30 | 2005-02-15 | International Business Machines Corporation | Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal |
| US6531375B1 (en) | 2001-09-18 | 2003-03-11 | International Business Machines Corporation | Method of forming a body contact using BOX modification |
| US6495429B1 (en) * | 2002-01-23 | 2002-12-17 | International Business Machines Corporation | Controlling internal thermal oxidation and eliminating deep divots in SIMOX by chlorine-based annealing |
| US20030211711A1 (en) * | 2002-03-28 | 2003-11-13 | Hirofumi Seki | Wafer processing method and ion implantation apparatus |
| US7494901B2 (en) * | 2002-04-05 | 2009-02-24 | Microng Technology, Inc. | Methods of forming semiconductor-on-insulator constructions |
| US6812114B2 (en) * | 2002-04-10 | 2004-11-02 | International Business Machines Corporation | Patterned SOI by formation and annihilation of buried oxide regions during processing |
| US6911379B2 (en) * | 2003-03-05 | 2005-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming strained silicon on insulator substrate |
| US6949451B2 (en) * | 2003-03-10 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | SOI chip with recess-resistant buried insulator and method of manufacturing the same |
| US6902962B2 (en) * | 2003-04-04 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-on-insulator chip with multiple crystal orientations |
| US6861320B1 (en) * | 2003-04-04 | 2005-03-01 | Silicon Wafer Technologies, Inc. | Method of making starting material for chip fabrication comprising a buried silicon nitride layer |
| US6864149B2 (en) * | 2003-05-09 | 2005-03-08 | Taiwan Semiconductor Manufacturing Company | SOI chip with mesa isolation and recess resistant regions |
| US20040266129A1 (en) * | 2003-06-27 | 2004-12-30 | International Business Machines Corporation | Method of forming silicon-on-insulator wafers having process resistant applications |
| US20050277262A1 (en) * | 2004-06-14 | 2005-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for manufacturing isolation structures in a semiconductor device |
| US6902965B2 (en) * | 2003-10-31 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained silicon structure |
| US7247569B2 (en) * | 2003-12-02 | 2007-07-24 | International Business Machines Corporation | Ultra-thin Si MOSFET device structure and method of manufacture |
| US7074692B2 (en) * | 2004-03-23 | 2006-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing a short channel effect for NMOS devices in SOI circuits |
| US7122442B2 (en) * | 2004-07-22 | 2006-10-17 | Texas Instruments Incorporated | Method and system for dopant containment |
| US7473614B2 (en) * | 2004-11-12 | 2009-01-06 | Intel Corporation | Method for manufacturing a silicon-on-insulator (SOI) wafer with an etch stop layer |
| US20070063279A1 (en) * | 2005-09-16 | 2007-03-22 | Tolchinsky Peter G | Insulation layer for silicon-on-insulator wafer |
| US7396776B2 (en) * | 2006-07-10 | 2008-07-08 | International Business Machines Corporation | Semiconductor-on-insulator (SOI) structures including gradient nitrided buried oxide (BOX) |
| RU2368034C1 (ru) * | 2008-05-13 | 2009-09-20 | Институт физики полупроводников Сибирского отделения Российской академии наук | Способ изготовления структуры кремний на изоляторе |
| US20100155880A1 (en) * | 2008-12-23 | 2010-06-24 | Intel Corporation | Back gate doping for SOI substrates |
| US8299537B2 (en) * | 2009-02-11 | 2012-10-30 | International Business Machines Corporation | Semiconductor-on-insulator substrate and structure including multiple order radio frequency harmonic supressing region |
| US8222093B2 (en) | 2010-02-17 | 2012-07-17 | GlobalFoundries, Inc. | Methods for forming barrier regions within regions of insulating material resulting in outgassing paths from the insulating material and related devices |
| US9252272B2 (en) * | 2013-11-18 | 2016-02-02 | Globalfoundries Inc. | FinFET semiconductor device having local buried oxide |
| US9953831B1 (en) * | 2016-12-21 | 2018-04-24 | Globalfoundries Inc. | Device structures with multiple nitrided layers |
| US11088249B2 (en) * | 2019-09-17 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with implant and method of manufacturing same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4774197A (en) * | 1986-06-17 | 1988-09-27 | Advanced Micro Devices, Inc. | Method of improving silicon dioxide |
| US4786608A (en) * | 1986-12-30 | 1988-11-22 | Harris Corp. | Technique for forming electric field shielding layer in oxygen-implanted silicon substrate |
| KR910009318B1 (ko) * | 1987-09-08 | 1991-11-09 | 미쓰비시 뎅끼 가부시기가이샤 | 반도체 장치의 제조 및 고내압 파묻음 절연막 형성방법 |
| JPH0279445A (ja) * | 1988-09-14 | 1990-03-20 | Oki Electric Ind Co Ltd | 素子分離領域の形成方法 |
| US5266502A (en) * | 1990-04-03 | 1993-11-30 | Olympus Optical Co., Ltd. | STM memory medium |
| US5441899A (en) * | 1992-02-18 | 1995-08-15 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing substrate having semiconductor on insulator |
| US5278077A (en) * | 1993-03-10 | 1994-01-11 | Sharp Microelectronics Technology, Inc. | Pin-hole patch method for implanted dielectric layer |
-
1994
- 1994-06-17 US US08/261,443 patent/US5468657A/en not_active Expired - Lifetime
-
1995
- 1995-04-27 JP JP10428795A patent/JP3209878B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026299A (ja) * | 2000-07-04 | 2002-01-25 | Fujitsu Ltd | 半導体基板及びその製造方法、並びに半導体装置及びその製造方法 |
| JP2005072043A (ja) * | 2003-08-26 | 2005-03-17 | Shin Etsu Handotai Co Ltd | 貼り合わせウエーハの製造方法およびｓｏｉウエーハ |
| JP2006237612A (ja) * | 2005-02-25 | 2006-09-07 | Seiko Epson Corp | 半導体基板内に分離領域を形成する方法および絶縁体集積回路上にシリコンを形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5468657A (en) | 1995-11-21 |
| JP3209878B2 (ja) | 2001-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3209878B2 (ja) | 埋込み絶縁層を備えた半導体基板及びｓｉｍｏｘ半導体基板の電気的絶縁性を改善する方法、並びにｓｉｍｏｘ半導体基板の製造方法 | |
| KR100271010B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100389899B1 (ko) | 핫-캐리어 효과 제한 트랜지스터 게이트 형성 및 그 트랜지스터 | |
| JP3992211B2 (ja) | Ｃｍｏｓｆｅｔの製造方法 | |
| TW200400569A (en) | Semiconductor device having a retrograde dopant profile in a channel region and method for fabricating the same | |
| US4992840A (en) | Carbon doping MOSFET substrate to suppress hit electron trapping | |
| KR100718823B1 (ko) | 실리콘-게르마늄 트랜지스터 및 관련 방법들 | |
| US5397727A (en) | Method of forming a floating gate programmable read only memory cell transistor | |
| US20020140035A1 (en) | Semiconductor device and method of manufacturing the same | |
| US6258693B1 (en) | Ion implantation for scalability of isolation in an integrated circuit | |
| KR960010338B1 (ko) | 폴리실리콘 박막트랜지스터의 수소화처리방법 | |
| JPH0730113A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH1197380A (ja) | デバイスの製造方法 | |
| US5846887A (en) | Method for removing defects by ion implantation using medium temperature oxide layer | |
| JPH04313272A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1167682A (ja) | 半導体装置の製造方法 | |
| US6900111B2 (en) | Method of forming a thin oxide layer having improved reliability on a semiconductor surface | |
| CN117501419B (zh) | 固定电荷控制方法及薄膜晶体管的制造方法 | |
| US6864141B1 (en) | Method of incorporating nitrogen into metal silicate based dielectrics by energized nitrogen ion beams | |
| JPH10321862A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| JPH0964346A (ja) | 半導体装置の製造方法 | |
| JP2880885B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100328708B1 (ko) | 반도체층 격리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070713 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |