JPH0845941A - 半導体装置バンプの形成方法 - Google Patents
半導体装置バンプの形成方法Info
- Publication number
- JPH0845941A JPH0845941A JP6181689A JP18168994A JPH0845941A JP H0845941 A JPH0845941 A JP H0845941A JP 6181689 A JP6181689 A JP 6181689A JP 18168994 A JP18168994 A JP 18168994A JP H0845941 A JPH0845941 A JP H0845941A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- film
- plating
- forming
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】
【目的】 半導体装置バンプ形成時において、ウエット
バック時の半田の広がりを防止することによって、均一
なバンプ高さを得ることができる半導体装置バンプの形
成方法を提供する。 【構成】 半導体装置のパッド電極面にメッキ電源供給
用カレントフィルム１３と半田バリア用Ｃｒ膜１４を連
続してスパッタリングする工程と、パッド電極部に半田
バリアメタルＣｕ層１６を形成する工程と、前記パッド
電極部にマッシュルーム型半田メッキ１７を形成する工
程と、このマッシュルーム型半田メッキ１７の半田融解
によるボール状半田バンプ１８の形成後に、前記半田バ
リア用Ｃｒ膜１４及びメッキ電源供給用カレントフィル
ム１３を除去する工程を施す。
バック時の半田の広がりを防止することによって、均一
なバンプ高さを得ることができる半導体装置バンプの形
成方法を提供する。 【構成】 半導体装置のパッド電極面にメッキ電源供給
用カレントフィルム１３と半田バリア用Ｃｒ膜１４を連
続してスパッタリングする工程と、パッド電極部に半田
バリアメタルＣｕ層１６を形成する工程と、前記パッド
電極部にマッシュルーム型半田メッキ１７を形成する工
程と、このマッシュルーム型半田メッキ１７の半田融解
によるボール状半田バンプ１８の形成後に、前記半田バ
リア用Ｃｒ膜１４及びメッキ電源供給用カレントフィル
ム１３を除去する工程を施す。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置（ＬＳＩ）
バンプの形成方法に関するものである。
バンプの形成方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、以下に示すようなものがあった。図２はかかる
従来のＬＳＩバンプの形成工程断面図である。 （１）まず、図２（ａ）に示すように、パッド電極２が
形成されたＬＳＩ基板１に、電源供給用カレントフィル
ム（Ａ１）３を、スパッタリング法により成膜する。
例えば、以下に示すようなものがあった。図２はかかる
従来のＬＳＩバンプの形成工程断面図である。 （１）まず、図２（ａ）に示すように、パッド電極２が
形成されたＬＳＩ基板１に、電源供給用カレントフィル
ム（Ａ１）３を、スパッタリング法により成膜する。
【０００３】（２）次に、図２（ｂ）に示すように、ホ
トレジスト４を用いてホトリソグラフィ工程を経て、パ
ッド電極２をパターニングする。 （３）次に、図２（ｃ）に示すように、電源供給用カレ
ントフィルム３を用いて、バリアメタル層として電解め
っき法でＣｕ５を形成する。 （４）次に、図２（ｄ）に示すように、電解めっき法で
マッシュルーム型半田めっき６を形成し、ホトレジスト
４を除去する。しかし、ここで、マッシュルーム型半田
めっき６の傘下部へのレジスト残り７が発生する。その
後、電源供給用カレントフィルム３のエッチングを行
と、カレントフィルム３はそのレジスト残り７の分だけ
幅が広くなる。
トレジスト４を用いてホトリソグラフィ工程を経て、パ
ッド電極２をパターニングする。 （３）次に、図２（ｃ）に示すように、電源供給用カレ
ントフィルム３を用いて、バリアメタル層として電解め
っき法でＣｕ５を形成する。 （４）次に、図２（ｄ）に示すように、電解めっき法で
マッシュルーム型半田めっき６を形成し、ホトレジスト
４を除去する。しかし、ここで、マッシュルーム型半田
めっき６の傘下部へのレジスト残り７が発生する。その
後、電源供給用カレントフィルム３のエッチングを行
と、カレントフィルム３はそのレジスト残り７の分だけ
幅が広くなる。
【０００４】（５）最後に、図２（ｅ）に示すように、
ウエットバックにより半田バンプ８が形成される。
ウエットバックにより半田バンプ８が形成される。
【０００５】
【発明が解決しようとする課題】以上述べた従来の半田
バンプの形成方法では、半田めっき後のレジスト除去工
程で、マッシュルーム型半田めっきの傘下部へのレジス
ト残りが発生する。これにより、カレントフィルムも未
エッチング部が生じることになり、ウエットバックを行
うと、濡れ性の良いカレントフィルムまでめっきが広が
り、半田バンプのパッド径が拡大してしまい、バンプ高
さにばらつきが生じてしまう。
バンプの形成方法では、半田めっき後のレジスト除去工
程で、マッシュルーム型半田めっきの傘下部へのレジス
ト残りが発生する。これにより、カレントフィルムも未
エッチング部が生じることになり、ウエットバックを行
うと、濡れ性の良いカレントフィルムまでめっきが広が
り、半田バンプのパッド径が拡大してしまい、バンプ高
さにばらつきが生じてしまう。
【０００６】本発明は、上記問題点を解決するために、
半導体装置バンプ形成時において、ウエットバック時の
半田の広がりを防止することによって、均一なバンプ高
さを得ることができる半導体装置バンプの形成方法を提
供することを目的とする。
半導体装置バンプ形成時において、ウエットバック時の
半田の広がりを防止することによって、均一なバンプ高
さを得ることができる半導体装置バンプの形成方法を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体装置バンプ形成方法において、半
導体装置のパッド電極面にめっき電源供給用カレントフ
ィルムと半田バリア用Ｃｒ膜を連続してスパッタリング
する工程と、パッド電極部に半田バリアメタル層を形成
する工程と、前記パッド電極部にマッシュルーム型半田
めっきを形成する工程と、このマッシュルーム型半田め
っきの半田融解によるボール状半田バンプの形成後に前
記半田バリア用Ｃｒ膜及びめっき電源供給用カレントフ
ィルムを除去する工程を施すようにしたものである。
成するために、半導体装置バンプ形成方法において、半
導体装置のパッド電極面にめっき電源供給用カレントフ
ィルムと半田バリア用Ｃｒ膜を連続してスパッタリング
する工程と、パッド電極部に半田バリアメタル層を形成
する工程と、前記パッド電極部にマッシュルーム型半田
めっきを形成する工程と、このマッシュルーム型半田め
っきの半田融解によるボール状半田バンプの形成後に前
記半田バリア用Ｃｒ膜及びめっき電源供給用カレントフ
ィルムを除去する工程を施すようにしたものである。
【０００８】また、半導体装置のパッド電極面にめっき
電源供給用カレントフィルムと半田バリア用Ｃｒ膜を連
続してスパッタリングする工程と、パッド電極部に半田
バリアメタル層を形成する工程と、全面に半田バリア用
Ｃｒ膜を形成し、この半田バリア用Ｃｒ膜の前記パッド
電極径の内側をエッチング後、マッシュルーム型半田め
っきを施す工程と、このマッシュルーム型半田めっきの
半田融解によるボール状半田バンプの形成後に前記半田
バリア用Ｃｒ膜及びめっき電源供給用カレントフィルム
の除去工程とを施すようにしたものである。
電源供給用カレントフィルムと半田バリア用Ｃｒ膜を連
続してスパッタリングする工程と、パッド電極部に半田
バリアメタル層を形成する工程と、全面に半田バリア用
Ｃｒ膜を形成し、この半田バリア用Ｃｒ膜の前記パッド
電極径の内側をエッチング後、マッシュルーム型半田め
っきを施す工程と、このマッシュルーム型半田めっきの
半田融解によるボール状半田バンプの形成後に前記半田
バリア用Ｃｒ膜及びめっき電源供給用カレントフィルム
の除去工程とを施すようにしたものである。
【０００９】
【作用】本発明は、上記したように、カレントフィルム
上に半田の濡れ性の低いＣｒ膜を形成し、エッチング前
に半田融解によるボール状半田バンプの形成を行うこと
で、パッド電極外への半田の広がりを抑えることがで
き、均一なバンプ高さを得ることができる。
上に半田の濡れ性の低いＣｒ膜を形成し、エッチング前
に半田融解によるボール状半田バンプの形成を行うこと
で、パッド電極外への半田の広がりを抑えることがで
き、均一なバンプ高さを得ることができる。
【００１０】また、半田融解によるボール状半田バンプ
の形成後、Ｃｒ膜をエッチングすることで、マッシュル
ーム型半田めっきの傘下部のレジスト残りによるカレン
トフィルムの未エッチングを防止することができる。更
に、カレントフィルム上にめっき析出し難いＣｒ膜を形
成することにより、レジストのピンホールやクラック等
によるパターン外へのめっき析出を防止することができ
る。
の形成後、Ｃｒ膜をエッチングすることで、マッシュル
ーム型半田めっきの傘下部のレジスト残りによるカレン
トフィルムの未エッチングを防止することができる。更
に、カレントフィルム上にめっき析出し難いＣｒ膜を形
成することにより、レジストのピンホールやクラック等
によるパターン外へのめっき析出を防止することができ
る。
【００１１】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の第１の実施例を示
すＬＳＩバンプ形成工程断面図である。 （１）まず、図１（ａ）に示すように、パッド電極１２
が形成されたＬＳＩ基板１１にスパッタリング法によ
り、めっき電源供給用カレントフィルム（Ａｌ）１３を
成膜し、引き続き半田バリア用Ｃｒ膜１４を成膜する。
がら詳細に説明する。図１は本発明の第１の実施例を示
すＬＳＩバンプ形成工程断面図である。 （１）まず、図１（ａ）に示すように、パッド電極１２
が形成されたＬＳＩ基板１１にスパッタリング法によ
り、めっき電源供給用カレントフィルム（Ａｌ）１３を
成膜し、引き続き半田バリア用Ｃｒ膜１４を成膜する。
【００１２】（２）次に、図１（ｂ）に示すように、ポ
ジ型レジスト１５を使用して、パッド電極１２部分をホ
トリソグラフィ工程によってパターニングする。その
後、パッド電極１２上の半田バリア用Ｃｒ膜１４を、塩
化第２鉄水溶液によりエッチングする。 （３）次いで、図１（ｃ）に示すように、めっき電源供
給用カレントフィルム１３を用いて、バリアメタルＣｕ
層１６を電解めっきで形成する。その後、マッシュルー
ム型半田めっき１７を形成する。
ジ型レジスト１５を使用して、パッド電極１２部分をホ
トリソグラフィ工程によってパターニングする。その
後、パッド電極１２上の半田バリア用Ｃｒ膜１４を、塩
化第２鉄水溶液によりエッチングする。 （３）次いで、図１（ｃ）に示すように、めっき電源供
給用カレントフィルム１３を用いて、バリアメタルＣｕ
層１６を電解めっきで形成する。その後、マッシュルー
ム型半田めっき１７を形成する。
【００１３】（４）次いで、ポジ型レジスト１５を除去
した後、ホットプレート等で半田の融点＋３０℃で１分
間程度加熱することにより、半田バリア用Ｃｒ膜１４で
覆われた範囲内のみで半田を融解し、ボール状半田バン
プを形成する。半田バリア用Ｃｒ膜１４を塩酸でエッチ
ングし、めっき電源供給用カレントフィルム１３を燐酸
によりエッチングを行う。すると、図１（ｄ）に示すよ
うに、ボール状半田バンプ１８を形成することができ
る。
した後、ホットプレート等で半田の融点＋３０℃で１分
間程度加熱することにより、半田バリア用Ｃｒ膜１４で
覆われた範囲内のみで半田を融解し、ボール状半田バン
プを形成する。半田バリア用Ｃｒ膜１４を塩酸でエッチ
ングし、めっき電源供給用カレントフィルム１３を燐酸
によりエッチングを行う。すると、図１（ｄ）に示すよ
うに、ボール状半田バンプ１８を形成することができ
る。
【００１４】上記のように構成することにより、カレン
トフィルム上に半田の濡れ性の低いＣｒ膜を形成し、エ
ッチング前に半田融解によるボール状半田バンプの形成
を行うことで、パッド電極外への半田の広がりを抑える
ことができ、均一なバンプ高さを得ることができる。ま
た、半田融解によるボール状半田バンプの形成後、Ｃｒ
膜をエッチングすることで、マッシュルーム型半田めっ
きの傘下部へのレジスト残りによるカレントフィルムの
未エッチングを防止することができる。
トフィルム上に半田の濡れ性の低いＣｒ膜を形成し、エ
ッチング前に半田融解によるボール状半田バンプの形成
を行うことで、パッド電極外への半田の広がりを抑える
ことができ、均一なバンプ高さを得ることができる。ま
た、半田融解によるボール状半田バンプの形成後、Ｃｒ
膜をエッチングすることで、マッシュルーム型半田めっ
きの傘下部へのレジスト残りによるカレントフィルムの
未エッチングを防止することができる。
【００１５】更に、カレントフィルム上にめっき析出し
難いＣｒ膜を形成することにより、レジストのピンホー
ルやクラック等によるパターン外へのめっき析出を防止
することができる。図３は本発明の第２の実施例を示す
ＬＳＩバンプ形成工程断面図である。 （１）まず、図３（ａ）に示すように、パッド電極２２
が形成されたＬＳＩ基板２１に、スパッタリング法によ
りめっき電源供給用カレントフィルム（Ａｌ）２３を成
膜する。その後、パッド電極２２部分をポジ型レジスト
２４でパターニングし、電解めっきによりバリアメタル
Ｃｕ層２５を形成する。
難いＣｒ膜を形成することにより、レジストのピンホー
ルやクラック等によるパターン外へのめっき析出を防止
することができる。図３は本発明の第２の実施例を示す
ＬＳＩバンプ形成工程断面図である。 （１）まず、図３（ａ）に示すように、パッド電極２２
が形成されたＬＳＩ基板２１に、スパッタリング法によ
りめっき電源供給用カレントフィルム（Ａｌ）２３を成
膜する。その後、パッド電極２２部分をポジ型レジスト
２４でパターニングし、電解めっきによりバリアメタル
Ｃｕ層２５を形成する。
【００１６】（２）次に、図３（ｂ）に示すように、ポ
ジ型レジスト２４を除去した後、スパッタリング法で半
田バリア用Ｃｒ膜２６を成膜する。その後、ポジ型レジ
スト２７によりパッド電極２２径の内側にパターンを形
成し、パッド電極２２部分の半田バリア用Ｃｒ膜２６を
塩酸でエッチングし、マッシュルーム型半田めっき２８
を形成する。
ジ型レジスト２４を除去した後、スパッタリング法で半
田バリア用Ｃｒ膜２６を成膜する。その後、ポジ型レジ
スト２７によりパッド電極２２径の内側にパターンを形
成し、パッド電極２２部分の半田バリア用Ｃｒ膜２６を
塩酸でエッチングし、マッシュルーム型半田めっき２８
を形成する。
【００１７】（３）次いで、図３（ｃ）に示すように、
ポジ型レジスト２７を除去した後、ウエットバックを行
う。ホットプレート等で半田の融点＋３０℃で１分間程
度加熱することにより、Ｃｒパターンで覆われた範囲内
のみで半田を融解し、ボール状半田バンプを形成する。
その後、半田バリア用Ｃｒ膜２６を塩酸でエッチング
し、カレントフィルム（Ａｌ）２３を燐酸によりエッチ
ングする。
ポジ型レジスト２７を除去した後、ウエットバックを行
う。ホットプレート等で半田の融点＋３０℃で１分間程
度加熱することにより、Ｃｒパターンで覆われた範囲内
のみで半田を融解し、ボール状半田バンプを形成する。
その後、半田バリア用Ｃｒ膜２６を塩酸でエッチング
し、カレントフィルム（Ａｌ）２３を燐酸によりエッチ
ングする。
【００１８】すると、図３（ｄ）に示すように、ボール
状半田バンプ２９が形成される。上記のような工程によ
って形成されたボール状半田バンプ２９を有するＬＳＩ
を、図４に示すように、バンプ実装基板への搭載後、半
田の融点＋３０℃で再度半田を融解することによって、
鼓型半田バンプ３０により実装基板３１のパッド電極３
２との接続を行う。
状半田バンプ２９が形成される。上記のような工程によ
って形成されたボール状半田バンプ２９を有するＬＳＩ
を、図４に示すように、バンプ実装基板への搭載後、半
田の融点＋３０℃で再度半田を融解することによって、
鼓型半田バンプ３０により実装基板３１のパッド電極３
２との接続を行う。
【００１９】上記のように、半田融解時にバリアメタル
層の半田濡れ性を利用することにより、実装基板へ搭載
後のリフローで半田バンプ形状が鼓型となり、機械的に
強く、電気的抵抗特性が優れたＬＳＩバンプの実装基板
へ搭載を行うことができる。また、本発明の第２実施例
では、同一基板内でＬＳＩのパッド電極径が等しい場合
の半田バンプ形成方法として説明したが、電極パッド径
が異なる場合においても、小径パッドに合わせて半田め
っきを施し、バンプを形成することにより、実装基板と
のリフロー時に小径パッドのバンプは円状に、大径パッ
ドのバンプは鼓形状となり良好な実装が可能となる。
層の半田濡れ性を利用することにより、実装基板へ搭載
後のリフローで半田バンプ形状が鼓型となり、機械的に
強く、電気的抵抗特性が優れたＬＳＩバンプの実装基板
へ搭載を行うことができる。また、本発明の第２実施例
では、同一基板内でＬＳＩのパッド電極径が等しい場合
の半田バンプ形成方法として説明したが、電極パッド径
が異なる場合においても、小径パッドに合わせて半田め
っきを施し、バンプを形成することにより、実装基板と
のリフロー時に小径パッドのバンプは円状に、大径パッ
ドのバンプは鼓形状となり良好な実装が可能となる。
【００２０】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００２１】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）半導体装置バンプの形成時に、カレントフィルム
上に半田の濡れ性の低いＣｒ膜を形成し、エッチング前
に半田融解によるボール状半田バンプの形成を行うこと
により、パッド電極外への半田の広がりを抑えることが
でき、均一なバンプ高さを得ることができる。
よれば、以下のような効果を奏することができる。 （１）半導体装置バンプの形成時に、カレントフィルム
上に半田の濡れ性の低いＣｒ膜を形成し、エッチング前
に半田融解によるボール状半田バンプの形成を行うこと
により、パッド電極外への半田の広がりを抑えることが
でき、均一なバンプ高さを得ることができる。
【００２２】（２）また、半田融解によるボール状半田
バンプの形成後、Ｃｒ膜をエッチングすることにより、
マッシュルーム型半田めっきの傘下部へのレジスト残り
によるカレントフィルムの未エッチングを防止すること
ができる。 （３）更に、カレントフィルム上にめっき析出し難いＣ
ｒ膜を形成することにより、レジストのピンホールやク
ラック等によるパターン外へのめっき析出を防止するこ
とができる。
バンプの形成後、Ｃｒ膜をエッチングすることにより、
マッシュルーム型半田めっきの傘下部へのレジスト残り
によるカレントフィルムの未エッチングを防止すること
ができる。 （３）更に、カレントフィルム上にめっき析出し難いＣ
ｒ膜を形成することにより、レジストのピンホールやク
ラック等によるパターン外へのめっき析出を防止するこ
とができる。
【図１】本発明の第１の実施例を示すＬＳＩバンプ形成
工程断面図である。
工程断面図である。
【図２】従来のＬＳＩバンプの形成工程断面図である。
【図３】本発明の第２の実施例を示すＬＳＩバンプ形成
工程断面図である。
工程断面図である。
【図４】本発明の第２の実施例を示すＬＳＩを搭載基板
に実装した状態を示す断面図である。
に実装した状態を示す断面図である。
１１，２１ ＬＳＩ基板 １２，２２，３２ パッド電極 １３，２３ めっき電源供給用カレントフィルム（Ａ
ｌ） １４，２６ 半田バリア用Ｃｒ膜 １５，２４，２７ ポジ型レジスト １６，２５ バリアメタルＣｕ層 １７，２８ マッシュルーム型半田めっき １８ ボール状半田バンプ ３０ 鼓型半田バンプ ３１ 実装基板
ｌ） １４，２６ 半田バリア用Ｃｒ膜 １５，２４，２７ ポジ型レジスト １６，２５ バリアメタルＣｕ層 １７，２８ マッシュルーム型半田めっき １８ ボール状半田バンプ ３０ 鼓型半田バンプ ３１ 実装基板
Claims (2)
- 【請求項１】（ａ）半導体装置のパッド電極面にめっき
電源供給用カレントフィルムと半田バリア用Ｃｒ膜を連
続してスパッタリングする工程と、（ｂ）パッド電極部
に半田バリアメタル層を形成する工程と、（ｃ）前記パ
ッド電極部にマッシュルーム型半田めっきを形成する工
程と、（ｄ）該マッシュルーム型半田めっきの半田融解
によるボール状半田バンプの形成後に前記半田バリア用
Ｃｒ膜及びめっき電源供給用カレントフィルムを除去す
る工程を施すことを特徴とする半導体装置バンプの形成
方法。 - 【請求項２】（ａ）半導体装置のパッド電極面にめっき
電源供給用カレントフィルムと半田バリア用Ｃｒ膜を連
続してスパッタリングする工程と、（ｂ）パッド電極部
に半田バリアメタル層を形成する工程と、（ｃ）全面に
半田バリア用Ｃｒ膜を形成し、該半田バリア用Ｃｒ膜の
前記パッド電極径の内側をエッチング後、マッシュルー
ム型半田めっきを施す工程と、（ｄ）該マッシュルーム
型半田めっきの半田融解によるボール状半田バンプの形
成後に前記半田バリア用Ｃｒ膜及びめっき電源供給用カ
レントフィルムの除去工程とを施すことを特徴とする半
導体装置バンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6181689A JPH0845941A (ja) | 1994-08-03 | 1994-08-03 | 半導体装置バンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6181689A JPH0845941A (ja) | 1994-08-03 | 1994-08-03 | 半導体装置バンプの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845941A true JPH0845941A (ja) | 1996-02-16 |
Family
ID=16105156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6181689A Withdrawn JPH0845941A (ja) | 1994-08-03 | 1994-08-03 | 半導体装置バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0845941A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5050668U (ja) * | 1973-09-06 | 1975-05-17 | ||
| FR2819143A1 (fr) * | 2000-12-28 | 2002-07-05 | Thomson Csf | Procede de realisation de plots de connexion sur un circuit imprime |
| DE10146353A1 (de) * | 2001-09-20 | 2003-04-30 | Advanced Micro Devices Inc | Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben |
| US6613663B2 (en) | 2000-12-08 | 2003-09-02 | Nec Electronics Corporation | Method for forming barrier layers for solder bumps |
| US8093148B2 (en) | 2008-10-01 | 2012-01-10 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device having electrode for external connection |
-
1994
- 1994-08-03 JP JP6181689A patent/JPH0845941A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5050668U (ja) * | 1973-09-06 | 1975-05-17 | ||
| US6613663B2 (en) | 2000-12-08 | 2003-09-02 | Nec Electronics Corporation | Method for forming barrier layers for solder bumps |
| FR2819143A1 (fr) * | 2000-12-28 | 2002-07-05 | Thomson Csf | Procede de realisation de plots de connexion sur un circuit imprime |
| WO2002054842A1 (fr) * | 2000-12-28 | 2002-07-11 | Thales | Procede de realisation de plots de connexion sur un circuit imprime |
| DE10146353A1 (de) * | 2001-09-20 | 2003-04-30 | Advanced Micro Devices Inc | Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben |
| US6639314B2 (en) | 2001-09-20 | 2003-10-28 | Advanced Micro Devices, Inc. | Solder bump structure and a method of forming the same |
| DE10146353B4 (de) * | 2001-09-20 | 2007-08-16 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur |
| US8093148B2 (en) | 2008-10-01 | 2012-01-10 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device having electrode for external connection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW445554B (en) | Flip chip bump bonding | |
| JP3245122B2 (ja) | Ｃ４をめっきして銅スタッドとする方法 | |
| JPH05218043A (ja) | 金属接点パッド形成方法及び金属接点ターミナル形成方法 | |
| JPH10125685A (ja) | 突起電極およびその形成方法 | |
| JPH0845941A (ja) | 半導体装置バンプの形成方法 | |
| JPH09213863A (ja) | リードフレームの製造方法 | |
| JPH10321634A (ja) | 突起電極の製造方法 | |
| TWI273639B (en) | Etchant and method for forming bumps | |
| CN100539057C (zh) | 焊料凸块的制造方法 | |
| JP3561582B2 (ja) | 半導体装置の製造方法 | |
| JPS6112047A (ja) | 半導体装置の製造方法 | |
| JPH1187392A (ja) | バンプ形成方法 | |
| JP2000235989A (ja) | バンプ付き回路基板の製造方法 | |
| JPH11214418A (ja) | 半導体装置の半田バンプの形成方法 | |
| JP4038985B2 (ja) | 半導体装置用テープキャリア | |
| JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
| JPH0226780B2 (ja) | ||
| JPH10270386A (ja) | Ｌｓｉパッシベーションビア | |
| JP2004087862A (ja) | 半導体装置用テープキャリア | |
| JPH04217324A (ja) | 半導体装置の製造方法 | |
| JP4618633B2 (ja) | プローブ部材及びその製造方法 | |
| JPH04170036A (ja) | 異方性導電膜の製造方法 | |
| JPH04350940A (ja) | 半導体装置の製造方法 | |
| JPH05226419A (ja) | 半導体素子と基板の接続構造 | |
| JP4477804B2 (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |