JPH04217324A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04217324A JPH04217324A JP2403640A JP40364090A JPH04217324A JP H04217324 A JPH04217324 A JP H04217324A JP 2403640 A JP2403640 A JP 2403640A JP 40364090 A JP40364090 A JP 40364090A JP H04217324 A JPH04217324 A JP H04217324A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- bump
- resist
- bumps
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特にバンプの形成方法に係るものである。
法に関し、特にバンプの形成方法に係るものである。
【０００２】
【従来の技術】近年、半導体集積回路の高集積化・高密
度化・多ピン化に伴い、半導体集積回路の実装において
、従来のワイヤ・ボンディング技術に代わり、バンプを
用いたＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）技術が用いられている。バンプ形成方法には
いろいろあるが、その一つに電解メッキ法がある。電解
メッキ法によるバンプの形状は、マッシュルーム型が主
流であったが、近年の高集積化・高密度化・多ピン化に
伴いパッドピッチを縮小する傾向にあり、メッキ時に横
広がりの無いストレート形状のバンプの開発が盛んにな
ってきている。
度化・多ピン化に伴い、半導体集積回路の実装において
、従来のワイヤ・ボンディング技術に代わり、バンプを
用いたＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）技術が用いられている。バンプ形成方法には
いろいろあるが、その一つに電解メッキ法がある。電解
メッキ法によるバンプの形状は、マッシュルーム型が主
流であったが、近年の高集積化・高密度化・多ピン化に
伴いパッドピッチを縮小する傾向にあり、メッキ時に横
広がりの無いストレート形状のバンプの開発が盛んにな
ってきている。
【０００３】以下、従来の方法により形成されたストレ
ート形状のバンプ（以下「ストレートバンプ」という）
について説明する。図２（ａ） はストレート形状のバ
ンプ形成後の断面図であり、１はシリコン基板、２は絶
縁膜、３はアルミパッド、４は保護膜、５はバリアメタ
ル、１６はストレートバンプである。ストレートバンプ
１６は、厚膜レジストでパターンニングされたマスクで
電解メッキ法により形成され、その断面形状は、図２（
ａ） に示すように側壁がほぼ垂直となる。
ート形状のバンプ（以下「ストレートバンプ」という）
について説明する。図２（ａ） はストレート形状のバ
ンプ形成後の断面図であり、１はシリコン基板、２は絶
縁膜、３はアルミパッド、４は保護膜、５はバリアメタ
ル、１６はストレートバンプである。ストレートバンプ
１６は、厚膜レジストでパターンニングされたマスクで
電解メッキ法により形成され、その断面形状は、図２（
ａ） に示すように側壁がほぼ垂直となる。
【０００４】
【発明が解決しようとする課題】しかしながら垂直な側
壁を有するストレートバンプ１６の下層にあるバリアメ
タル５を選択エッチングするために、通常のフォトリソ
グラフィ技術により、レジストをパターンニングすると
、図２（ｂ） に示すように、ストレートバンプ１６部
でのレジスト１８の被膜特性が悪くなり、バリアメタル
５を選択エッチングする際に、図２（ｃ） に示すよう
に、ストレートバンプ１６直下のバリアメタル５がオー
バーエッチングされたり、さらにエッチング液がアルミ
パッド３部まで侵入しアルミパッド３がエッチングされ
腐食３ａが発生するという問題があった。
壁を有するストレートバンプ１６の下層にあるバリアメ
タル５を選択エッチングするために、通常のフォトリソ
グラフィ技術により、レジストをパターンニングすると
、図２（ｂ） に示すように、ストレートバンプ１６部
でのレジスト１８の被膜特性が悪くなり、バリアメタル
５を選択エッチングする際に、図２（ｃ） に示すよう
に、ストレートバンプ１６直下のバリアメタル５がオー
バーエッチングされたり、さらにエッチング液がアルミ
パッド３部まで侵入しアルミパッド３がエッチングされ
腐食３ａが発生するという問題があった。
【０００５】この発明の目的は、上記問題を解決するた
めに、バンプ形成後、バンプ下層にあるバリアメタルの
エッチング時におけるレジストの被膜特性を改善するこ
とのできる半導体装置の製造方法を提供することである
。
めに、バンプ形成後、バンプ下層にあるバリアメタルの
エッチング時におけるレジストの被膜特性を改善するこ
とのできる半導体装置の製造方法を提供することである
。
【０００６】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、バリアメタルを形成した半導体基板上にバ
ンプを形成する工程とバリアメタルを選択エッチングす
る工程とを含むものである。バンプを形成する工程は、
半導体基板上にネガ型レジストを厚く塗布し、このネガ
型レジストをオーバー露光し、断面が逆テーパー状のレ
ジストパターンを形成し、このレジストパターンをマス
クとして電解メッキ法によりバンプを形成するものであ
る。
製造方法は、バリアメタルを形成した半導体基板上にバ
ンプを形成する工程とバリアメタルを選択エッチングす
る工程とを含むものである。バンプを形成する工程は、
半導体基板上にネガ型レジストを厚く塗布し、このネガ
型レジストをオーバー露光し、断面が逆テーパー状のレ
ジストパターンを形成し、このレジストパターンをマス
クとして電解メッキ法によりバンプを形成するものであ
る。
【０００７】
【作用】この発明の構成によれば、バリアメタルを形成
した半導体基板上にネガ型レジストを厚く塗布し、この
ネガ型レジストをオーバー露光し、断面が逆テーパー状
のレジストパターンを形成し、このレジストパターンを
マスクとして電解メッキ法によりバンプを形成すること
により、その後のバリアメタルを選択エッチングする時
におけるレジストの被膜特性を改善することができる。
した半導体基板上にネガ型レジストを厚く塗布し、この
ネガ型レジストをオーバー露光し、断面が逆テーパー状
のレジストパターンを形成し、このレジストパターンを
マスクとして電解メッキ法によりバンプを形成すること
により、その後のバリアメタルを選択エッチングする時
におけるレジストの被膜特性を改善することができる。
【０００８】
【実施例】この発明の一実施例について図面を参照しな
がら説明する。図１はこの発明による半導体装置の製造
方法を示す工程順断面図である。まず、図１（ａ） に
示すように、シリコン基板１上に絶縁膜２，アルミパッ
ド３および保護膜４の形成を終了した後、例えばＴｉ，
Ｐｔ，Ｗ，Ｐｄ等を５０００〜８０００Å蒸着して２〜
３層からなるバリアメタル５を形成する。
がら説明する。図１はこの発明による半導体装置の製造
方法を示す工程順断面図である。まず、図１（ａ） に
示すように、シリコン基板１上に絶縁膜２，アルミパッ
ド３および保護膜４の形成を終了した後、例えばＴｉ，
Ｐｔ，Ｗ，Ｐｄ等を５０００〜８０００Å蒸着して２〜
３層からなるバリアメタル５を形成する。
【０００９】つぎに、ネガタイプの厚膜レジストを膜厚
１５〜２０μｍ塗布する。そして、パターン形成時に露
光時間を通常より長く（オーバー露光）して、断面形状
が図１（ｂ） に示すように、逆テーパー状のレジスト
７になるようにする。つぎに、レジスト７をマスクとし
て、Ａｕの電解メッキ液にて電解メッキすることにより
、Ａｕメッキ後のバンプ６の断面形状は、図１（ｃ）
に示すように、順テーパーになる。
１５〜２０μｍ塗布する。そして、パターン形成時に露
光時間を通常より長く（オーバー露光）して、断面形状
が図１（ｂ） に示すように、逆テーパー状のレジスト
７になるようにする。つぎに、レジスト７をマスクとし
て、Ａｕの電解メッキ液にて電解メッキすることにより
、Ａｕメッキ後のバンプ６の断面形状は、図１（ｃ）
に示すように、順テーパーになる。
【００１０】その後、レジスト７を除去し、バリアメタ
ル５のエッチング用として、フォトリソグラフィ技術に
よりパターンニングしたレジスト８を形成する（図１（
ｄ） ）。そして、バリアメタル５を選択エッチングし
て、レジスト８を除去する（図１（ｅ） ）。
ル５のエッチング用として、フォトリソグラフィ技術に
よりパターンニングしたレジスト８を形成する（図１（
ｄ） ）。そして、バリアメタル５を選択エッチングし
て、レジスト８を除去する（図１（ｅ） ）。
【００１１】以上のようにこの実施例によれば、バンプ
６の断面形状を順テーパーとすることにより、レジスト
８（図１（ｄ） ）の被膜特性がよく、バンプ６の下部
までレジスト８が十分覆われ、バンプ６の直下のバリア
メタル５のオーバーエッチングが防止でき、バンプ６と
バリアメタル５の接触面積も十分広くなりバンプ６の接
着強度が向上する。さらに、アルミパッド３のエンチン
グ液による腐食という不良もなくなり、歩留りや信頼性
が向上する。
６の断面形状を順テーパーとすることにより、レジスト
８（図１（ｄ） ）の被膜特性がよく、バンプ６の下部
までレジスト８が十分覆われ、バンプ６の直下のバリア
メタル５のオーバーエッチングが防止でき、バンプ６と
バリアメタル５の接触面積も十分広くなりバンプ６の接
着強度が向上する。さらに、アルミパッド３のエンチン
グ液による腐食という不良もなくなり、歩留りや信頼性
が向上する。
【００１２】
【発明の効果】この発明の半導体装置の製造方法は、バ
リアメタルを形成した半導体基板上にネガ型レジストを
厚く塗布し、このネガ型レジストをオーバー露光し、断
面が逆テーパー状のレジストパターンを形成し、このレ
ジストパターンをマスクとして電解メッキ法によりバン
プを形成することにより、その後のバリアメタルを選択
エッチングする時におけるレジストの被膜特性を改善す
ることができる。この結果、バンプ直下のバリアメタル
のオーバーエッチングが防止でき、バンプとバリアメタ
ルの接触面積も十分広くなりバンプの接着強度が向上す
る。さらに、アルミパッドのエンチング液による腐食と
いう不良もなくなり、歩留りや信頼性が向上する。
リアメタルを形成した半導体基板上にネガ型レジストを
厚く塗布し、このネガ型レジストをオーバー露光し、断
面が逆テーパー状のレジストパターンを形成し、このレ
ジストパターンをマスクとして電解メッキ法によりバン
プを形成することにより、その後のバリアメタルを選択
エッチングする時におけるレジストの被膜特性を改善す
ることができる。この結果、バンプ直下のバリアメタル
のオーバーエッチングが防止でき、バンプとバリアメタ
ルの接触面積も十分広くなりバンプの接着強度が向上す
る。さらに、アルミパッドのエンチング液による腐食と
いう不良もなくなり、歩留りや信頼性が向上する。
【図１】この発明による半導体装置の製造方法を示す工
程順断面図である。
程順断面図である。
【図２】従来の半導体装置の製造方法およびその問題点
を説明するための工程順断面図である。
を説明するための工程順断面図である。
１ シリコン基板
５ バリアメタル
６ バンプ
７ レジスト
Claims (1)
- 【請求項１】 バリアメタルを形成した半導体基板上
にネガ型レジストを厚く塗布し、このネガ型レジストを
オーバー露光し、断面が逆テーパー状のレジストパター
ンを形成し、このレジストパターンをマスクとして電解
メッキ法によりバンプを形成する工程と、前記バリアメ
タルを選択エッチングする工程とを含む半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403640A JPH04217324A (ja) | 1990-12-19 | 1990-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403640A JPH04217324A (ja) | 1990-12-19 | 1990-12-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04217324A true JPH04217324A (ja) | 1992-08-07 |
Family
ID=18513367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2403640A Pending JPH04217324A (ja) | 1990-12-19 | 1990-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04217324A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260803A (ja) * | 1999-01-05 | 2000-09-22 | Citizen Watch Co Ltd | 半導体装置とその製造方法 |
| JP2007073919A (ja) * | 2005-09-06 | 2007-03-22 | Tanemasa Asano | 突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置 |
| JP2013045843A (ja) * | 2011-08-23 | 2013-03-04 | Kyocera Corp | 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ |
| WO2018123626A1 (ja) * | 2016-12-26 | 2018-07-05 | 日本ゼオン株式会社 | 突起電極用ネガ型レジスト組成物及び突起電極の製造方法 |
| JP2020177977A (ja) * | 2019-04-16 | 2020-10-29 | パナソニックＩｐマネジメント株式会社 | 半導体装置の製造方法 |
-
1990
- 1990-12-19 JP JP2403640A patent/JPH04217324A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260803A (ja) * | 1999-01-05 | 2000-09-22 | Citizen Watch Co Ltd | 半導体装置とその製造方法 |
| JP2007073919A (ja) * | 2005-09-06 | 2007-03-22 | Tanemasa Asano | 突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置 |
| JP2013045843A (ja) * | 2011-08-23 | 2013-03-04 | Kyocera Corp | 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ |
| WO2018123626A1 (ja) * | 2016-12-26 | 2018-07-05 | 日本ゼオン株式会社 | 突起電極用ネガ型レジスト組成物及び突起電極の製造方法 |
| JP2020177977A (ja) * | 2019-04-16 | 2020-10-29 | パナソニックＩｐマネジメント株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361881B2 (ja) | 半導体装置とその製造方法 | |
| JP3453170B2 (ja) | 改良型半導体ボンドパッド構成体及びその製造方法 | |
| JPH04359518A (ja) | 半導体装置の製造方法 | |
| JPH05206064A (ja) | 半導体装置の製造方法 | |
| JPH0778826A (ja) | チップバンプの製造方法 | |
| JPH04155835A (ja) | 集積回路装置の製造方法 | |
| JPH04217324A (ja) | 半導体装置の製造方法 | |
| JP3523815B2 (ja) | 半導体装置 | |
| US20030157438A1 (en) | Bump forming process | |
| JP3561582B2 (ja) | 半導体装置の製造方法 | |
| JP2985426B2 (ja) | 半導体装置およびその製造方法 | |
| KR100278990B1 (ko) | 반도체장치의제조방법 | |
| JPH05218047A (ja) | 半導体装置の製造方法 | |
| JP2644079B2 (ja) | 半導体集積回路 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JPS58202555A (ja) | 半導体装置の製造方法 | |
| JPH1126466A (ja) | 半導体装置の製造方法 | |
| JP3036086B2 (ja) | 半導体装置の製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JP2914043B2 (ja) | 半導体装置の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| KR100275949B1 (ko) | 반도체장치의제조방법 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH06112209A (ja) | 半導体装置の製造方法 | |
| JPH04142745A (ja) | 半導体装置の製造方法 |