JPH0847169A - 保護回路 - Google Patents
保護回路Info
- Publication number
- JPH0847169A JPH0847169A JP6176395A JP17639594A JPH0847169A JP H0847169 A JPH0847169 A JP H0847169A JP 6176395 A JP6176395 A JP 6176395A JP 17639594 A JP17639594 A JP 17639594A JP H0847169 A JPH0847169 A JP H0847169A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ground
- transistor
- signal path
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 保護対象の回路に種類に拘らず確実な保護を
図ることができる保護回路を提供すること。 【構成】 ＩＣ端子１０からＩＣの内部回路１１へ至る
信号路とアースとの間には、定電圧ダイオード１３とリ
ーク吸収抵抗１４との直列接続回路、及びトランジスタ
１２が互いに並列に接続される。定電圧ダイオードは信
号路とアースとの間で電流逆方向にある。トランジスタ
は信号路とアースとの間で電流順方向にある。トランジ
スタの制御端子としてのベースは定電圧ダイオードのア
ース側端子に接続される。
図ることができる保護回路を提供すること。 【構成】 ＩＣ端子１０からＩＣの内部回路１１へ至る
信号路とアースとの間には、定電圧ダイオード１３とリ
ーク吸収抵抗１４との直列接続回路、及びトランジスタ
１２が互いに並列に接続される。定電圧ダイオードは信
号路とアースとの間で電流逆方向にある。トランジスタ
は信号路とアースとの間で電流順方向にある。トランジ
スタの制御端子としてのベースは定電圧ダイオードのア
ース側端子に接続される。
Description
【０００１】
【産業上の利用分野】本発明は、信号路に接続される回
路を保護するための保護回路に関し、特にＩＣ（集積回
路）を静電気による破壊から保護するための保護回路に
関する。
路を保護するための保護回路に関し、特にＩＣ（集積回
路）を静電気による破壊から保護するための保護回路に
関する。
【０００２】
【従来の技術】例えばＩＣでは、静電気等による内部回
路の破壊を防止するため、種々の保護対策が採られてい
る。この種の目的で用いられる保護回路としては、例え
ば図２又は図３に示した構成のものがある。
路の破壊を防止するため、種々の保護対策が採られてい
る。この種の目的で用いられる保護回路としては、例え
ば図２又は図３に示した構成のものがある。
【０００３】図２では、ＩＣ端子１０からＩＣの内部回
路１１への信号路の途中において、この信号路と電源Ｖ
CCおよびアースとの間に２つのダイオード２１，２２を
逆方向に接続している。静電気等によりＩＣ端子１０に
異常電圧が印加された場合には、ダイオード２１，２２
を介して異常電流をアースに流し、これにより内部回路
１１を保護する。なお、２３は電流制限抵抗である。
路１１への信号路の途中において、この信号路と電源Ｖ
CCおよびアースとの間に２つのダイオード２１，２２を
逆方向に接続している。静電気等によりＩＣ端子１０に
異常電圧が印加された場合には、ダイオード２１，２２
を介して異常電流をアースに流し、これにより内部回路
１１を保護する。なお、２３は電流制限抵抗である。
【０００４】また図３では、ＩＣの内部回路１１への信
号路とアースとの間にトランジスタ３０をエミッタ接地
で接続し、またこのトランジスタ３０のベースをオープ
ンとしている。この場合でも、異常電流をアースに流し
て内部回路１１を保護する。なお、３１は電流制限抵抗
である。
号路とアースとの間にトランジスタ３０をエミッタ接地
で接続し、またこのトランジスタ３０のベースをオープ
ンとしている。この場合でも、異常電流をアースに流し
て内部回路１１を保護する。なお、３１は電流制限抵抗
である。
【０００５】
【発明が解決しようとする課題】しかしながら、図２の
保護回路は、ＩＣ端子１０と電源ＶCCとの間にダイオー
ドが挿入されているため、電源オフ時にはこれらの間を
ハイインピーダンスに維持することが内部回路１１に望
まれる場合には適さないという問題がある。
保護回路は、ＩＣ端子１０と電源ＶCCとの間にダイオー
ドが挿入されているため、電源オフ時にはこれらの間を
ハイインピーダンスに維持することが内部回路１１に望
まれる場合には適さないという問題がある。
【０００６】図３の保護回路の場合、上記のような問題
はない。ところがこの保護回路では、ある程度大きいサ
ージ電圧が印加された場合にはトランジスタが破壊して
しまうことから、十分な保護を図れないという問題があ
る。また、ＩＣ端子１０から高周波信号が印加されてい
る場合において、ベースがオープンであるため、寄生動
作を起こしてしまう。その他、結晶欠陥等によるリーク
電流にも弱く、保護が十分に図り難いという欠点があ
る。
はない。ところがこの保護回路では、ある程度大きいサ
ージ電圧が印加された場合にはトランジスタが破壊して
しまうことから、十分な保護を図れないという問題があ
る。また、ＩＣ端子１０から高周波信号が印加されてい
る場合において、ベースがオープンであるため、寄生動
作を起こしてしまう。その他、結晶欠陥等によるリーク
電流にも弱く、保護が十分に図り難いという欠点があ
る。
【０００７】それ故に本発明の課題は、保護対象の回路
の種類に拘らず確実な保護を図ることができる保護回路
を提供することにある。
の種類に拘らず確実な保護を図ることができる保護回路
を提供することにある。
【０００８】
【課題を解決するための手段】本発明によれば、信号路
に接続される回路を保護するための保護回路において、
前記信号路とアースとの間に順方向に接続されたトラン
ジスタを有する第１の回路部と、前記信号路と前記アー
スとの間に逆方向に接続された定電圧ダイオードを有す
る第２の回路部とを含み、前記トランジスタの制御端子
を前記定電圧ダイオードのアース側端子に接続したこと
を特徴とする保護回路が得られる。
に接続される回路を保護するための保護回路において、
前記信号路とアースとの間に順方向に接続されたトラン
ジスタを有する第１の回路部と、前記信号路と前記アー
スとの間に逆方向に接続された定電圧ダイオードを有す
る第２の回路部とを含み、前記トランジスタの制御端子
を前記定電圧ダイオードのアース側端子に接続したこと
を特徴とする保護回路が得られる。
【０００９】
【作用】上記構成の保護回路では、まず定電圧ダイオー
ドによる内部回路の保護がなされる。また静電気が定電
圧ダイオードのツェナー電圧以上となった場合には、定
電圧ダイオードからトランジスタの制御端子に電流が流
れるため、トランジスタが導通し、印加電流の大半はト
ランジスタを介してアースに流れる。
ドによる内部回路の保護がなされる。また静電気が定電
圧ダイオードのツェナー電圧以上となった場合には、定
電圧ダイオードからトランジスタの制御端子に電流が流
れるため、トランジスタが導通し、印加電流の大半はト
ランジスタを介してアースに流れる。
【００１０】
【実施例】図１は、本発明の一実施例による保護回路を
示す。この保護回路は、ＩＣ端子１０からＩＣの内部回
路１１へ至る信号路の途中とアースとの間に接続された
トランジスタ１２を有する第１の回路部と、同じく信号
路の途中とアースとの間に逆方向に接続された定電圧ダ
イオード１３を有する第２の回路部とを含んでいる。ト
ランジスタ１２のコレクタは信号路に接続され、またエ
ミッタはアースに接続されている。こうしてトランジス
タ１２は信号路とアースとの間に順方向に接続されてい
る。またトランジスタ１２のベースは定電圧ダイオード
１３のアース側端子に制御端子として接続されている。
示す。この保護回路は、ＩＣ端子１０からＩＣの内部回
路１１へ至る信号路の途中とアースとの間に接続された
トランジスタ１２を有する第１の回路部と、同じく信号
路の途中とアースとの間に逆方向に接続された定電圧ダ
イオード１３を有する第２の回路部とを含んでいる。ト
ランジスタ１２のコレクタは信号路に接続され、またエ
ミッタはアースに接続されている。こうしてトランジス
タ１２は信号路とアースとの間に順方向に接続されてい
る。またトランジスタ１２のベースは定電圧ダイオード
１３のアース側端子に制御端子として接続されている。
【００１１】さらに第２の回路部は定電圧ダイオード１
３のアース側端子とアースとの間に直列に接続されたリ
ーク吸収抵抗１４を有する。こうして定電圧ダイオード
１３とリーク吸収抵抗１４とは直列接続回路を構成して
いる。なお、図において１５は電流制限抵抗である。
３のアース側端子とアースとの間に直列に接続されたリ
ーク吸収抵抗１４を有する。こうして定電圧ダイオード
１３とリーク吸収抵抗１４とは直列接続回路を構成して
いる。なお、図において１５は電流制限抵抗である。
【００１２】この保護回路では、ＩＣ端子１０から内部
回路１１へ至る信号路とアースとの間は、定電圧ダイオ
ード１３が逆方向に接続されているため、通常の電圧の
信号が流れている状態では、この信号は信号路を介して
内部回路１１へのみ流れる。つまり、信号路とアースと
の間は、定電圧ダイオードの耐圧によりクランプされて
いる。なお、上記の通常の電圧は定電圧ダイオード１３
のツェナー電圧よりも小さいものとする。
回路１１へ至る信号路とアースとの間は、定電圧ダイオ
ード１３が逆方向に接続されているため、通常の電圧の
信号が流れている状態では、この信号は信号路を介して
内部回路１１へのみ流れる。つまり、信号路とアースと
の間は、定電圧ダイオードの耐圧によりクランプされて
いる。なお、上記の通常の電圧は定電圧ダイオード１３
のツェナー電圧よりも小さいものとする。
【００１３】また、静電気等の影響により、ＩＣ端子１
０を介して上記の信号路に上記ツェナー電圧以上の異常
電圧が印加された場合には、定電圧ダイオード１３がブ
レークダウンする。すると、定電圧ダイオード１３から
トランジスタ１２のベースに電流が供給され、トランジ
スタ１２が導通する。このため、異常電圧印加時におい
ては、印加電流の大半はトランジスタ側に流れ、定電圧
ダイオード１３に電流集中が起こることがない。
０を介して上記の信号路に上記ツェナー電圧以上の異常
電圧が印加された場合には、定電圧ダイオード１３がブ
レークダウンする。すると、定電圧ダイオード１３から
トランジスタ１２のベースに電流が供給され、トランジ
スタ１２が導通する。このため、異常電圧印加時におい
ては、印加電流の大半はトランジスタ側に流れ、定電圧
ダイオード１３に電流集中が起こることがない。
【００１４】異常電圧印加時には上記のようにトランジ
スタ１２を導通させて電流をアースに放出する構成であ
るため、大きなサージ電圧が印加した場合でもトランジ
スタが破壊されることがない。また、トランジスタ１２
が信号路とアースとの間に接続されているため、ＩＣ端
子１０を電源オフ時にハイインピーダンスにすることが
できる。更に、トランジスタ１２の制御端子であるベー
スにリーク吸収抵抗１４が接続されていることから、Ｉ
Ｃ端子１０から高周波信号が印加されている場合におい
て寄生動作を起こすこと等もない。
スタ１２を導通させて電流をアースに放出する構成であ
るため、大きなサージ電圧が印加した場合でもトランジ
スタが破壊されることがない。また、トランジスタ１２
が信号路とアースとの間に接続されているため、ＩＣ端
子１０を電源オフ時にハイインピーダンスにすることが
できる。更に、トランジスタ１２の制御端子であるベー
スにリーク吸収抵抗１４が接続されていることから、Ｉ
Ｃ端子１０から高周波信号が印加されている場合におい
て寄生動作を起こすこと等もない。
【００１５】なおトランジスタ１２としてはＰＮＰ型あ
るいはＮＰＮ型のいずれの形式のものでも用いることが
できる。またベースあるいはエミッタを制御端子とする
公知の形式のいずれをも用い得る。
るいはＮＰＮ型のいずれの形式のものでも用いることが
できる。またベースあるいはエミッタを制御端子とする
公知の形式のいずれをも用い得る。
【００１６】
【発明の効果】以上説明したように、本発明の保護回路
では、信号路とアースとの間にトラジスタの入力端子と
出力端子を直列に接続し、またこのトランジスタの制御
端子に信号路とアースとの間に直列に逆方向に接続した
定電圧ダイオードのアース側端子を接続した構成とした
ので、保護対象の回路に種類に拘らず、確実な保護が図
れる保護回路を提供できる。
では、信号路とアースとの間にトラジスタの入力端子と
出力端子を直列に接続し、またこのトランジスタの制御
端子に信号路とアースとの間に直列に逆方向に接続した
定電圧ダイオードのアース側端子を接続した構成とした
ので、保護対象の回路に種類に拘らず、確実な保護が図
れる保護回路を提供できる。
【図１】本発明の一実施例による保護回路の回路図であ
る。
る。
【図２】従来の保護回路の一例を示した回路図である。
【図３】従来の保護回路の他例を示した回路図である。
１０ ＩＣ端子 １２，３０ トランジスタ １３ 定電圧ダイオード １４ リーク吸収抵抗 ２１，２２ ダイオード
Claims (3)
- 【請求項１】 信号路に接続される回路を保護するため
の保護回路において、前記信号路とアースとの間に順方
向に接続されたトランジスタを有する第１の回路部と、
前記信号路と前記アースとの間に逆方向に接続された定
電圧ダイオードを有する第２の回路部とを含み、前記ト
ランジスタの制御端子を前記定電圧ダイオードのアース
側端子に接続したことを特徴とする保護回路。 - 【請求項２】 前記第２の回路部は前記定電圧ダイオー
ドのアース側端子と前記アースとの間に直列に接続され
たリーク吸収抵抗を有する請求項１記載の保護回路。 - 【請求項３】 前記信号路に接続される回路はＩＣの内
部回路である請求項１又は２記載の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6176395A JPH0847169A (ja) | 1994-07-28 | 1994-07-28 | 保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6176395A JPH0847169A (ja) | 1994-07-28 | 1994-07-28 | 保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0847169A true JPH0847169A (ja) | 1996-02-16 |
Family
ID=16012920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6176395A Withdrawn JPH0847169A (ja) | 1994-07-28 | 1994-07-28 | 保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0847169A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020137137A (ja) * | 2019-02-12 | 2020-08-31 | ローム株式会社 | クランプ回路 |
-
1994
- 1994-07-28 JP JP6176395A patent/JPH0847169A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020137137A (ja) * | 2019-02-12 | 2020-08-31 | ローム株式会社 | クランプ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781389A (en) | Transistor protection circuit | |
| US6693780B2 (en) | ESD protection devices for a differential pair of transistors | |
| US6400204B1 (en) | Input stage ESD protection for an integrated circuit | |
| JP3125916B2 (ja) | サージ保護機能をもつ負荷駆動回路 | |
| US5347185A (en) | Protection structure against latch-up in a CMOS circuit | |
| JPH03191612A (ja) | 過電圧保護回路 | |
| KR930007331B1 (ko) | 피보호 다알링턴 트랜지스터 회로 장치 | |
| JPH0847169A (ja) | 保護回路 | |
| KR930009026B1 (ko) | 정전보호회로 | |
| US5627715A (en) | Circuit construction for protective biasing | |
| JP2003163271A (ja) | 半導体保護装置 | |
| JP3498755B2 (ja) | 増幅器の出力ノードのｓｐｕ条件下の保護デバイス | |
| JP4239516B2 (ja) | 静電保護回路及び同静電保護回路を有する半導体装置 | |
| KR0174621B1 (ko) | 반도체장치의 정전기 보호장치 | |
| JPH09116100A (ja) | 保護回路 | |
| KR20000007447U (ko) | 증폭기의 보호회로 | |
| JPH06178445A (ja) | 半導体装置の入出力保護回路 | |
| JPH05137233A (ja) | サージ保護回路 | |
| JPH1074896A (ja) | 入力サージ保護回路 | |
| KR0112077Y1 (ko) | Esd 보호회로 | |
| JPH0120545B2 (ja) | ||
| JPS6372147A (ja) | 半導体保護装置 | |
| KR20000007446U (ko) | 전류미러 보호회로 | |
| JPH1074122A (ja) | プリンタ用ｉｃの過電圧保護回路 | |
| JPH04217356A (ja) | Ｉｃ入力保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |