JPH08506462A - 低ノイズ発振器およびトラッキングフィルタ - Google Patents

Abstract

(57)【要約】 ジャイレータ・ベース・共振器は、第１および第２の差動増幅器を含み、それらは交差結合され直角位相電圧制御発振器を形成する。差動増幅器回路は整合トランジスタ対とそれに連結する相互コンダクタンス調整要素を含み、共振器の共振周波数を制御する。相互コンダクタンス遅延およびアドミタンス損失要素がさらに供給され、これらは共振器のループゲインを制御する。１よりも大きなループゲインにより共振器が発振し、１よりも小さなループゲインによりバンドパスフィルタが形成される。１よりも小さなループゲインを有する共振器は、１よりも大きくなるように調整されたゲインを有する同様の共振器に従属し、これにより低ノイズ発振器およびトラッキングフィルタが形成される。

Description

【発明の詳細な説明】発明の名称 低ノイズ発振器およびトラッキングフィルタ関連出願 本出願は、米国出願第07/857,909（米国特許第5,172,076、１９９２年１２月 １５日発行）および米国出願第07/858,269（米国特許第5,185,581、１９９３年 ２月９日発行）に関するものである。上記特許はともに参照として本文に記載さ れている。発明の分野 本発明は、差動増幅器およびこれら差動増幅器により構成される整合高Ｑトラ ッキングフィルタを有する高Ｑ電圧制御発振回路に関するものである。本発明の 設計は、シリコン集積回路技術およびヘテロ接合バイポーラ技術に適用できる。 また、本設計の特徴のいくつかは、ＭＯＳ（金属酸化膜半導体）およびガリウム 砒素技術に適用できる。背景技術 従来の差動増幅器は、整合対のバイポーラトランジスタ、整合対の負荷インピ ーダンス、および電流源を有する。各負荷インピーダンスは、電圧供給源と各ト ランジスタのコレクタ間に接続される。両トランジスタのエミッタは電流源に接 続される。差動入力は、これらトランジスタのベースに印加される。差動出力は 、これらトランジスタのコレクタから取り出される。 このような２つの差動増幅器を交差させて直角移相の電圧制御型発振器（以下 ＶＣＯ）を構成することができる。本発振器は、９０度の位相シフトをともない 各差動増幅器内で発振し、また1８０度の位相シフトをともない交差対のフィー ドバックループ内で発振する。 しかし典型的な製造工程のばらつきはそのようなＶＣＯの発振周波数に影響を 及ぼす。したがって、そのようなＶＣＯは特定の発振周波数における発振が求め られるならば製造後の同調を必要とする。W.P.Robinsによれば、バラクタダイオ ードによる同調を行うため、それらを各差動増幅器内のコレクタおよび整合トラ ンジスタ間において結合する（信号源における位相ノイズ−理論と応用、Peter Peregrinus Limited社を参照）。しかし、この方法では、負荷インピーダンスを 事前に調整し発振周波数を中心に持ってこなくてはならない。バラクタダイオー ドのみにより達成される同調幅では、典型的な製造工程のばらつきによる回路パ ラメータの変動に対処することができないからである。さらに結果として構成さ れるＶＣＯは、典型的にはかなりＱが低くなる。それは回路パラメータの非線形 性に起因する。 前出の出願人の米国特許第5,185,581では差動増幅器が開示され、それは電圧 により制御される発振器および他の高周波共振回路の構成に用いられる。また、 同調幅は典型的な製造工程のばらつきから生じる回路パラメータのばらつきに十 分対応できるものである。この米国特許5,185,581では、差動増幅器の移相は差 動ペアのエミッタ電流密度によって制御される。この方法の主な欠点は、増幅器 の利得、すなわち発振器の動力出力がエミッタ電流密度によって制御されること である。 １９８９年、回路およびシステムに関するＩＥＥＥ国際シンポジウムのF.Krum menacherの論文、「高周波ＣＭＯＳ（相補型金属酸化膜半導体）の相互コンダク タンス増幅器コンデンサ（英名称の略称ＴＡＣ）フィルタにおける設計考察」で は、ジャイレータ・ベース・共振器の周波数およびＱの同調の１方法が開示され ている。この方法は、ＭＯＳ装置に応用可能であり１００ＭＨｚまでの周波数で 動作し、ジャイレータＱ値（約１０）が報告されている。発明の概要 本発明の差動増幅器は、異なる原則にもとづいて作動し、超高周波での同調可 能にすると共に高いＱおよび低位相ノイズを達成する。 したがって、本発明の第１の見地に拠れば、本発明の差動増幅器はほぼ一定の バイアス電流を供給する電流源と；ほぼ一定のバイアス源を制御可能に第１およ び第２の電流路に分割する電流分割回路と；整合負荷インピーダンス対と；整合 負荷インピーダンスと第１の電流路間に差動対として接続された第１の整合トラ ンジスタ対と；対応する第１の差動対の差入力に接続された第２の差動対の差動 入力を有し、整合負荷インピーダンスと第２の電流路間に差動対として接続され た第２の整合トランジスタ対と；第１または第２の整合トランジスタ対に連結さ れ、その実効相互コンダクタンスを変化させる手段を含むように構成される。 本発明の第２の見地によれば、ジャイレータ・ベース・共振器が供給される。 このジャイレータ・ベース・共振器においては、第２の差動増幅器の正入力は第 １の差動増幅器の正出力に接続され；第２の差動増幅器の負入力は第１の差動増 幅器の負出力に接続され；第１の差動増幅器の正入力は第２の差動増幅器の負出 力に接続され；第１の差動増幅器の負入力は第２の差動増幅器の正出力に接続さ れるように構成される。 このジャイレータ・ベース・共振器は、制御相互コンダクタンス遅延手段と損 失アドミタンス手段とを有し、その各々は、共振器のループ利得を制御する。ル ープゲインが１よりも大きいときは、共振器は発振器として動作し、ループゲイ ンが１よりも小さいときは、共振器はフィルタとして動作する。 本発明の第３の見地によれば、本発明は、第１と第２の相互接続ジャイレータ ・ベース・共振器を含む発振器とトラッキングフィルタの組み合わせを供給する 。第１の共振器は、ループゲインが１よりも大きく、発振器として動作し、第２ の共振器はループゲインが１よりも小さく、フィルタとして動作する。図面の簡単な説明 本発明の実施の形態の一例を以下に説明する。付属する図面の説明は以下の通 りである。 図１は従来のジャイレータモデルを示す回路図である。 図２は非理想共振器としてのジャイレータを示す回路図である。 図３は非理想電圧制御型電流源を有するジャイレータを示す回路図である。 図４は通常の遅延パラメータと通常の損失パラメータおよび周波数の割合の関 数としてのジャイレータノードインピーダンスを示す図表である。 図５はジャイレータの主極対の動作を遅延Ｄとともに示した図表である。 図６はフィードバックコンデンサおよび遅延とともに差動ジャイレータ共振器 を示した回路図である。 図７は直角位相発振器を示す図である。 図８は差動増幅器を同調する発振器を示す回路図である。 図９から図１２は本発明の実施例を示す回路図である。 図１３は発振器とそれに従動するトラッキングフィルタを示す図である。実施例 本発明のジャイレータ・ベース・共振器の説明の前に、ジャイレータ理論の概 要を特に電圧制御型発振器の観点から説明する。ここでは、本発明の差動増幅器 についても言及する。 この説明においては、抵抗性インピーダンスにより分流された誘導性インピー ダンスに言及する。理解を明確にするためにインダクタＬのＱを分流抵抗性イン ビーダンスＲ_pを用いて示すと式１が得られる。 さらに、インダクタＬのＱを直列抵抗性インピーダンスＲ_sを用いて示すと式 ２が得られる。 従来のジャイレータ回路を図１に示す。１ポートの容量インピーダンスは、他 方のポートで誘導性インピーダンスに変形される。コンデンサが両方のポートに 設置されれば、本回路は平行ＬＲＣ共振回路となる。両ポートのインピーダンス は、回路が対称であれば同一になる。しかし、共振時に２ポートの波形に９０度 の位相差が生ずる。理想的な電圧制御型電流源は、以下に説明するように共振器 回路の差動対になる。 図１のジャイレータ回路は、安定していると考えられる。入力ポートの誘導リ アクタンスは、この回路がアドミタンスＧ₁およびＧ₂による損失をともなう非理 想的ジャイレータであるにも関わらず受動要素とみなされる。しかし、電圧制御 型電流源は依然として理想的であると仮定されるが、実用化においてはそうでは ない。実用的な電圧制御型電流源のその他の欠点は、遅延が常に起こることであ る。例えば、電圧制御型電流源どうしが、簡単なバイポーラ差動対で近似される と、相互コンダクタンスの位相シフトが顕著に現れる。 図１のジャイレータの入力ポートの誘導性リアクタンスは、簡単に計算される 。まず、アドミタンスＧ₁およびＧ₂をゼロと仮定する。ノード１において単位振 幅の電圧源を仮定し、ノード２においてｇ₂／ｊωＣ₂の電圧となる。この電圧は 交互に、振幅がｇ₁ｇ₂／ｊωＣ₂の入力単位電圧源に流れる電流に影響を及ぼす 。したがって、入力インピーダンスはｊωＣ₂／（ｇ₁ｇ₂）となり明らかに誘電 性である。同様の方法で、実数のアドミタンスＧ₁およびＧ₂がインダクタのＱを 決定する。すなわち、式３により示される。 したがって、図１の簡単なジャイレータモデルで共振回路を構成するには、ノ ード１の両端にコンデンサＣ₁を追加すればよい。この場合、ノード１の静電容 量は、式４により示される周期のジャイレータインダクタンスとともに共振する 。 ここで、Ｃ₁およびＣ₂はそれぞれ電圧制御型電流源（以下ＶＣＣＳ）ｇ₁，ｇ₂ により駆動されるコンデンサである。したがって共振の周波数は静電容量および 相互コンダクタンスによって制御される。 以上の記述においてこの共振器は安定である。アドミタンスＧ₁およびＧ₂が無 視できるものとすると、ジャイレータ極は虚Ｓ平面軸上にあり、極限において、 すなわちＧ₁およびＧ₂が０に近づくならば、共振でのループゲインは１に近づく 。仮りにＧ₁およびＧ₂が無視できないとすると、ジャイレータ軸は徐々にＳ平面 の左へ移動し、ジャイレータは安定する。また、共振ジャンクションにおいて、 共振時のループゲインは１よりも小さくなる。しかし、共振の周期が短く、理想 的な電圧制御型電流源が無視できなくなると、回路は発振する。従ってＶＣＣＳ の遅延が少しあると、これらの極をＳ平面の右半分に移動し、ループゲインは共 振周波数において１よりも大きくなる。発振を起こすに必要な遅延の量は共振周 期と比較して極めて小さいことがわかっている。この様子を以下に解析的に説明 する。 図２は非理想共振器であるジャイレータを示す。ここでＶＣＣＳの遅延は無視 できるものとし、原則としてＧ₁およびＧ₂を０と仮定する。ＶＣＣＳ₂の利得は 式５によって示される。 同様に、ＶＣＣＳ₁の利得すなわちループゲインΓは式６によって示される。 ここで、ループゲインΓは式７によって示される。 しかし、共振時には式８のようになる。 従ってＧ₁およびＧ₂が０のとき式８を式７に代入するとループゲインが１にな ることがわかる。 Ｇ₁およびＧ₂が有限であり、ｇ₁およびｇ₂と比較して小さいとすれば、ＶＣＣ Ｓ₂の利得は式９によって示される。 Gain₁₂＝ｇ₂（ｊωＣ₂＋Ｇ₂）^-1 （式９） ＶＣＣＳ₁の利得についても同様である。 従ってループゲインΓは式１０によって示される。 Γ＝−ｇ₁ｇ₂（(ｊωＣ₁＋Ｇ₁)・(ｊωＣ₂＋Ｇ₂)）^-1 （式１０） 暫定的にｇ₁＝ｇ₂＝ｇ、Ｃ₁＝Ｃ₂＝Ｃ、Ｇ₁＝Ｇ₂＝Ｇと仮定するとループゲイ ンは式１１のようになる。 Γ＝（−１）ｇ²（ｊωＣ＋Ｇ）^-2 （式１１） ルーブゲインΓのアドミタンスＧへの依存度を決定するためＧで微分すると式 １２が得られる。 Ｇに関する利得の勾配は明らかに負であり、これは、アドミタンスＧが、小さ な有限実数Ｇ（ｇと比べて）に対してループゲインを１以下に減少させることよ ってジャイレータ共振器の安定を保つことを意味している。 Ｃ₂およびＧ₂によるノード２のインピーダンスは、式１３によって示される。 Ｚ₂＝（Ｇ₂＋ｊωＣ₂）^-1 （式１３） ノード１における反射インピーダンスは式１４によって示される。 式１１のループゲインはＧ₁の出力の位相反転を示すために負の符号を必要と し、式１４は正の損失を表わすので負の符号を必要としない。 反射インピーダンスは、並列抵抗要素（１／Ｇ’）および誘導要素ｊωＬとと もに損失の多い誘導性インピーダンスである。したがって、式１５が得られる。 実数および虚数部分を等しいとすると、式１６、式１７が得られる。 Alan B．Grebene（アナログ集積回路設計、291-292頁、１９７２年、Van Nost rand Reinho1d Ltd.、Canada）は、反射された誘導性インピーダンスの実効Ｑは 無効誘導性インピーダンスに対する分流抵抗性インピーダンスの比として計算さ れ、Ｑは式１８によって示される。 所定の周波数でのＱの最大値は式１９のように計算される。 これにより、インダクタのＱはＧ₁またはＧ₂が極めて小さいならば、非常に大 きくなることがわかる。 式１８および式１９を用いる場合は注意を要する。式１に続いてＱを計算する Grebeneの方法は式１の基礎となる形式的定義に反している。すなわち、式１の インダクタンスＬは、損失成分のない純粋のインダクタンスであり、式１の分流 抵抗Ｒ_pは、無効成分を有しない純粋の抵抗である。式１６および式１７のイン ダクタンスによって定義されるように、インダクタンスおよび抵抗は、２次の項 を含む。それゆえに、式１８および式１９はＱが大きな値の場合にのみ良い近似 値をとる。 ノード１におけるノードインピーダンスは並列インピーダンスＧ₁、Ｇ’、Ｃ₁ およびＬの組み合わせから計算され、式２０によって表される。 これより、ノード１、ノード２のいづれかにおけるノードインピーダンスを優 先的に制御するのはＣ₁、Ｃ₂、および積（ｇ₁・ｇ₂）であると結論できる。それ は比率（ｇ₁／ｇ₂）によって制御されない。さらに、比Ｚ₁／Ｚ₂は、共振で比Ｃ₂ ／Ｃ₁と等しい。 ジャイレータトランスダクタにおける非理想タイプの影響（特にマイクロ波周 波数におけるバイポーラトランジスタにおいて明らかである）をここで考察する 。この方法により、マイクロ波周波数まで対応する電圧制御型発振器としてのジ ャ イレータに関する新しい理論が導かれる。この解析において、引き続き電圧制御 型電流源としてのジャイレータトランスコンダクタを扱う。 ここで電圧制御型電流源が理想的なものでなはなく、有限の遅延を有するもの とすれば、この遅延は以下の２つのいづれか、すなわち純粋にＶＣＣＳの内部の 固有遅延か、例えば共振器の入出力ポートに複素インピーダンスを負荷にするＲ Ｃ遅延などの外部遅延として表される。遅延の実際的な値は、これらの両形式の 遅延は、質的に同じ影響を有する。これらの遅延の物理的解釈をすると、固有遅 延は、例えば、バイポーラトランジスタのコレクタベース接合領域の電荷分布に よって周波数の相互コンダクタンスの位相シフトを引き起こす非常に高い周波数 で特に発生する。一方、非常に高い周波数での外部遅延は、ベースエミッタ接合 間のベース抵抗および電荷分布に起因する。従来技術のジャイレータ理論におい ては、相互コンダクタンスの遅延が考慮されていなかった。ここで遅延が望まし い属性であり、その効果を人為的に高めることができることを証明する。 固有遅延に組込まれるＶＣＣＳをエミュレートとするために、図２の各ＶＣＣ Ｓに単位利得電圧制御型電圧源および図３のＲＣ遅延回路を追加する。電圧制御 型電圧源は内部遅延を緩衝するためのものであり、それによって当初のジャイレ ータアドミタンスは負荷されないようにする。ここで、導入される遅延は両ＶＣ ＣＳに対して同じものであり、その値を（Ｒ_d・Ｃ_d＝Ｄ）と仮定する。新たなル ープゲインΓは式１１を変形することによって得られる。遅延回路（Ｒ_d・Ｃ_d） によりループゲインΓは式２１のように修正される。 ループゲインΓに対するＶＣＣＳ遅延の効果は、Ｃ_dまたはＲ_dに関する偏微分 により決定することが可能となる。便宜上、積Ｃ_d・Ｒ_dをＤに置き換えれば式２ ２および２３を得る。 二項定理を用いれば式２３より式２４が得られる。 式２４から、ループゲインの実数部は、Ｄ＜１．７３２／ωに対して、全ての Ｄの実用的な値が遅延Ｄの増加と共に増加することが明らかである。また、発振 の条件は、増加するＤにより確立され、Ｇ₁およびＧ₂を十分に補償する。式２１ をループゲインΓが１であるとの制約のもとで評価することにより、制限条件を 見つけることも可能であるが、まず、以下のような物理的解釈を行う。 式２１より遅延Ｒ_dＣ_d＝Ｄはジャイレータの自然共振周波数の周期（ここでは ω’と表す）をδｔだけ増加させる。ここで、δｔは式２５によって表され、 δt＝２・atan（ω′Ｄ） （式２５） さらに式２５を展開して式２６が導かれる。 従って固有周波数は式２７で表される比ω’／ω₀だけ減少する。 式２１より、Ｒ_dＣ_d＝Ｄおよび小さいＧ₁、Ｇ₂に対して、低い固有周波数ω’ においてループゲインΓは主項ｊω’Ｃ₁およびｊω’Ｃ₂によって増加すること が直感的に明らかである。これはジャイレータが発振する最も明らかな物理的理 由である。 さらに単位利得すなわちΓ＝１という制限条件のもとで式２１を解析し、必要 な遅延Ｄ（＝Ｃ_d・Ｒ_d）を決定し、アドミタンスＧ₁およびＧ₂による損失を補う 。簡単化のため、Ｇ₁＝Ｇ₂＝Ｇ、ｇ₁＝ｇ₂＝ｇ、Ｃ₁＝Ｃ₂＝Ｃと仮定すると式２ １は式２８のようになる。 Γ＝（-g²）・（(jωC＋G)^-2・(１＋jωD)^-2）＝１ （式２８） この式の平方根をとって、さらに式２９が得られる。 gj＝（jωC＋G）（１＋jωD）＝jωC＋jωGD＋G−ω²CD （式２９） 式２９の実数部および虚数部は直交しているため、虚数部を式３０のように置 き、実数部を式３１のように置くことによって、単位利得条件の２つの直交特性 が得られる。 式３０および式３１は単位利得の条件となり、これらによって条件は直交とな る。従って、式３０は、角度共振周波数ω’_oを相互コンダクタンスｇおよび静 電容量Ｃによって定義するので、実質的に損失アドミタンスＧおよび遅延Ｄの影 響を受けない。それは積ＧＤが２次の項であるからである。他方、式３１は最大 Ｑの条件を定義する。従って、Ｑは、Ｃおよびｇによりすでに定義されているω '_o に関わりなく調整できる。発振の必要条件は、遅延Ｄが式３１の制限値よりも大 きくなくてはならないことである。Ｑを定義する単位利得条件はＧおよびＤに対 する等しい感度を有することは明らかである。最適な発振器のＱへの解決法とし て、損失ＧがＡＧＣによって特定の遅延Ｄのために調節され、それによって式３ １をほぼ満足させることが提案される。 ここで、単位利得での共振器のＱを計算する。直観的には、これは実際には無 限である。ノード１でのジャイレータ側からの反射インピーダンスは式３２によ って表される。 式３２より、分流抵抗および誘導性リアクチブインピーダンスが得られる。実 数および虚数部を等しくすることによって実際のアドミタンスＧ’およびインダ クタンスＬがそれぞれ式３３および式３４によって導かれる。 以前、式１８においてGrebeneに従い、誘導性成分のＱを式３５のように計算 した。 ここで、一時的にＧ₁＝Ｇ₂＝Ｇ、ｇ₁＝ｇ₂＝ｇ、Ｄ₁＝Ｄ₂＝Ｄ、Ｃ₁＝Ｃ₂＝Ｃ と仮定すると、誘導性成分のＱは式３６のようになる。 式３６は幾分複雑であるが、規格値を用いて、アドミタンスＧおよび遅延Ｄが １０％以内に整合するようにＧ＝０．０５、Ｄ＝０．０５５とすると、ゆうに１ ００以上のＱを得ることができる。ＧおよびＤを整合させる方法は後述する。 式１８および１９に関して前述したように、このようなＱの派生は、２次の損 失項のインダクタンスと、また２次のリアクチブ項のアドミタンスによって近似 される。損失Ｇが小さいならば、式２９、３０、３１によって与えられる単位利 得の状態の下で式３６の分母の項はおおよそ打ち消されるため、Ｑの値は無限に 近づく。代替方法を用いて単位利得条件の下でＱを見積もると、近似値のないＱ の正確な値は無限であるということが以下に証明される。 単位利得のための条件から、ジャイレータノードインピーダンスを評価するこ とによって、Ｑの代替値を導くことができる。式３２からノードインピーダンス は式３７によって与えられる。 式２９を式３７に代入すると式３８が得られる。 したがって、ノードインピーダンスは単位利得のジャイレータの共振周波数に おいて無限に上昇する。これは、無限Ｑに等価である。Ｑの形式的な定義（F.E. Terman、電子および無線工学第４版、４５頁、１９９５年McGraw Hill Book Com pany Inc．New York 刊）によれば、回路のＱは、回路にストアされたエネルギ を１サイクル中に回路で放散されるエネルギで割った値の２π倍であろ。単位利 得条件において、正のフィードバックはエネルギ損を補填し、実効エネルギ損が ゼロとなりその逆数は無限となるため、無限の物理パラメータを必要としないで 無限のＱを得ることができる。これは、損失インピーダンスＧを負インピーダン スで補填するに等しい（正のフィードバックによって）。S.K．Mitra等（アクテ ィブフィルタの同期化、４７〜６３頁、ＩＥＥＥスペクトラム１９６９年１月号 ）は、負インピーダンスによってジャイレータのＱが増加しても、感度および安 定性を考慮すると満足できるような結果が得られないという結論が導かれた。本 出願の方法は、この点を克服し自動調整制御機構により安定性を得るものである 。 実際的な設計においては、増幅器の直線性およびレベル制御を考慮しなくては ならないので、真の単位利得を得、また維持することが制限される。これらは、 結果として生ずるＱを制限するパラメータであって、実際の発振器を参照しなが ら詳細に論ずる。 ここで、正規化遅延パラメータＤ_nおよび正常化損失パラメータＧ_nをジャイレ ータ共振器に対して、それぞれ式３９および４０によって定義する。 ここで、Ｇ_nはノード容量性のＱの逆数である。 さらに式４１により比Ｋ_nを定義する。 単位利得条件に対して、正規化パラメータを式３０および３１に代入すると、 式４２および４３が得られる。 式４２および４３は、単位利得の正規化条件であり、遅延が実効的に回線損失 を打ち消し非常に高Ｑを発生させることについて特に述べている。このことはさ らに、図４によって示される。ノードインピーダンス、すなわち、比Ｋ_nが１へ 増加するに従い、いかにＱは増加するかが示されている。ここで、Ｇ_n＝０．１ 、ω_o’はほぼ１、Ｇ＝１、Ｃ＝１であるとすると、Ｋ_n＝１においてω_o’は式 ４３の積Ｇ_n・Ｄ_nのため理想値のわずか１％だけ下方にシフトする。遅延Ｄ_nお よび損失パラメータＧ_nの差がわずか１０％であると、すなわち、Ｋ_n＝０．９で あると、Ｑの大幅な改善がみられる。この場合のＱは１０である。通常、Ｑの改 善は（１−Ｋ_n）^-1で定義される。 ここで内蔵遅延を有するジャイレータの動作について、理解を助けるためにゼ ロ極数解析を用いる。 この解析により、前に用いられた多くの原則が確かめられる。例えば、損失お よび遅延がゼロ（Ｇ₁＝Ｇ₂＝０、Ｄ₁＝Ｄ₂＝０）の単純なジャイレータのインピ ーダンスは、Ｓ平面の虚軸上にひとつの極対を有し、無限のＱに対応する。損失 が増えれば、主極対はS平面の負実数の左半分へ向かって移動し、結果として従 来の「安定」ジャイレータ回路、すなわち、Grebene等の一般的な書物に記載さ れるものが生ずる。ジャイレータの相互コンダクタンス遅延が発生すると、主極 対はＳ平面の正の実数の右半分へ向かって移動し、遅延が増加するにしたがいそ の領域の中へ移動する。主極対が、右平面に移動すると発振の条件が確立する。 出願人が知る限りでは、内蔵遅延を有するジャイレータのこの特性は以前、開示 さ れていなかった。重要な要因は、主極対の値、あるいはジャイレータ共振周波数 は、式３０に示すように、損失および遅延補償の実際的な値に対し大きな変化は しない。この様子は図５において示され、主極対の移動プロットが正規化成分の 値を用いて図示されている。損失をＧ₁＝Ｇ₂＝０．１と仮定し、これは遅延０に 対する正規化Ｑの値約１０に対応する。もし遅延がジャイレータ共振周期の０． １倍に増加すると、主極対は虚軸に非常に近くなるので損失の効果は打ち消され 非常に高いＱになる。この動作により式３１の結論が確かめられ、実際の典型的 な値に対して回路は遅延と損失成分に等しい感度を示す。また式３０と所定の損 失および遅延の実際の値から、ジャイレータ共振周波数は、ゼロ遅延の理想的な 損失の少ない共振器に比べわずか１パーヤントしか動かない。このために正確に 整合されたトラッキングフィルタを有する発振器は、増加したノードアドミタン スのフィルタに対して同一の共振器を用いて形成できる。高いＱのフィルタおよ び発振器をシングルジャイレータの共振器を用いて実現するには、主極対を虚軸 に近づけるように遅延を調節することが大切である。遅延作用はジャイレータ内 部ループゲインを増加させるので、製造可能な高いＱの発振器の設計は、自動利 得制御を用いてプロヤスおよび温度変動を補うことができる。この分野の他の業 績では、Ｑを増加させるために損失を少なくすることが試みられている。この後 者の方法は実行が特に難しく、基準外の集積回路要素を用いなければ意図する結 果が得られない。しかし、ここで紹介する解析によれば、特異な技術を用いずに 他の回路を実行できる。このように、Ｑが１０の低いＱのジャイレータは、制御 された相互コンダクタンス遅延を導入することによってより高いＱに簡単に調整 することができる。この点は、高い実効Ｑおよびそれに対応する低い位相ノイズ を有する７００ＭＨｚの実際の共振器の設計とあわせて後に図示する。また、本 出願は、トラッキング前置フィルタを必要とし、ＶＣＯ共振器に追随し追加的な 制御損失を有する同一の共振器によって達成される。このフィルタ設計は、直接 変換無線受信機およびフィルタによるクロック抽出を用いたクロック再生回路に 応用される。 図５に示されるように、ジャイレータの相互コンダクタンス遅延が増加し、主 極対が虚軸を超えると、ジャイレータ周波数はほぼ一定になる。重要なことは、 これにより正確に互いを追尾する発振器およびフィルタを形成することが可能と なり、またこれは、局部発振器を追尾する前置フィルタが必要な直接変換受信機 の第１の必要条件である。 図５は、また、どの程度大容量の値の遅延が許されるかということを示してい る。単に適度に高いＱが必要ならば、あるいは大きな遅延の値が不可避であるな らば、ジャイレータ周波数は、遅延周期が発振の周期に匹敵するまで、かなり一 定な値をとり続ける。 これまで、ジャイレータ機能の理論的基礎は、図１の従来のジャイレータ回路 およびその延長である図２の内蔵相互トランスコンダクタンスの上に確立されて きた。これにより遅延および損失間の関係が展開され、損失の補填が可能であり 結果として高いＱが生ずると結論づけられた。実際には、図６に示されるような 他のジャイレータ構成が有利に使用されることがある。ここでジャイレータ静電 容量はフィードバック静電容量であり、以前に考慮したようにその出力を分流す ることなく、その入力は相互コンダクタンスの出力と結合する。この方法の明ら かな違いは、各ポートからみた静電容量の値（および対応するジャイレータイン ダクタンス）が「ミラー静電容量」、すなわちトランジスタのベース、コレクタ 間の実効静電性インピーダンスとしての回路利得、の関数である点である。第２ に、またさらに重要なことには、フィードバック静電容量はジャイレータの線形 化に寄与し、それは大信号発振器およびフィルタを供給するのに重要である。例 えば、ＶＣＯ出力電力を最大にすることは、実効Ｑを最大化する方法としての式 ５５に示唆される。まず、遅延およびフィードバックコンデンサを有するジャイ レータための基本方程式が導かれる。 図６は、ジャイレータ共振器の新たなトポロジーを示している。Ｃ１およびＣ ２は、新たなフィードバックジャイレータ静電容量を示している。ここで各ポー トは、両方のフィードバック静電容量によるインピーダンスが負荷されているこ とに注目し、等価ポートインピーダンスを計算する。 第１に、ＶＣＣＳの入力におけるフィードバックコンデンサの影響が計算され る。入力電圧がＶ_I、出力電圧がＶ_o、電圧利得がＡ_v、フィードバック電流がＩ_F であると仮定すると、入力インピーダンスは式４４によって与えられる。 これは、大きさ（１＋Ａ_v）Ｃの分流静電容量あるいはミラー静電容量に等価 である。同様に、出力アドミタンスＧおよび相互コンダクタンスｇを有するＶＣ ＣＳ出力回路の出力インピーダンスＺ_oは、式４５のように導かれる。 式４５はまた式４６のように表すこともできる。 これは、大きさ（１＋１／Ａ_v）Ｃの負荷の分流静電容量に等価である。 はじめに遅延をＤ₁＝Ｄ₂＝０（図６）、ノード１の外部電圧源電圧をＶ₁と仮 定すると、ノード２における電圧Ｖ₂は式４７によって与えられる。 したがって、ループゲインΓは式４８によりあらわされる。 Ｇ₁＝Ｇ₂＝Ｇ、Ｃ₁＝Ｃ₂＝Ｃ、Ａ_V1＝Ａ_V2＝Ａ、ｇ₁＝ｇ₂＝ｇと仮定すると、 ループゲインΓに関して式４９が得られる。 遅延要素をＤ₁＝Ｄ₂＝Ｄ＞０と仮定すると、遅延を有するループゲインが得ら れる。式２１および分流静電容量の場合の式２８とを比較すると式５０が得られ る。 単位利得の条件は、９０度の位相シフトおよびΓ＝１に対してＡ=（０＋ｊ） であり、式５０に代入すると式５１が得られる ここで、その平方根をとると式５２が得られる。 式５２の実数および虚数部を等しいとおいて式を簡単にすると、単位利得のた めの２つの直交条件、すなわち、式５３、５４を得る。 式５４はジャイレータがまだ前と同様の特性を有することを示す。すなわち、 単位利得の条件が最大Ｑと共に存在するように、遅延Ｄは損失Ｇを補填する傾向 がある。 式５３および５４をそれぞれ式３０および３１と比較すると、ＤおよびＧに対 するω_oの感度は依然等しく、単位利得の条件も同一であることがわかる。興味 のある観察として、図１１の増幅器のトランジスタに対してコレクタ・ベース間 静電容量は等価のベース・エミッタ間静電容量Ｃ_beの２倍の影響をを有する（た だし、ここでは、ベース・エミッタ間静電容量は、ジャイレータポートに直列に 現れる）。この増幅器における主周波数制御静電容量は、フィードバック静電容 量２７０，２７２であり１．５ｐｆの値を有する。これらの特性を念頭におき、 フィードバックおよび分流静電容量の影響を適当なスケーリングを用いて並列に ノードに加え、ジャイレータに等価のノード静電容量を得る。 ここで、低ノイズ発振器および高Ｑを有するトラッキングフィルタに関する前 述の解析を考慮する。共振器は２つの複合差動増幅器が負の直流（ＤＣ）位相を 有するループ（そのループゲインは１よりも大きい、あるいは同一、あるいは小 さい）中で結合した同調回路であるとみなされることは知られている。もし、ル ープゲインが１よりも大きければ、共振器は発振する。もし、ループゲインが１ よりも小さければ、共振器は、フィルタとして作用する。単位ループゲインにお いて、共振器のＱが無限になる。共振器は２つの双方向ポートを有し、共振周波 数において直角位相のインピーダンス変成器として動作する。 図７は従来の直角位相発振器を示す。この発振器は、差動増幅器１００および １００’を含む。増幅器１００’の正の入力は、増幅器１００の正の出力に接続 され、増幅器１００’の負の入力は、増幅器１００の負の出力に接続される。増 幅器１００の正の入力は、増幅器１００’の負の出力に接続され、増幅器１００ の負の入力が、増幅器１００’の正の出力に接続される。 差動増幅器１００の設計は、差動対のバイポーラ接合トランジスタに基に行わ れる。接合トランジスタの特性として、相互コンダクタンスの移相シフトはＦ_t に追随することは良く知られている。図８に図示されるように、本発明の差動増 幅器回路には２つの入力端子Ｉ_p、Ｉ_nおよび差動出力端子Ｏ_p、Ｏ_nを有する。第 １および第２の整合負荷インピーダンス１０および１２（それぞれほぼ１．５Ｋ オーム）は、電源１４と、それぞれ出力端子Ｏ_p、Ｏ_nの間に接続される。第１の 対の整合バイポーラトランジスタ２０、２２はそれぞれ差動出力端子Ｏ_p、Ｏ_nに 接 続されたコレクタ、それぞれ差動入力端子Ｉ_n、Ｉ_pに接続されたベース、および 共通の第１のノード２４に接続されたエミッタを有する。第２の整合トランジス タ対３０、３２はそれぞれ差動出力端子Ｏ_p、Ｏ_nに接続されたコレクタ、それぞ れ差動入力端子Ｉ_n、Ｉ_pに接続されたベース、および共通の第２のノード３４に 接続されたエミッタを有する。電流分離回路は整合バイポーラトランジスタ対４ ０、４２の形で存在し、それぞれ第１および第２のノード２４、３４に接続され たコレクタ、それぞれ差動制御入力端子Ｃ_n、Ｃ_pに接続されたベース、および電 流源５０に接続されたエミッタを有する。 さらにトランジスタ対６０、６２は電源１４に接続されたコレクタ、それぞれ 入力端子Ｉ_n、Ｉ_pに接続されたベース、共通の第２のノード３４に接続されたエ ミッタを有する。 ここで、明確化のため自動利得制御（ＡＧＣ）やコンデンサのような補助的構 成要素は図８には図示されていない。 次に、差動増幅器の動作を説明する。電流源５０はほぼ一定のバイアス電流を 供給し、それはそれぞれバイポーラトランジスタ４０，４２によって形成される 第１および第２の電流路に分流される。制御入力端子Ｃ_n、Ｃ_p間に印加された制 御電圧差は第１の差動対２０，２２および第２の差動対３０，３２間のバイアス 電流の分流を制御する。図８の実施例に従って、トランジスタ対６０、６２はト ランジスタ３０、３２に関連して、この対に流れる電流のいくらかを効果的に分 流し、したがって低いコンダクタンスにおいてこの対は効率的に動作する。式5 ３に関して検討されたように、角共振周波数ω_oは相互コンダクタンスｇに直接 依存する。これは、トランジスタ６０、６２を、トランジスタ２０、２２との関 連で同様に動作するように構成できる。 図８の１対の差動増幅器は図７の構成のように接続されジャイレータを用いた 共振器を構成し、本増幅器の実効相互コンダクタンスを変化させる、すなわち分 流あるいは非分流トランジスタ対に関連して電流を導くことにより同調が行われ る。 先行技術によればＶＣＯの実効Ｑ（Ｑ’）は式５５によって簡単に表される。 ここでＱは共振器のＱ係数、ＰはＶＣＯ負荷の電力、Ｆは増幅器のノイズ係数 、ｋはボルツマン定数、ｔは温度、Ｂは共振器バンド幅である。 式５５から明確に分かるように、最適位相ノイズに対して、共振器のＱ係数お よび電力出力は最大、増幅器ノイズ係数は最小でなくてはならないということで ある。以前に検討されたように、共振器のＱの係数を最大にするにはループゲイ ンが１に非常に近くなるようにジャイレータを動作させなくてはならない。これ を達成し負荷への出力を最大にするには、増幅器は大きい信号レベルまで線形で なければならず、その一方で自動利得制御（ＡＧＣ）により１に近い利得を維持 しなくてはならない。さらに、増幅器およびその同調回路は、低いノイズ係数に なるように設計されなくてはならない。この考察は、図９および１２に示される 実際の設計で行われる。 図９において増幅器２００は整合トランジスタ対２２０、２２２を有する。そ れらのトランジスタは、それぞれ増幅器出力Ｏ_p、Ｏ_nに接続されたコレクタ、そ れぞれＩ_n、Ｉ_pに接続されたベース、ノード２２４に接続されたエミッタを有す る。第２のトランジスタ対２３０、２３２はそれぞれ増幅器出力Ｏ_p、Ｏ_nに接続 されたコレクタ、それぞれ増幅器入力Ｉ_n、Ｉ_pに接続されたベース、ノード２３ ４に接続されたエミッタを有する。差動トランジスタ対２４０および２４２は、 以前に論じられたようにトランジスタ対２２０、２２２または２３０、２３２に 電流を導くように動作する。 前述のように、ジャイレータ静電容量を分流ノード要素またはノード間フィー ドバック要素として実現することが可能である。後の方法の利点は、コンデンサ のフィードバック効果により、増幅器を線形化しやすいことである。図９におい てコンデンサ２７０および２７２は、ノード間フィードバック要素の役割を果た す。付加的な線形化は、０．５Ｖおよびそれ以上の信号振幅を達成するために必 要となる。これは、エミッタ縮退をもたらす直列帰還抵抗によって達成される。 図９において抵抗２８０は直列帰還抵抗の役割を果たす。 遅延要素は同様の技術においてコンデンサおよび負荷抵抗として用いられ、こ これによってこれらの要素に対する感度は打ち消される。しかし、周波数がトラ ンジスタＦ_t以下の振幅の大きさであれば、トランジスタの相互コンダクタンス の位相遅延は、同様に意味を持つ。自動利得制御を用いれば、増幅器が線形領域 において動作し、従って単位利得に非常に近くなるということを保証できる。 図９においてコンデンサ２６０、２６２、および抵抗２７４、２７６は、必要 な遅延要素の役割を果たす。 図９のトランジスタ２３０、２３２は、トランジスタ２２０、２２２よりも大 値である。バイアスレベルはトランジスタ２２０および２２２がＦ_tのピーク時 にバイアスされるように選択される。したがって、これらトランジスタは、ター ンオンするとピークＦ_tよりも非常に低い点でバイアスされる対応のトランジス タ２３０、２３２よりも１５倍以上高いＡＣゲインを有する。より大容量のトラ ンジスタの相互コンダクタンスの遅延Ｄは、９０度位相周波数のトランジスタの 実際の遅延となるように選択される。Ｑを最大化するためにコレクタ負荷抵抗２ １０、２２０は、最悪の状態では式５４により与えられる発振の条件を満たすＧ に値を与えるように選択することが可能である。ここで、バイアス電流が、１５ Ｘトランジスタ２３０、２３２から５Ｘトランジスタ２２０、２２２の方向に流 れるならば、実効遅延Ｄは、５Ｘトランジスタ２２０、２２２および遅延回路の 高ベース抵抗のために増加する。これは共振周波数を低くし、それによって増幅 器利得を増加させ（２または他の係数による）、ミラー静電容量を増加させる。 またバランス点が増幅器全体の移相シフトが９０度となる所まで周波数がさらに 下がるように助長する。この手段によって、構成値を適当に選択すると、およそ ２：１の同調幅を得ることができる。ここで、Ｑは周波数範囲の上端で最大とな るが、下端で小さく（約半分）なる。さらに、発振の振幅は増幅器の非線形性に よって制御されるが、最大化Ｑにとっては好ましい条件ではない。それにもかか わらず、多くの適用において、この回路の機能は適切であり、１．０ＧＨｚの発 振器の典型的ノイズは単位間隔（ＲＭＳ／実効値）において０．００３と測定さ れた。最後に、特に注意を要する点として相互コンダクタンスＧは、この場合同 調されないが、静電容量Ｃの実効値は同調される。 式５３に関して検討されるたように、大きなＶＣＯの同調幅は、遅延Ｄの変動 によって得ることができない。 図１０は図９の回路のさらに他の実施例を示す。ここで、自動利得制御は増幅 器コレクタ負荷抵抗２１０、２２０の間に接続されたＭＯＳトランジスタ２９４ 、２９２に加えられる。こうしてジャイレータ損失を制御することで、増幅器線 形範囲において動作し、遅延Ｄに関し損失Ｇを最適化し単位利得に近づくように する。コレクタ負荷抵抗２１０、２２０の回路値は、前述のようにＱが周波数の 最上端で最大になるように選択される。バイアス電流が、１５Ｘトランジスタ２ ３０、２３２から５Ｘトランジスタ２２０、２２２の方向に流れろと実効遅延Ｄ は増加するので周波数は下がりジャイレータループゲインは増加する。この点で 自動利得制御は、損失Ｇを増加させることよって利得を制限するように動作する 。 同調制御の設計においてもう一つ考慮することは、同調制御機構が増幅器ノイ ズすなわち発振器位相ノイズに直接に寄与することである。 低ノイズ指数は、大きいバイポーラトランジスタによって達成され、特に同調 制御は荒い調整および細密調整において行われる。図１１はジャイレータコンデ ンサを含む実際のＶＣＯ増幅器を示す。周波帯の上端でトランジスタの内部遅延 が十分であるため、増幅器１５Ｘトランジスタのベース回路から、遅延回路Ｄを 省略するなどの若干の調整がされた。最適なノイズ機能のため、粗制御３４３は 、ＶＣＯ周波数の調整しプロヤスおよび温度変分を補償するために使用され、ま た実際においては、長い時定数を有するフィードバックループに結合されない容 量のような低インピーダンスによって駆動される。細密同調制御３４１は同調幅 には限界がありＶＣＯ位相ノイズに寄与しないため、ＶＣＯを位相ロックするの に用いられる。このように、位相ノイズを最小限にするために、ＶＣＯを狭いバ ンド幅の位相ロックループにおいて動作させることが可能となる。ついでに言え ば、ＶＣＯ調整ための荒いおよび細密制御の使用は、マイクロ波発振器の規格と なっている。 あらゆる同調回路に関し、温度および処理による寄生変動が広範囲にわたるた め、その結果、幅広い同調幅がこれらを補うために必要とされる。特に非常に高 い周波数においては、２：１に近い同調幅が必要となる。このような場合、最小 限のＶＣＯ位相ノイズを得るため、出力の同調制御ノイズは微小でなければなら ず、慎重な設計なしではピコボルトのオーダになりうる。例えば、同調制御幅が ±５０ｍＶで７００ＭＨｚが中心のＶＣＯは典型的には４００ＭＨｚ以上の範囲 で同調が必要であるのでＶＣＯゲインは４×１０⁹Ｈｚ／Ｖに設定される。ＶＣ Ｏ位相ノイズの必要条件は、キャリア１３Ｋｈｚからのオフセット周波数で−６ ８ｄＢｃ／Ｈｚである。同調制御によって３デシベル低下すると仮定すると、等 価入力ノイズ電圧は、−１７７ｄＢＶまたは１．３ｎＶ ＲＭSである。これは 実際に得ることは不可能である。しかし図１１の回路設計において、粗周波数制 御３４３は、直列抵抗の負フィードバック３４８によって１．０Ｖ以上で動作す るように設計される。これにより、同調制御入力による等価ノイズは−１５１． ６ｄＢＶまたは２６ｎＶ ＲＭＳまで引きさげられ、ＢＡTＭＯＳ（ノーザンテ レコム社の特許によるＢｉＣＭＯＳプロセス）等の典型的な高周波バイポーラプ ロセスにより得られる。粗制御ための同調トランジスタ３４４、３４６が選択さ れ、１０ｍＡのバイアス電流において２ｄＢよりも改善されたノイズ指数を有す る１５Ｘトランジスタとして機能する。 図１２は、相互コンダクタンス同調を有する変形ＶＣＯ回路を示し、図１１の 粗低ノイズ同調制御周波数ロックおよび細密同調制御位相ロックが含まれる。図 １２に示す実施例は、さらに、自動利得制御（ＡＧＣ）の制御を含む。この構成 により、増幅器の電圧利得がほぼ一定に保たれ、ミラー静電容量の変動を防止し 、ＶＣＯの同調幅を減らす。これは、相互コンダクタンスｇおよび相互コンダク タンス遅延Ｄの変動によって訂正することが可能である。この構成において注目 すべき点は、周波数の制御が主に式５３および５４に従って相互コンダクタンス ｇの制御により行われ、ループゲインを１に維持し、したがってＱを最大にする ことである。このように自動利得制御を使用し同調幅全体において発振器のＱが 最適化される。したがって、これはＶＣＯ位相ノイズを最小にするのに好ましい 構成となる。最後に指摘しておくべき点として、Ｑの最大化のための構成は、発 振器出力の振幅が最大近くとなり増幅器の線形性が維持され、かつ処理および温 度変動の影響を受けないということである。主フィードバック静電容量として選 択された特定のトポロジーおよび直列の負抵抗フィードバックは、式５５によっ て線形および高振幅に対して最適化される。 図１２において、ＧおよびＤを同時に変化させ正規化遅延Ｄ_nをほぼ一定に保 つことが可能になる点が指摘できる。本実施例においては、さらに２つの５Ｘト ランジスタ４９６、４９８が５Ｘ差動対トランジスタ４３０、４３２に加えられ 、バイアス電流のいくらかを分流し、５Ｘ差動対トランジスタに対して相互コン ダクタンスｇを低下させる。バイアス電流が、大きな１５Ｘ差動対トランジスタ ４２０、４２２からより小さな５Ｘ対トランジスタの方向に流れると、相互コン ダクタンスｇは減少し、またω_oも式５３で与えられたように低くなるため、ほ ぼ一定のループゲインを維持するため遅延Ｄを増加させなくてはならない。これ はそれぞれの５Ｘ対トランジスタのベース入力遅延回路４６０、４７６により達 成され、正規化遅延Ｄ_nはほぼ一定となる。すなわち単位利得条件がＤ_n＝Ｇ_nで あるので、ω_oが低下するにつれ損失Ｇを減らさなければならないことになる（ 式５４）。 図１２の増幅器の組み合わされたノイズ指数はおよそ２ｄＢである。これは、 同調回路からのノイズの寄与を含まず、同様の大きさであると仮定される（これ は外部回路に依存し、慎重に設計すれば小さくできる）。したがって、６ｄＢの 完全な増幅器用の従来のノイズ指数が計算において使用される。 例示された発振器の位相ノイズは、共振器Ｑを増加させることによて改善され る。発振器電力と所定のＶＣＯのＱの間にはトレードオフの関係がある。一般に 、位相ノイズはＱの平方および信号電力に逆比例する。したがって、最小の位相 ノイズは一般に増幅器線形性を有する共振器信号電力を単位共振器ループゲイン の近くまで最大化することで得られる。 例示されたＶＣＯは、２１０オームのコレクタ負荷抵抗を用いてシミュレート され、レベル検出器の制御の下で大きなＰチャネルＭＯＳトランジスタ（幅ｗ＝ １１４μｍ、長さ１＝０．８μｍ）により分流され自動利得制御（ＡＧＣ）とし て動作した。安定したＡＧＣの制御を用いて動作点を確立した後に、回路は共振 器のＱを決定するために再びシミュレートされる。１８１のＱは、差動対トラン ジスタの各半分および１１３オームの等価負荷抵抗において動作電流レベル９． ６７ｍＡ、０．２Ｖｐ／ｐの出力電圧振幅が得られた。全共振信号電力は１．４ １ｍＷであった。これに基づき、８４８ＭＨｚのキャリアからの１０ｋＨｚオフ セット周波数での位相ノイズは、−８２．４ｄＢｃ／Ｈｚであり、それは、１３ ｋＨＺから２．５ＭＨｚにわたって−４３．４ｄＢｃの両サイドバンドノイズで あった。同調制御ノイズに対する３ｄＢ低下を認めるならば、これは同調幅±１ ５％に対し、１２４オームの同調トランジスタエミッタ抵抗を用いて、１７ｎＶ ＲＭＳの同調入力ノイズレベルへである。粗同調制御入力は静電容量的に減結 合し、このノイズレベルの達成が可能となる。そうでなければ、外部制御の慎重 な設計が必要となろ。ここで記録された結果は、このような設計方法の能力を示 しているが、最適化された設計を表してはいない。 最後に、図１１のＶＣＯ周波数を追跡する高Ｑの前置フィルタジャイレータを 供給するために、複製ジャイレータをＶＣＯ周波数およびバイアス制御に追随さ せ、増加する損失がコレクタ負荷抵抗値を低下するために用いられる。ＶＣＯは 単位利得に非常に近いところで動作し、総合的なスレーブジャイレータの緊密な 整合が保証されているので、フィルタジャイレータの主極対は負Ｓ平面左側のち ょうど内側に位置することができ、安定性および高いＱを保証する。図１３はフ ィルタと発振器の組合せを示している。フィルタ５００および発振器６００は、 損失アドミタンスＧおよびＧ’を除いて同じ回路要素を有する。図１３において 、Ｄは相互コンダクタンス遅延要素を表し、ＧおよびＧ’はアドミタンス損失要 素を表す。前述したように、フィルタＧ’のノード損失アドミタンスは、発振器 Ｇのノード損失アドミタンスよりもわずかに大きく、典型的には、Ｇ’≒１．１ Ｇである。 最後に、特許第5,172,076および5,185,581の目的にしたがい、記載されたジャ イレータのコレクタ負荷抵抗をタップし、ジャイレータポート間の利得差を供給 することが可能である。これは、このようなジャイレータからなる複数の共振回 路の品質係数Ｑを高めるのに有益である。 これらおよびその他の変形は、以下の請求項により定義される本発明の範囲内 にある。

【手続補正書】 【提出日】１９９５年１１月２８日 【補正内容】 【図８】

Claims (1)

1. 【特許請求の範囲】 １． ほぼ一定のバイアス電流を供給する電流源と； ほぼ一定のバイアス源を制御可能に第１および第２の電流路に分割する電流分 割回路と； 整合負荷インピーダンス対と； 整合負荷インピーダンスと第１の電流路間に差動対として接続された第１の整 合トランジスタ対と； 対応する第１の差動対の差入力に接続された第２の差動対の差動入力を有し、 整合負荷インピーダンスと第２の電流路間に差動対として接続された第２の整合 トランジスタ対と； 前記第１または第２の整合トランジスタ対に連結され、その実効相互コンダク タンスを変化させる手段を含むことを特徴とする差動増幅器。 ２． 請求項１記載の差動増幅器において： 前記実効相互コンダクタンスを変化させる前記手段は、前記第１のトランジス タ対に連結され、前記第１の電流路に接続された第３のトランジスタ対を有する ことを特徴とする差動増幅器。 ３． 請求項２記載の差動増幅器において： 前記第３のトランジスタ対は前記第１のトランジスタ対からの電流を分流し、 その相互コンダクタンスを効果的に下げることを特徴とする差動増幅器。 ４． 請求項１記載の第１および第２の増幅器を含むジャイレータ・ベース・共 振器において： 第２の差動増幅器の正入力は第１の差動増幅器の正出力に接続され； 第２の差動増幅器の負入力は第１の差動増幅器の負出力に接続され； 第１の差動増幅器の正入力は第２の差動増幅器の負出力に接続され； 第１の差動増幅器の負入力は第２の差動増幅器の正出力に接続されることを特 徴とするジャイレータ・ベース・共振器。 ５． 請求項４記載のジャイレータ・ベース・共振器において： 第１のトランジスタ対の実効相互コンダクタンスを変化させる手段は、共振器 の共振周波数を制御することを特徴とするジャイレータ・ベース・共振器。 ６． 請求項５記載のジャイレータ・ベース・共振器において： 前記共振器のループゲインを変化させるために動作する制御相互コンダクタン ス遅延手段を有することを特徴とするジャイレータ・ベース・共振器。 ７． 請求項６記載のジャイレータ・ベース・共振器において 前記共振器のループゲインを変化させるために動作する調節可能な損失アドミ タンス手段を有することを特徴とするジャイレータ・ベース・共振器 ８． 請求項７記載のジャイレータ・ベース・共振器において： 発振器として動作するために１よりも大きなループゲインを有することを特徴 とするジャイレータ・ベース・共振器。 ９． 請求項７記載のジャイレータ・ベース・共振器において： 同調回路において使用するために１よりも小さなループゲインを有することを 特徴とするジャイレータ・ベース・共振器。 １０． 請求項８記載のジャイレータ・ベース・共振器において： 前記共振器のループゲインを変化させるために前記損失アドミタンス手段を用 いて動作するレベル検出回路を有することを特徴とするジャイレータ・ベース・ 共振器。 １１． 請求項７記載のジャイレータ・ベース・共振器において： 前記共振器の線形性を高めるフィードバックコンデンサを有することを特徴と するジャイレータ・ベース・共振器。 １２． 請求項７記載のジャイレータ・ベース・共振器において： 前記共振器の線形性を高める直列エミッタ低減抵抗を有することを特徴とする ジャイレータ・ベース・共振器 １３． 請求項４記載の第１および第２の相互に接続されたジャイレータ・ベー ス・共振器を含む発振器とトラッキングフィルタの組み合わせにおいて： 前記第１の共振器は１よりも大きいループゲインを有し、発振器として動作し 前記第２の共振器は１よりも小さいループゲインを有し、同調フィルタとして 動作することを特徴とするジャイレータ・ベース・共振器。 １４． 請求項１３記載の発振器およびトラッキングフィルタの組み合わせにお いて： 前記第１の共振器のループゲインが、相互コンダクタンス遅延手段および第１ の損失アドミタンス手段によって制御されることを特徴とする発振器およびトラ ッキングフィルタの組み合わせ。 １５． 請求項１４記載の発振器およびトラッキングフィルタの組み合わせにお いて、前記第２の共振器のループゲインは、前記相互コンダクタンス遅延手段お よび前記第１の損失アドミタンス手段に従属する第２の損失アドミタンス手段に より制御され； 前記第２の損失アドミタンス手段は前記第１の損失アドミタンス手段よりも大 きいことを特徴とする発振器およびトラッキングフィルタの組み合わせ。 １６． 請求項１５記載の組み合わせにおいて： 前記第２の損失アドミタンス手段は、典型的には前記第１の損失アドミタス手 段よりも１０％だけ大きいことを特徴とする組み合わせ。 １７． 請求項１５記載の組み合わせにおいて： 前記第１および第２の損失アドミタンス手段を用いて動作し、それによって前 記共振器のループゲインを変化させるレベル検出回路を有することを特徴とする 組み合わせ。 １８． 請求項１５記載の組合せにおいて： 前記共振器は線形増加コンデンサを含むことを特徴とする組み合わせ。 １９． 請求項１５記載の組合せにおいて： 前記共振器は、その線形性を高めるために直列エミッタ低減抵抗を有すること を特徴とする組み合わせ。 ２０． 請求項１５記載の組合せにおいて： 前記第１の共振器のループゲインおよび前記第２の発振器のループゲインは１ に近いことを特徴とする組み合わせ。 ２１． 請求項２０記載の組合せにおいて： 前記発振器および前記同調フィルタの共振周波数は同じであることを特徴とす る組み合わせ。