JPH08506936A - 埋込形成されたダイオードを有する横型半導体−オン−絶縁体（ｓｏｉ）半導体装置 - Google Patents

Abstract

(57)【要約】 横型半導体−オン−絶縁体（ＳＯＩ）装置は基板と、基板上に埋込形成した絶縁層と、絶縁層上に形成したＬＤＭＯＳトランジスタ、ＬＩＧＢＴ又は横型サイリスタのような横型半導体装置を具える。前記半導体装置（ＬＤＭＯＳトランジスタの場合）は、ソースと、チャネル領域と、チャネル領域上に形成した絶縁ゲート電極と、低濃度の不純物が添加された単結晶半導体材料の連続する層で構成したドリフト層と、チャネル領域から横方向において離間しドリフト層によりチャネル領域に接続したドレインコンタクト領域とを具える。埋込ダイオードは、基板中に形成し、ドレインコンタクト領域と埋込ダイオードとの間の領域を横方向に延在するドリフト領域によってドレインコンタクト領域に電気的結合する。

Description

【発明の詳細な説明】 埋込形成されたダイオードを有する横型半導体−オン−絶縁体 （ＳＯＩ）半導体装置 本発明は半導体−オン−絶縁体（ＳＯＩ）装置の技術分野に関するものであり 、特に高電圧及び高電力の用途の横型ＳＯＩ装置に関するものである。 高電圧の電力装置を製造する際、降伏電圧、大きさ、オン抵抗及び製造の容易 さ信頼性についての両立性および相互条件を検討する必要がある。しばしば、例 えば降伏電圧のようなあるパラメータを改善しようとすると、オン抵抗のような 別のパラメータが劣化してしまう。理想的には、このような電力装置は最小の動 作上及び製造上の欠点で上記全ての事項について優れた特性を発揮することが望 ましい。 相当有望な電力装置のある型式の装置は、横型の形態として絶縁層上に形成さ れた半導体層を用いている。ＳＯＩ形態の典型的な横型二重拡散ＭＯＳ（ＬＤＭ ＯＳ）トランジスタは米国特許第５０５９５４７号明細書に開示されている。こ の装置は、それ以前の電力装置に対して改善されているが、降伏電圧とオン抵抗 との間の関係については依然として改善されていない。 高電圧の横型ＳＯＩトランジスタを得る有望な方法は、ＳＯＩ層を下側基板に 接続する埋込形成されたダイオードを有する構造体を用いることである。この装 置は、１９９１年に発行された雑誌“Power Semicondactor Devices and ICs” の第３６〜３９頁に記載されている文献“HIGH VOLTAGE SILICON-ON-INSULATOR （SOI）MOSFET'S”の図１（ｂ）に記載されている。高電圧を維持するため、こ の構造体はAppelsとVaesによって開発された周知のREduction of SURface Field s（RESURF）技術を用い、下側の基板によりデバイスのドリフト層を空乏化して いる。通常のバルク技術を用いる場合、これらＳＯＩ装置は基板中の空乏領域を 利用して印加されたドレイン電位の大部分を維持している。ＳＯＩ構造体の埋込 形成されたダイオードは、空乏領域で発生した電子をこの反転ダイオードを経て 取り出しドレインコンタクトまで流すために必要になる。電子についてこの経路 がない場合、埋込形成された酸化膜の下側に沿って反転層が形成されるため、基 板の深い空乏層が消滅してしまい、デバイスの降伏電圧が相当低下してしまう。 埋込形成されたダイオード構造体を用いる場合、電圧が埋込形成された酸化膜 で降下する通常の充分に分離された装置とは異なり、印加されたドレイン電流の 大部分が基板側において降下する。これにより、より薄い埋込形成された酸化膜 を用いることができ、ＳＯＩの厚さを一層薄くしてその後の処理を行うことがで きる。通常の場合、埋込形成されたダイオードは、深く高アスペクト比のトレン チをＳＯＩ層を経てエッチングし、次にトレンチを高不純物濃度のポリシリコン のような導電性材料で再充填することにより形成され、基板で発生した電子はド レインコンタクトに到る経路に沿って逃がされている。しかしながら、このプロ セスは比較的困難で、複雑で、高コストの作業であり、しかも製造プロセスに要 する時間も長くなる不具合がある。 従って、容易に安価に製造できる構造を有する埋込形成されたダイオードを具 える横型ＳＯＩ装置を実現することが望まれている。さらに、埋込形成された不 純物添加層が容易に形成でき、降伏電圧とオン抵抗との間の両立性が従来の装置 よりも一層改善されたＳＯＩ装置が望まれている。 従って、本発明の目的は、既知の処理技術を利用して経済的に製造できるデバ イス形態で、高い降伏電圧、低いオン抵抗及び他の所望の動作特性を有する横型 ＳＯＩ装置を提供することである。特に、本発明の目的は、埋込形成されたダイ オード構造体及びその関連するコンタクトを容易且つ経済的に形成でき、降伏電 圧とオン抵抗の両立性を一層改善するための埋込形成された不純物添加層を容易 に組込形成できる横型ＳＯＩ装置を提供することにある。 本発明では、上記目的は、基板に埋込形成したダイオードを有する横型のＳＯ Ｉデバイスを形成し、装置のドリフト領域を、低不純物濃度の単結晶半導体材料 から成り装置のドレインコンタクト領域と埋込形成されたダイオードとの間の領 域に横方向に沿って延在する連続する層として形成して、独立したダイオードコ ンタクト領域を形成することなく埋込形成されたダイオードをドレインコンタク ト領域に電気的に結合する。これにより、独立したコンタクト領域を形成するの に必要な複雑で高価なプロセスを用いるのが回避される。 本発明は、埋込ダイオードが基板の空乏層で発生した電子を取り出すだけに作 用し、埋込形成されたダイオードから装置の表面のドレインコンタクト領域に微 小な電流しか流れないという認識に基づいている。この結果、埋込形成されたダ イオードと表面側のドレインコンタクト領域との間の経路は、従来技術のような 形成するのが困難な高導電性コンタクトとする必要がなく、その代わりに低濃度 の不純物が添加されたドリフト領域の一部で有効に構成することができる。この 結果、従来の装置よりも簡単な構造で大幅に容易に製造できる埋込形成されたダ イオードを有する横型ＳＯＩ装置を提供することができる。 さらに、種結晶層上の連続するエピタキシャル層をドリフト領域及び埋込形成 されたダイオードのコンタクト領域として用いることにより、埋込形成すべき層 を装置の構造体に一層容易に組み込み形成することができ、装置の降伏電圧とオ ン抵抗の両立性を一層改善することができる。本発明の好適実施例においては、 例えばドリフト層の導電型とは反対の導電型の埋込半導体層をＳＯＩデバイスの 埋込絶縁層上に形成し、ドリフト領域の下側でチャネル領域からドレイン領域に 向いて延在させる。この埋込半導体層はＳＯＩデバイスのドリフト領域を空乏化 する助けとなり、これにより降伏電圧とオン抵抗との両立性がさらに一層改善さ れる。 以下添付図面に基づき本発明を詳細に説明する。 図１は従来のＬＤＭＯＳ ＳＯＩトランジスタの断面を示す。 図２は本発明によるＬＤＭＯＳ ＳＯＩトランジスタの第１実施例を示す。 図３は本発明によるＬＤＭＯＳ ＳＯＩトランジスタの第２実施例を示す。 図面中、同一導電型の領域には同一方向のハッチングを付して示し、図面は寸 法通りに表示されていないものである。 典型的な従来の埋込形成されたダイオード１２を有するＬＤＭＯＳ ＳＯＩト ランジスタ１０を図１に示す。このトランジスタは典型的な１０¹²〜５×１０¹⁴ 原子／ｃｍ³の不純物濃度のｐ形シリコン材料の基板２０を含み、この基板上 に厚さ数μｍの典型的なシリコン酸化膜の埋込形成された絶縁層２２を形成する 。半導体層２４、ここでは厚さが約１μｍから１０μｍのｎ形シリコン層を埋込 形成された絶縁層２２上に形成する。有益な場合、半導体層２４は約０．５×１ ０¹²〜２×１０¹²原子／ｃｍ²の不純物ドーズ量を有することができる。横型半 導体装置、本例の場合トランジスタは、埋込形成された絶縁層２２上の半導体層 ２４（トップ層と称する場合がある）に形成する。半導体層２４に形成できる別 の形式の横型半導体装置として横型の絶縁ゲート型バイポーラトランジスタ（Ｌ ＩＧＢＴ）又は横型サイリスタがある。 図１に示すＬＤＭＯＳトランジスタは、表面が１０¹⁹〜１０²¹原子／ｃｍ³の 濃度の高不純物濃度のｎ形ソース領域２６と、表面が５×１０¹⁵〜５×１０¹⁷原 子／ｃｍ³の不純物濃度のｐ形チャネル領域２８と、表面が１０¹⁹〜１０²¹原子 ／ｃｍ³の不純物濃度の高不純物濃度のｎ形コンタクト領域３０を有するドレイ ン領域とを含む。前述した文献においては、例えば対応するコンタクト領域が５ ×１０¹⁰原子／ｃｍ³の場合最良の結果が得られ、典型的にはポリシリコンを用 いるエッチング及び再充填技術により形成されている。 当業者にとって周知の装置では、酸化層３２のような絶縁層がデバイスのソー ス領域とドレイン領域との間の半導体層２４上に形成され、薄いゲート酸化絶縁 層３４がチャネル領域及びソース領域の一部上に形成されている。絶縁層（フィ ールド酸化膜）３２は典型的な場合約０．１〜１．０μｍの厚さとすることがで き、薄いゲート酸化膜３４は約０．０１〜０．１μｍの厚さとする。ゲート電極 ３６は典型的なポリシリコンから成り、ＬＯＣＯＳフィールド酸化膜３２及びゲ ート酸化膜３４上に形成され、典型的なアルミニウム又は適当な金属のソース電 極及びドレイン電極４０がソース領域及びドレイン領域上に形成されている。 図１に示す従来のデバイスは、本例の場合ｐ形基板２０と埋め込み領域４２と の間に埋込形成されたダイオード１２を含む。この埋め込み領域４２は約１０¹⁷ 原子／ｃｍ³の表面濃度及び約１μｍの厚さを有するｎ形領域である。ただし、 これらのパラメータは重要ではない。前述したように、この形式の装置において 、電気的接続は埋込形成されたダイオード１２とドレイン電極との間に形成する 必要がある。従来の装置において、この接続は高不純物濃度のｎ形コンタクト領 域３０により形成され、このコンタクト領域はＳＯＩ層（２４，２２）に深い高 アスペクト比のトレンチをエッチング形成しトレンチをポリシリコンのような高 導電性材料で充填し、その後エッチバックすることにより形成されている。しか しながら、この処理は比較的困難、複雑、高コスト、しかも処理時間も長いため 、一層簡単で安価な処理が望まれている。 一層容易に経済的に製造される本発明による第１実施例のＳＯＩ装置１４を図 ２に示す。図２において、図１で図示した部材と同一の構成要素には同一符号を 付して説明し、図１と相異する部分についてだけ説明することとする。 埋込形成したダイオード１２は基板の空乏層で発生した電子を取り出すために だけ作用し、微小な電流しか埋込ダイオードからドレインコンタクト４０に流れ ないとの認識に基づき、従来技術にあるように、埋込ダイオードと表面コンタク トとの間の経路は高導電性としてはならず、その代わりに、ドリフト領域２４を 構成する低不純物濃度単結晶半導体材料を電子を取り出すための経路として用い ることができるものとする。 図２の装置において、図１の高不純物濃度コンタクト領域を削除し、深く高ア スペクト比のトレンチのエッチング形成及びポリシリコンの再充填処理を削除し 、その代わりに簡単で容易に形成される通常のドレインコンタクト領域４４をド リフト領域層２４の表面に形成する。本例において、高不純物濃度コンタクト領 域４４は、約１×１０¹⁴〜１０¹²原子／ｃｍ³の表面不純物濃度を有し、０．５ μｍ以下の浅い接合深さを有するｎ⁺領域とする。尚、ドレインコンタクト領域 の正確な特性は本発明にとって重要ではない。さらに、本例では、埋込形成され た絶縁層２２の厚さは容易に安価に製造するため０．１〜０．５μｍとする。 本発明によるデバイスは容易かつ経済的に製造することができ、薄い埋込形成 した酸化層（典型的には、０．５μｍ以下の厚さ）及び薄いシリコン層（典型的 には、０．５μｍ以下の厚さ）を有するＳＯＩウエファを用いて製造を開始する 。ＳＯＩ材料は通常の方法でマスクし、埋込領域（４２）が形成される予定の位 置の薄いシリコン層２４及び薄い酸化層２２を除去する。シリコン層及び酸化層 は極めて薄くできるので、この工程は従来技術で必要とされた高アスペクト比の トレンチをエッチングする場合よりも一層簡単に短時間で且つ一層安価になる。 次に、埋込形成されるダイオード１２を構成する埋込領域４２をイオン注入の ような通常のプロセスで形成し、埋込層もイオン注入し次にアニーリングするこ とによりＳＯＩ膜に形成することができる。次に、低不純物濃度の単結晶エピタ キシャル層（２４）を薄いＳＯＩ層、ＳＯＩ膜の絶縁層（必要な場合）および埋 込形成領域４２上に５μｍ程度の厚さで成長させる。このエピタキシャル層は埋 込形成形成される酸化膜絶縁層上の領域の薄いＳＯＩ層及び基板の埋込形成され る領域４２を種結晶層として結晶成長される。エピタキシャル層２４を成長させ た後、通常の処理を行いデバイス構造体を完成させる。本発明の重要な利点は、 深く高アスペクト比のトレンチを形成することなく並びに従来技術のようポリシ リコンで再充填しエッチバック処理を行うことなくコンタクト形成された埋込ダ イオード構造体を形成できることである。さらに、上述したプロセスに加えて、 埋込形成された絶縁層上に種々の埋込層を容易に安価に形成してデバイスの性能 を一層改善できる利点がある。 従って、図３に示すように、ＳＯＩデバイス１６の埋込絶縁層２２上にｐ形の 埋込形成された半導体層４６を形成し、ドリフト領域の下側チャネル領域２８か らドレイン領域に向いて延在する。このｐ形の埋込層は約１．０×１０¹¹〜１． ５×１０¹²原子／ｃｍ²の不純物ドーズ量を有し、約０．１μｍと０．３μｍと の間の厚さを有することができる。この埋込半導体層４６を用いることはドリフ ト領域２４を空乏化する助けとなり、これによりデバイスの降伏電圧とオン抵抗 との両立性が一層改善させる。さらに、埋込形成された絶縁層上にいずれかの導 電形埋込層を容易に安価に形成できることは、電力集積回路（ＰＩＣ）装置とし て図示したデバイスと共に一般に製造される関連する低電圧構造体を製造する上 で多数の利点が達成される。 図示の実施例において、ソース領域、ドリフト領域及びドレイン領域の導電形 をｎ形とし、チャネル領域はｐ形としたが、勿論これらの領域の導電形は反対に することができるものと理解すべきである。 要約すると、本発明は、既知の処理技術を利用して安価に製造できる装置構造 で、高い降伏電圧で低いオン抵抗でしかも所望の動作特性を有する横型ＳＯＩ装 置を実現する。前述したように、これらの利点は、基板に埋込形成したダイオー ドを有する横型ＳＯＩ装置を形成すると共に、デバイスのドリフト領域をドレイ ンコンタクト領域と埋込形成されたダイオードとの間の領域に横方向に延在する 低不純物濃度の単結晶半導体材料の連続する層として形成することより達成され る。 本発明を数個の実施例に基づいて説明したが、本発明の精神又は範囲から逸脱 することなく種々の形態及び細部について変更できるものと理解すべきである。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 7514−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｊ

Claims (1)

1. 【特許請求の範囲】 １．基板と、この基板上に埋込形成した絶縁層と、この絶縁層上に形成した横型 半導体デバイスと、前記基板の内部に基板と隣接するように埋込形成した第１導 電型の埋込領域とを具え、 前記半導体デバイスが、第１導電形のソース領域と、第１導電型とに反対の 第２導電型のチャネル領域と、このチャネル領域上に形成され絶縁されたゲート 電極と、少なくとも一部が前記埋込形成された絶縁層上に形成された第１導電型 のドリフト層と、前記チャネル領域と横方向において離間し前記ドリフト領域に よりチャネル領域に接続されている第１導電型のドレインコンタクト領域とを有 し、 前記基板を第２導電型とし、前記埋込形成領域が前記ドレインコンタクト領 域の下側に位置する横型半導体−オン−絶縁体（ＳＯＩ）装置において、 前記ドリフト領域を、前記ドレイコンタクト領域と前記埋込領域との間の領 域を横方向に延在すると共に埋込領域を前記ドレインコンタクト領域に電気的に 結合する低濃度の不純物が添加された単結晶半導体材料の連続する層で構成した ことを特徴とする横型半導体−オン−絶縁体（ＳＯＩ）装置。 ２．請求項１に記載の横型ＳＯＩ装置において、前記低濃度の不純物が添加され た単結晶半導体材料の連続する層が、約０．５×１０¹²原子／ｃｍ²と２×１０^{1 2} 原子／ｃｍ²の不純部ドーズ量を有する横型ＳＯＩ装置。 ３．請求項２に記載の横型ＳＯＩ装置において、前記低濃度の不純物が添加され た単結晶半導体層を約１．０μｍと１０μｍとの間の厚さを有するエピタキシャ ル層で構成した横型ＳＯＩ装置。 ４．請求項１に記載の横型ＳＯＩ装置において、前記埋込形成した絶縁層上に形 成され、前記ドリフト層の下側で前記チャネル領域からドレイン領域に向けて延 在する第２導電型の埋込形成された半導体層をさらに有する横型ＳＯＩ装置。 ５．請求項４に記載の横型ＳＯＩ装置において、前記埋込形成された半導体層が 約１．０×１０¹¹と１．５×１０¹²原子／ｃｍ²の不純物ドーズ量及び約０．１ μｍと０．３μｍとの間の厚さを有する横型ＳＯＩ装置。