JPH08507409A - 高密度の平行なロウバンプ結合の形成法 - Google Patents

高密度の平行なロウバンプ結合の形成法

Info

Publication number
JPH08507409A
JPH08507409A JP6509240A JP50924094A JPH08507409A JP H08507409 A JPH08507409 A JP H08507409A JP 6509240 A JP6509240 A JP 6509240A JP 50924094 A JP50924094 A JP 50924094A JP H08507409 A JPH08507409 A JP H08507409A
Authority
JP
Japan
Prior art keywords
bumps
terminals
layer
solder
flat surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6509240A
Other languages
English (en)
Inventor
ペペ,エンジェル,エー.
レインカー,デビッド,エム.
ミナハン,ジョセフ,エー.
Original Assignee
イルビン センサーズ コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イルビン センサーズ コーポレーション filed Critical イルビン センサーズ コーポレーション
Publication of JPH08507409A publication Critical patent/JPH08507409A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10Integrated devices
    • H10F39/12Image sensors
    • H10F39/18Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/184Infrared image sensors
    • H10F39/1843Infrared image sensors of the hybrid type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/809Constructional details of image sensors of hybrid image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07221Aligning
    • H10W72/07227Aligning involving guiding structures, e.g. spacers or supporting members
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • H10W72/07236Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials
    • H10W72/252Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 第1平表面(66)上の多数個のロウのバンプ(76)が、(光リトグラフ法によって)誘導層(78)内に形成された穴(80)によって、第2平表面上の端子(70)と係合するように案内される方法および製品が開示される。該誘電層は、ロウのバンプ(76)(又はプラグ)が貫通する穴(80)(又はソケット)を与えるように、第2表面(72)に設けられる。穿孔(穴をケえた)層は、いくつかの材料の一つで形成し得る。好ましい穿孔層材料は光規定性ポリアミドであり、それは穴が形成された後、加熱により硬化される。小さいロウのバンプ(84)を第2表面(72)上の穴(80)の内側に形成して、第1表面(66)上のロウのバンプ(76)と第2表面(72)上の端子(70)との結合を容易にすることができる。

Description

【発明の詳細な説明】 高密度の平行なロウバンプ結合の形成法 本願は、1992年10月2日出願の出願番号第955,461号の一部継続 出願である。発明の背景 本発明は、二つの対面する平面間に延びる、多数の接近したハンダ付けバンプ (bump)の正しい配列を確実にする構造および方法に関する。本発明の必要 性は、多くの現代のエレクトロニクスシステムにある。 本発明が関係するエレクトロニクスシステムの例は、特許第4,551,629 号および第4,672,737号に示されるように、焦点平面検出列と共に使用す るための、本出願の譲受人により開発された積重ねられた集積回路(IC)チッ プのモジュールである。光検出器の二次元焦点面アレイは数千の別個の光検出器 を含み得、各光検出器はモジュールの焦点面表面で別々のリード線(端子を有す る)に電気的に接続され、該モジュールは多数の積重ねられた層を含み、該層の 各々は集積回路(IC)チップである。光検出器の信号は、平行な信号を多重通 信しそしてそれらをモジュールの裏面から離れた回路に伝送する前に、別々に増 幅されそしてモジュール内で濾過される。焦点面構造の一例は、一列に64×6 4個の検出器、即ち合計4,000個を越える検出器、を有するものである。二 つの検出器間およびモジュール上の夫々の検出器の端子間の中心-中心距離は、 現在4ミル(0.004インチ)と小さく、そして2ミル(0.002インチ)に まで押圧し得る。 各光検出器とモジュール上のその端子との間に別々のロウ(solder)結 合を与える課題は明らかに極めて困難である。この用語“ロウ(solder) ”は、各検出器とその端子との間に拡がる電気伝導性材料を意味するように用い られている。ロウのバンプ(bump)は“フリップ−チップ”(flip−c hip)”結合、即ち、対面する平面上に形成されたロウのバンプが心合わせさ れ (aligned)、そして一緒にされて、所望の個々の、平行な電気的接続を 与える方法、に使用し得る。かかる結合方法は共通の譲受人の特許第4,912, 545号に論じられている。 本発明が関係するエレクトロニクスシステムの別の例は、共通の譲受人の特許 第4,706,166号に開示されている。この特許は、積層ICチップを含む電 子メモリーモジュールを形成する実際的な方法に関する。積層モジュールはその 接近面上に形成された多数の端子を有する。整合端子は、電気リードアウト伝導 体を有する基板上に設けられている。心合わせした結合(ロウ付け)バンプがモ ジュール端子と基板端子の両方に形成される。注意深い微視的な心合わせ(al ignment)の後、二つのグループのロウ付けバンプを動かして一緒にしそ してフリップ−チップ結合する。ロウ付けは、溶接継目を形成するために、加熱 により再流動化するのが好ましい。しかしながら、加熱が構造体のいずれかの部 分に危険をもたらすなら、心合わせしたロウのバンプの結合を圧力のみに依存し てもよい。 メモリーモジュール上のロウのバンプとその基板との間の最短中心−中心距離 は通常10ミル(0.010インチ)であろう。心合わせの問題は光検出器結合 におけるほど危険性はない。しかしなお、重要な問題である。 フリップ−チップ結合は、向かい合う二平面に位置する心合わせ端子結合する ための認められた方法である。フリップ−チップ心合わせ結合器は製造装置とし て入手可能である。かかる結合器は、平面の一方が透過性の放射線波長を用いる 光学的心合わせ法のような適当な心合わせ技術を使用する。フリップ−チップ心 合わせ結合器はまた、向かい合う平面を確実に正確に平行にすることができるレ ベル化システムを必要とする。 言い換えると、フリップ−チップ結合を妨害し得る二つの問題がある。結合の 失敗は(1)整合したバンプの誤心合わせ、又は(2)バンプが心合わせされて いても、係合を阻止するに十分なバンプの高さの変動から生じ得る。後者の問題 はしばしば平坦化の問題と呼ばれる。何故なら、バンプを支える平面の変動は、 二つの整合したバンプが互いに係合するのを阻止し得るからである。もし向かい 合う表面が正確に平行でないなら、或いは両表面の一方が正確に平らでないなら 、 かかるバンプ係合の失敗が起り得る。 本発明は、心合わせにおけるフリップ−チップ結合技術に代わるロウのバンプ 心合わせ法と、最小の中心−中心間隔を有する多くの結合器とを同時に提供する ことにより、これらの問題を取扱う。 フリップ−チップ結合の改良態様を与えるのに使用された従来技術の方法は、 C4(制御コラップチップ結合)と呼ばれるIBM法である。最近のIBM特許 である米国特許第5,075,965号は該方法を要約している:“C4法におい ては、以前のフリップ−チップ法と異なり、チップ上のロウ湿潤化性端子はボー ル制限性金属(ball limiting Metallurgy)に囲まれ ており、カード上のロウ湿潤化性端子の整合足跡はガラスのダム又はストップ− オフに囲まれており、それらは上部表面金相学と呼ばれる。これらの構造は再流 動中に溶融ロウの流れを制限するように作用する“(第2欄、39〜46行)。 “注意すべきことは、C4法は実質的に自己心合わせ法であることである。これ は、再流動する前のロウのカラム又はボールの形状とロウのカラムの形状との相 互作用のためである。チップ上のロウカラムの係合表面とカード上の伝導性足跡 接点とが接触すると、溶融ロウの表面張力は自己心合わせを生じる結果となるで あろう。”(第3欄、36〜44行)。 本発明は、ロウバンプと端子との心合わせを確実にする方法を提供する。本発 明はある状況ではC4法に優さる大きな利点がある。かかる状況の一つは、ロウ バンプの中心−中心の隔りを非常に小さい寸法にすることが必要な場合である。 別の状況は、単一のパッケージ、即ち心合わせのために透明な層が使用できない パッケージ、において、多くの表面間結合が必要な場合である。本発明のC4法 に優さる第3の利点は、低温で実施できることであり、従って、近くの温度感受 性要素、例えば光検出器、の損傷が回避されることである。発明の要約 本発明は、フリップ−チップ結合で生じ得る失敗に確実に対抗する、プラグ− ソケット型のロウのバンプを使用する。 ロウのバンプは向かい合う平面の一方側(第1表面)に形成される。他方の平 面(第2表面)には、整合する端子が形成される。その後、誘電材料の層が第2 表面に加えられ、該誘電層中に穴が形成され、各穴は第2表面上の端子まで延び 、そして各穴は第1表面上に形成されたロウのバンプを受入れるのに適合してい る。第2表面に設けられた層は“穿孔誘電層”と呼び得る。 バンプとそれに整合する穴が心合わせされていない場合、二つの向かい合う表 面を互いに横方向に動かすことができる。それらがある位置で“ロック”すると 、各ロウのバンプ(又はプラグ)はその整合する穴(又はソケット)を通過して 延びて、穴の底にある端子と係合する。その後、ロウのバンプはそれらの整合端 子に結合される。 “ソケット”の好ましい形成方法では、半固体材料の層全体を、端子を有する 平表面に設け、そして次に光リトグラフ法を用いて正確に配置しそして穴を作る 。 平表面間の間隔の変動による問題を回避するために、本発明は、かかる変動を 補うに十分高いロウのバンプの使用を許容する。バンプの加熱および再流動中、 各バンプのロウ材料は効果的にそのソケット内に閉じ込められ、従って近くの端 子へのショートの危険性が防止される。 上記の方法の一態様において、限定量のロウが各穴に配置され、第2表面端子 と各穴の底部で接触する。この方法は端子を酸化から保護し、そして端子−ロウ の電気的接続を改良するのを促進する。その態様はまた、第1表面上へ低量のロ ウバンプを使用することを可能にし、そのことは第1表面に接するバンプの直径 の減少を可能にする。図面の簡単な説明 第1図は、広告用のものから転載したものであり、ロウのバンプを有する二つ の向かい合う平表面を示し、そして「フリップ−チップの心合わせ結合機」とい われている複雑な装置の一部分である。 第2図および第3図は、共通の譲受人の米国特許第4,912,545号から転 載されたものであり、光検出器のアレイにおけるフリップ−チップ結合の採用を 図示する。 第4〜7図は、共通の譲受人の米国特許第4,706,166号から転載された ものであり、基体上にICメモリーチップの積層を乗せる場合におけるフリップ −チップ結合の採用を図示する。 第8図および第9図は、フリップ−チップ結合工程におけるロウのバンプの僅 かな誤心合わせの影響を略式に示す。 第10図および第11図は、誤心合わせによる結合の失敗を回避するために、 本発明にどのようにプラグ/ソケット(ロウのバンプおよび穴)の組合わせを採 用するかを略図示する。 第12図は、第1図と類似しているが、第1図のような標準的なフリップ−チ ップ結合とは異なり、本発明によるプラグ/ソケットロウ付け構造を示す。 第13図および第14図は、ロウのバンプが心合わせされた穴部に連結される 前および後における、第12図の単一のプラグ/ソケットの組合わせを図示する 。 第15図は、蒸着法によってロウのバンプを形成する装置を図示する。 第16図および第17図は、二つの向かい合う平表面の一つに誘電層を適用す る工程を図示する。 第18〜20図は、リトグラフ法による工程を示し、該誘電層中の所望の位置 に該穴部が形成される。 第21図は、二層のプラグ/ソケット結合部分を有する構造を図示する。 第22図は、三層のプラグ/ソケット結合部分を有する構造を図示する。 第23〜28図は、本発明にて採用される工程を図示し、第一および第二の平 表面が互いに接近移動する前に各ソケット(穴部)中にロウを付着する。好ましい態様の詳しい記述 第1図は、フリップ−チップ結合の一般的概念を単に図示するために用いるも のである。第1図は、「焦点面のアレイ、フリップ−チップIC、検出器、レー ザーおよび変換器のパッケージングにおける最新技術」を主張する会社の広告か ら転載したものである。全体の装置は、正確な像心合わせシステムおよび非接触 平行レベル化システムの両者を包含するので、非常に複雑である。第1図は、ロ ウのバンプを有する二つの表面板を単に図示するものであり、該表面板は心合わ せをしそして次に通常は熱によるロウの再流動によって相互に結合される。 下表面板20は多数の接近した端子22を有し、各端子はそれに固定されたロ ウのバンプ24を有する。上面板26は同数の近接した端子28を有し、各端子 はそれに固定されたロウのバンプ30を有する。該フリップ−チップ心合わせ結 合機の機能は、(1)該ロウのバンプ24を適合するロウのバンプ30と心合わ せして配置し、(2)二つの板20および26を相互に正確に平行化し、(3) 整合するロウのバンプを移動して同時に接合させ、そして(4)接合しているロ ウのバンプを相互に融合させることである。 第2図および第3図は、共通の譲受人の米国特許第4,912,545号から転 載したものであり、「裏面」のイルミネーションを有する光検出器のフリップ− チップ結合の採用を図示する。検出器を保持する基体32が図示されているが、 これに接合して近接した光検出器34が乗せられている。各検出器は、その上に 形成された金−ニッケル等の導電性端子、および該検出器の導電性端子上に設置 されたインジウム等の導電性ロウ材料のバンプ36を有する。 向かい側の表面38は、共通の譲受人の特許第4,525,921号、第4,5 51,629号、第4,646,128号および第4,672,737号に記述され ているように、積層ICチップを含有するモジュール40の接合面であり得る。 該表面38上に、多数の導電性ロウのバンプ42がインジウム等の材料にて形成 されている。モジュール40内の回路に連結している個々の電気リード線に電気 的に接触する各金属端子上に、各バンプが固着している。 第3図は、該フリップ−チップ結合工程が終了した後の基板32およびモジュ ール40を示す。各対の心合わせされたバンプ36および42は、互いに押圧( 融合)されて、各光検出器34およびモジュール内の相応する電子回路の間に電 気的接触を提供する。ロウバンプ36および42の融合は熱の適用によって通常 向上される。しかし場合によっては、光検出器の熱損傷の可能性があるので圧力 だけを適用し得る。 第4〜7図、共通の譲受人の特許第4,706,166号から転載されたもので あり、積層ICチップを含有するモジュール基板に乗せる工程におけるフリップ −チップ結合の採用を図示する。第4図は、多数の層48を有する完成されたモ ジュール46を示し、該層の全部または大部分はICチップである。第6図は積 層を保持する基板50を図示し、これによってモジュール46内の回路を外部の 回路と連結するのに使用される多数の導電体52が提供される。第5図は、モジ ュール46の接合面の回路54(第4図には図示されていない)を示す。 該接合面上の多数の端子56は、基板50上に配置された整合する端子58に 個々にバンプ結合するために使用される。該接合面は積層チップを相互に連結す る多数のバス60を含み、これによって緻密なメモリーパッケージが形成される 。該整合端子56および58上にロウ結合を形成した後に、心合わせしたバンプ がフリップ−チップ結合されて、第7図に図示するような組合わせパッケージが 得られる。 第8図および第9図は、フリップ−チップ結合による個々のロウバンプの通常 の誤心合わせを図示する。両図に図示するように、ロウバンプ64は上方の平表 面66に接して設けられ、ロウバンプ68は下方の平表面72上に設置された端 子70上に設けられている。第8図に示す僅かな誤心合わせは、ロウバンプ64 および68が合致されそして再流動化された後に、若干変形された第9図の融合 部分74をもたらす。 大きな誤心合わせがある場合には、電気的連結の品質は劣化され得る。更に該 結合工程の他の二目的が危うくなり得る。電気的連続性を提供する主目的のほか に、ロウバンプ結合は二つの他の重要な機能を有する。バンプ結合は、向いあう 平表面間に強い機械的連結を構成するのに用い得る。またバンプ結合は熱の流路 を提供するために採用でき、これは敏感な構成要素の過熱防止に極めて重要であ り得る。 本発明は第10図および第11図に最も単純な形態にて開示されている。上面 66には、それに接した比較的背高いロウバンプ76が形成されている。下面7 2は、穴80を除いて該下面をカバーしている誘電層78を有し、その底部には 端子70が配置されている。結合工程において、ロウバンプ76の底部分の材料 が流動化し、そして第11図に図示するように電気的接触および強い機械的結合 の両者を形成する。 第10図および第11図の態様においてロウバンプ76は、比較的高い溶融温 度を有する材料からなる上部分(すなわち基部)、および比較的低い溶融温度を 有する電導性合金からなる下部分(すなわち先端部分)を含むものとして図示さ れている。高融点および低融点の材料のこの組み合わせは、二つの目的に役立つ 。第一にロウ部分84の結合の流動化は、該構造体の感熱性要素に安全である温 度にて生起する。例えば、該基部82が156℃の融点を有するインジウムから 形成されそして該先端部分84が117℃の融点を有するインジウム/錫共融金 属から形成されている、ロウのバンプ76が使用されている。同様に重要である 第二の利点は、該先端部分84だけを再流動化するので、ロウが穴にあふれない ことである。 該ロウバンプ76が確実に端子70に到達するように、バンプ70の背高さは 穴80の深さよりも大きいのが望ましい。例えば、15ミクロンの背高さを有す るロウバンプ76と組合わせて、10ミクロンの深さを有するソケット(穴)8 0が採用される。バンプの寸法および穴の寸法の両者の比率は、円錐形状の傾向 および隣りあうバンプおよび穴の接近度によって限定される。この寸法上の問題 を部分的に克服するために、工程上の技巧を採用し得る。 各バンプ76のロウ材料の合計の体積は、ロウが拡がる穴80から該ロウが流 出しない量であることが必要である。すなわち、上方の平表面66が誘電層78 の隣りの表面に接近する際に、該ロウ材料が穴からあふれないようにする。一般 的に該ロウは、熱および圧力の組合わせのもとに流動化される。経験的に、ロウ はソケットの壁部に通常は到達しないことが判明している。結合工程中の向い合 う平表面の相対的な動きの量は2〜3ミクロンであることが好ましく、平表面6 6および層78の隣りの表面の間に僅かな間隙を残す。 第12図は、第11図と似た一般的形状における多数の心合わせをしたプラグ およびソケット(ロウバンプおよび穴)の組合わせを示す。しかし第12図にお いては、下方の平表面中の穴がロウバンプのかわりに採用された。第一(上方) の部材82は、該平表面86に接して形成された多数のロウバンプ84を有する 。第二(下方)の部材88は、該平表面に形成された多数の穴90を有する。各 穴90は、金属端子94に延長しており、そして該部材82および88が互いに 接近する際に、該穴は該バンプ84の一つと心合わせされるように配置されてい る。 該部材82および88の寸法は本発明と無関係であることが理解される。該部 材は薄層または厚いブロックであり得る。本発明の特別の利点は、正しい心合わ せが、部材の表面がバンプ結合によって相互結合される該部材のいずれかの透明 性に依存しないことである。 第13図および第14図は、第12図のプラグ/ソケットの組合わせの一つを 図示する。第12〜14図におけるロウバンプおよび穴の形状は、第10図およ び第11図に図示された形状よりも実際的である。第10〜11図では、本発明 の概念を一そう明示するために誇張されていた。第13図は心合わせ前の向い合 う平表面を図示する。該ロウバンプは二部分の構造を示し、こゝに基部96は先 端部98の材料よりも高融点の材料にて形成される。これは望ましいが必須では ない特徴であり、この構成は場合によって有用である。第14図に図示されてい るように、ロウバンプの下端部は穴90の底部にて金属端子94と連結している が、平表面86は平表面92と連結していない。この距離の差によって、該平表 面の正確な平表面および平行性の不足が確実に補償される。該ロウバンプは加熱 および加圧下に流動化されるので、該材料は該穴90中に残存する。前記のよう に、該表面86および92の間の距離の約2分の1がロウ結合の終了後に残存す る。 部分的に溶融しそして次に固化した多数のロウの連結によって形成された結合 の強度によって、該部材82および88を極めて確実に相互保持できることが、 実験的に実証された。該ロウバンプおよび合致する穴を形成する方法は当然重要 である。平表面に接する多数のロウバンプを形成することは、一般的な実施態様 であった。共通の譲受人の米国特許第5,104,820号は(第12欄にて)、 リトグラフ法を用いる可能な任意態様を検討している。このような方法は、ロウ のバンプを配置する正確な位置を調整するためにフォトレジスト材料を使用する ことに関与する。二つの変形、すなわち(1)エッチングによる輪郭形成法およ び(2)持ち上げ法(lift−off)が検討されている。後者が一般的に好 ましい。広義には該持ち上げ法は、(a)フォトレジストによって該表面をカバ ーする工程、(b)金属化用模様を提供するために該フォトレジストをマスクす る工程、(c)露光されたフォトレジストを現像する工程、(d)所望の金属化 模様を提供する処理される平面の部分を露出するために、露光されたフォトレジ ストを溶解する工程、(e)該表面全体に金属を適用する工程、および(f)残 存するフォトレジストを溶解して金属化模様に含存されない金属を該溶解にとも なって除く工程を含む。減圧堆積の形式であるスパタリング法および蒸着法が、 ホトレジストによって輪郭形成された位置にロウのバンプを形成するために、金 属を適用する可能な二つの方法である。スパタリング法は種々の他の金属化方法 に好ましい方法であったが、本発明では蒸着法がより良好に役立つ。蒸着法の採 用には、いくつかの理由がある。その一つは、蒸着法は低温度にて達成可能であ り、従って近辺の感熱性要素に対する危険が回避される。蒸着法の第二の利点は 、より速い速度にて金属の付着が提供されることであり、これによって所定の直 径にてより背高いロウのバンプの形成が可能となる。第三の利点は、「ペナンブ ラ(penunlbra)」すなわち各ロウバンプの底端部における皿状の拡大 が、スパタリング法よりも形成されない傾向のあることである。 第15図は共通の譲受人の米国特許第4,912,545号から転載されたもの であり、蒸着法によるロウの付着用の装置を図示する。ベル形のジャー100に よって真空室が提供される。該ベル形ジャーの底部の内部そして近辺にある金属 製の「ボート」102は、インジウム等のロウ材料103を収容している。該ボ ート102を加熱すると、該ロウ材料が気化されそしてベル形ジャー100中に て上方向に流れる。脱気された室の頂部近辺に基体104が保持されている。該 基体は本発明では、第12図の上方部材82であり得る。該基体はフォトレジス ト材料の層106にてカバーされており、窓108がロウのバンプを配置するた めに形成される。気化されたロウ材料は、フォトレジスト層全体にわたって、な らびに窓108中に堆積される。基板104をベル形ジャーから取出した後にそ して該フォトレジスト材料を溶解した後に、適当に配置されたロウのバンプが該 基板に接して残存する。 ロウのバンプを案内するのに用いられる穴もしくはソケットの形成は複雑かつ 新規な工程を必要とする。種々の試行が検討されてきた。該穴が形成される材料 の選定が、有意義な決定事項である。光規定性のポリイミド材料、例えばTor ray Industries社の材料UR−3140を使用することが、現在 好ましい。使用し得る他の材料にはフォトレジスト、エポキシ、およびロウのマ スク等がある。ソケットを提供するために使用される材料は、回転塗布した粘性 の硬化性液体として、または連結性のフィルム状の層として、該表面に適用でき る。 現在において好ましいポリイミド材料は、液状にて適用されそして下の表面上 に回転塗布されて、非流動性材料の未硬化層を形成する。該ポリイミド材料は、 必要な厚さに容易に形成できる利点を有する。該ポリイミドを回転処理する前に 、該ポリイミドの下方となる固体表面上に間隔を設けた端子が形成される。二つ の向い合う平表面のどちらにプラグを設け、そしてどちらにソケットを設けるか は、これらの相対的な感熱性によって決定し得る。イミド化といわれるポリイミ ド材料の最終的固化(硬化)は、約250℃の温度までの加熱を必要とする。向 い合う平表面の一つが光検出器アレイを有する場合には、イミド化用の加熱によ って要素の危険性が少ない向い合う他の表面上にポリイミド層を形成すべきであ る。第2図および第3図において部材40が積層ICチップを含有するモジュー ルである場合、部材40の上表面にポリイミド層を形成するであろう。多くの場 合向い合う表面のどちらも、該ポリイミド層を受入れるのに適当である。 第16図および第17図はポリイミド層を形成する概念を図示する。すなわち 、該平表面上の中央の位置に該材料を液状にて適用し、そして次に回転法によっ て該材料を広げてそして部分的に乾燥して、ポリイミド層を形成する。第16図 および第17図に図示される下層となる平表面は、積層ICチップ116を含有 するモジュール114の処理される平面112である。適当な金属化工程を採用 した後に、処理される該平面は金属端子118の二次元的アレイを有する。各端 子は多数の平行な埋設IC回路の一つから来る電気リード線の端部と連結してお り、そして各端子は他の全端子118と絶縁されている。 第16図に示すように、回転機122中に形成された凹部120中に該モジュ ール114が設置される。第17図に示すように、軸124の回転によって回転 機122が迅速に回転される。モジュール114の処理される露出した平面11 2上に液状の「ポリイミド」材料126がはじめに滴下され、そして次に回転を 開始する。回転機122の迅速な回転によって、処理される該平面および該金属 端子118上に、粘性の該液体材料が均一に拡げられる。「ポリイミド」材料の 充分な層が回転塗布されて、所望の厚さ、例えば10ミクロンの誘電層128( 第19図を参照)が形成される。 ポリイミド層七に使用される本願で好ましい光リトグラフ法は、金属パッド1 18上の光を遮るが他では光を遮らないマスクを含む。マスクの上方から当てら れた、高度に平行化された紫外光は、金属パッドが位置する領域以外の光−規定 性“ポリイミド”材料を部分的に硬化させる。引続き、ユニットを溶媒に浸すと 溶媒は未硬化ボリイミド材料を洗い流し、金属パッドを露出させる。これは“ネ ガ”光リトグラフ法であり、ここで露光された領域はその後の材料除去から保護 され、“ポジ”光リトグラフ法から区別されることに注意されたい。“ポジ”光 リトグラフ法においては、露光領域は分解されて、その後の材料除去を許容する 。また、不必要なポリイミド材料の除去は溶媒によって成され、このことはフォ トレジスト除去に使用される方法とは異なる方法であることにも注意されたい。 以下に、“ポリイミド”材料の層への化学的作用を更に詳しく説明する。感光 性“ポリイミド”溶液は、光反応性アミンと光重合開始剤とをポリアミド酸に加 えたものから成る。UV光に露光すると、光誘発再編成が生じ、現像剤に不溶性 の酸−アミンイオン結合が形成される。適した現像剤(溶剤)はトーレ インダ ストリーズ(Torray Industries)材料DV−505である。 第18〜20図は、金属パッド118に導くソケットを形成するために使用さ れる工程を例示する。各金属パッドは、隣接するICチップ間にある多くのリー ド線の一つとして形成されたリード線130に電気的に接続されていることに注 意されたい。第18図は、ポリイミド層128の上部表面136に設けられたマ スク134を示す。第19図で矢印は、マスク134を通って層128に向けら れた光線を示す。光は端子118の真上の位置以外の全表面136に達する。現 像剤を適用すると、端子118の真上の部分以外は、層128中の材料は不溶性 である。現像剤は未保護部分を除去し、それにより第20図のソケット140を 形成する。ソケット140は対向平表面上のロウのバンプを受け入れるのに適合 する。ソケット140を形成するために他の方法、例えばプラズマエッチング又 はレーザー切除法、を用いることができる。これらの方法のいずれも一層ほぼ垂 直なソケット側面を与えるのを可能にするであろう。 ロウのバンプ(又はプラグ)とそれらの整合する穴(又はソケット)を合わせ る準備ができた時に、対向する平表面上の適当な心合わせマスクを(もし入手可 能ならば)微細に心合わせしてもよい。二つの平表面を係合するまで互いに動か す。プラグがソケット内に入らない場合は、平表面の一方を僅かに水平方向に移 動して、最終の心合わせを行うが、これは二つの平表面が“ロック”した時に達 成され、従って二つの平表面はもはや、水平方向に相対的に移動不可能となる。 明らかに本発明は、従来のフリップ−チップ結合技術を大きく改良する。ロウ のバンプとそれらに整合する端子との適正な心合わせが保証される。複雑な心合 わせ機構は必要でない。そして更に非常に重要な利点は、プラグ−ソケット技術 を使用して、同じ最終構造体中の複数個の位置に面−面結合を与えることができ ることである。透明な層が心合わせの目的で必要とされないので、このことは本 当である。 後者の利点は第21および22図に例示される。第21図は二つのプラグ−ソ ケット結合領域を有する構造を示し;そして第22図は三つのプラグ−ソケット 結合領域を有する構造を示す。第21図で、プレート142は二次元光検出器ア レイを与える。各光検出器はプレート142の下部側面上に形成された別個のロ ウのバンプ144に連結されている。各ロウのバンプ144は穿孔された誘電層 148内に形成された穴146と心合わせされ、該誘電層は多数個の積層ICチ ップ152を有するモジュール150の接近面上に形成される。ロウのバンプ1 44と穴146とのプラグ−ソケット組合わせが結合されると、各光検出器から それと関連するIC回路に平行な電気的接続が与えられる。ロウ付け接合はまた 、プレート142とモジュール150とをしっかり結ぶ。 別のプラグ−ソケット組合わせが、モジュール150の裏面(図面では下側端 154)を支持用基板156に結合するために使用され、該基板は外部回路に連 結される導電体158を支える。ソケットはモジュール150の裏面又は基板1 56の表面のいずれかの上に形成することができる。図面では、ロウのバンプ1 60が基板156上に設けられ;そして整合する穴が、モジュール150の裏面 に形成された誘電材料の層内に形成されている。図中のロウのバンプ160の規 則的間隔は実際の構造体に現実的でない。何故なら、裏面端子はチップセレクト ポートおよびモジュール150の層に垂直に走る母線により決定される位置にあ るからである。しかしながら、電気的接続としては必要でない追加のロウのバン プを含ませて、より大きい機械的強度とより良い熱伝導性を与えてもよい。 第22図は、プラグ−ソケット平面結合の更に印象的な結果を略式に示し、共 通の譲受人の1991年2月6日出願の米国出願S/N651,477に開示さ れたタイプの神経網ハードウェアに適した構造となる。光検出器板164は、ロ ウのバンプおよび整合した穴により、積層チップモジュール166に結合するの に適している。モジュール166は次に、ロウのバンプおよび整合する穴により 、別の積層チップモジュール168に結合するのに適している。モジュール16 6のICチップ層170はモジュール168のICチップ層172の面に直角の 面内に延びていることに注意されたい。モジュール168は、ロウのバンプおよ び整合した穴により、支持用基板174に結合するのに適している。 前に述べたように、光規定性ポリイミド材料はソケット付与層に好ましい材料 と考えられる。フォトレジスト材料は更に明白な選択であろう。そして事実、出 願人の最初の選択であった。しかしながら、ポリイミド材料はある大きな利点が ある。それは丈夫な材料であり、そして高温に耐えることができる。それは、穴 が形成された後、硬化される(イミド化される)特別の特徴があり、そのために 最終層は損傷に対して非常に耐性である。 しかしながら、ある条件下では、完全に除去可能な層、例えばフォトレジスト 層、が好ましいこともある。ロウ付け後にソケット付与層全体を除去して、ロウ 付け結合の周りの間隙に別の材料の層を注入するのが望ましい場合がそうであろ う。例えば、アルファ粒子バリヤ層が二つの対向平表面の間に望ましいかもしれ ない。ある種のセラミック基板がかかるバリヤ層を望ましいものとし得る。かか る状況においては、一つの材料が穴の位置にあるフォトレジストを溶解しそして 除去するのに使用され;そして第2の材料がロウ付け後に残ったフォトレジスト 層を溶解しそして除去するのに使用されるであろう。その後、バリヤ材料は対向 平表面間の間隙に流入されるであろう。 第23〜28図は前の図面に開示されたロウ付け法の変形法に関する。かなり の数の状況において、ロウプラグをソケットに挿入する前に、各ソケット内に少 量のロウを置くことが望ましいか、或いは必要でさえある。この追加物について は、少なくとも三つの理由がある。一つは、いくつかの状況で低温加工の要求を 満たすためである。高温の回避はセンサー、例えば光検出器、の近傍において必 要であり得る。低温溶融のロウをICチップ積層体の接近面上のソケットに置く ことにより、光検出器のアレイを接近面に、低温ロウ溶融法を用いて付けること が可能である。ある場合には、いかなる加熱も避けること、即ち“冷間溶接”と 呼ばれる方法を用いること、が望ましいであろう。これを実行可能にするために 、ソケット内へのロウの付着が、ロウを流動させるために高温を必要としてはな らない。ロウは真空付着法によって両方の平表面上に置かれるが、この方法は夫 々の平表面において僅かな温度上昇だけで又は温度上昇なしで遂行することがで きる。 ソケット内にロウを置く第2の理由は、ソケットの底部における端子の金相学 から導かれる。端子は通常、ニッケルのような酸化性金属から形成される。端子 金属の酸化を防止するために、特に加熱を含む工程中の酸化を防止するために、 各端子を非常に薄い金の層で覆うのが普通である。ある種のタイプのロウは、金 をロウ内に溶融させ、実際にロウ−ニッケル接点を与える。 いくらかのロウをソケット内に設ける別の利点は、対向表面上のロウバンプの 高さを減少させることができることである。縦横比効果のため、低いロウバンプ は小さいバンプ基部直径、即ち対向表面と係合する直径、を可能にする。そして かかる直径の減少は、ロウバンプから他のバンプへの所定の中心−中心距離につ いて、ロウバンプ間の間隔を増大させる。 第23図は、チップの積層体の接近面の一部分の、該面上の電気リード線を明 らかにした(即ち、露出させた)後の状態を示す。三つのシリコンICチップ2 00が示され、隣接チップ間に二つの接着線202があり、そして該接着線内に 複数個の露出された電気リード線204があり、従ってシリコンから絶縁される 。不動態化層206がチップ200の接近面端部を覆う。接着線202の不動態 化層206の頂部への延長部は、共通の譲受人の特許におけるいくつかの従来の 開示とは異なる。この相違は、不動態化を適用する前にシリコンを接近面から除 去するために、湿式エッチングを用いていることによる。接着剤又は電気リード 線 のいずれも腐食することなくシリコン材料を所望量除去する湿った腐食酸を使用 し得る。以前の方法においては、プラズマエッチングが用いられたが、その方法 はシリコンと接着剤との両方を除去し、リード線突起のみを残した。 第24図は、金属端子パッド208を各電気リード線の頂点上に形成した後の 同じ構造体を示す。前に述べたように、端子パッド208は、薄い金の保護層で 覆われたニッケル又はニッケル合金から形成し得る。端子パッド208は夫々、 ほぼ50ミクロンの直径を有し得る。 本願の方法の従来の方法に優る一つの利点は、接近面上の種々の位置に種々の サイズの端子パッドを使用できることである。かかる変形は、種々の位置におい て異なる電流の要求があった場合に有用であろう。 第25図は、誘電材料の第2層210が付着され、そしてソケット(穴)21 2が層210内に形成されて端子パッド208が露出した後の接近面を示す。工 程のこの部分は、誘電材料の付着およびソケット形成のための光リトグラフ法の 使用に関連して本願で既に記載した段階と一致するであろう。図示の通り、ソケ ット212は端子パッド208よりも幾分大きい。即ち、ソケットはほぼ75ミ クロンの直径であり得る。 ロウ材料のソケット212内への付着は、別の光リトグラフ法、次いでロウ材 料の真空付着により達成されるであろう。ポリイミド層210の硬化は高温の使 用を必要とし、そのことは、ロウが既に端子パッド208上に置かれていると、 ロウを酸化するであろう。フォトレジスト材料の層が接近平表面全体の頂部に形 成され、それは端子208を含めて第25図に見られる。次に、フォトレジスト 内の端子の真上に穴をあけるために光リトグラフ法が用いられる。真空付着、例 えば蒸着又はスパタリング、が、小さいロウバンプを端子パッドと係合するソケ ットの内側に形成するのに用いられる。その後、フォトレジスト材料は持ち上げ (lift off)段階により除去される。 第26図は、端子パッド208と係合しているソケット212内に置かれた小 さいロウのバンプ214を示す。ロウのバンプ214は僅か2〜3ミクロンの厚 さであるのが好ましい。残りの第27および28図に示される段階は、第10〜 14図に示された前述の段階に対応する。上側表面86aは、その上に形成され た多数個の高いロウのバンプ84aを有する。隣接する下側表面はソケット21 2を有し、その中で小さいロウのバンプ214が端子パッド208と結合されて いる。二つの表面は互いに動かされる。ロウのバンプ84aがソケット212に 入ると、ロウ結合の適正な心合わせが確実になる。次にロウのバンプ84aは、 第28図に示されるように、小さいロウのバンプ214と係合される。次にロウ は流動化されて、隣接表面間に電気的端子の位置で電気的および機械的相互結合 を与え、そして機械的理由により必要な場合は追加の位置で、これらの相互結合 を与える。 前記の記述から、本願に開示された方法および製品は、明細書の序文の部分に 要約した著しい機能上の利益を与えることが明らかであろう。 下記の請求の範囲は、開示された特定の態様を保護するためだけでなく、ここ に説明された発明の概念を従来技術によって許される最大の範囲と広さをもって 保護することを目的としたものである。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),JP (72)発明者 ミナハン,ジョセフ,エー. アメリカ合衆国 93063 カリフォルニア シミ ヴァリー,イー.ピッツマン ス トリート 5639

Claims (1)

  1. 【特許請求の範囲】 1.第1および第2の向い合う平表面間の複数個の電気信号経路を連結する方法 であって、該平表面の各々は他方の表面上の端子と心合わせされた位置にある複 数個の端子を有する方法において、下記を特徴とする方法: 第1の向い合う平表面上に、該表面上の端子の一つと電気的に接続したロウの バンプを形成し; 第2の向い合う平表面に透過性材料の層を適用し; 該ロウのバンプの一つに心合わせされそして該透過性材料の層を貫通して延び て第2の向い合う平表面上の端子を露出させるような穴を複数個、該透過性材料 の層中に形成し; 第1および第2の向い合う平表面を互いに、第1平表面上の各該ロウのバンプ が該透過性層中の穴を貫通して延びて第2の平表面上の端子と係合するまで動か し; 該ロウのバンプと第2平表面上の対応する端子との心合わせを、該ロウのバン プを対応する穴へ入れることによって行い;そして 該ロウのバンプに、第1および第2の向い合う平表面上の心合わせされた端子 の間のロウ付け結合を生じさせる。 2.穴内に位置する小さいロウのバンプを形成しそして第2平表面上の対応する 端子を係合させて、第1表面上のロウのバンプと第2表面上の端子との間の結合 を容易にする工程を含む、請求の範囲1記載の方法。 3.ロウのバンプが第1および第2の向い合う平表面間に機械的結合を形成する 、請求の範囲1記載の方法。 4.マスク中の開口部に光を貫通させて、透過性材料中の所望の位置に穴を形成 するための透過性材料の層を製造する、請求の範囲1記載の方法。 5.透過性材料の層が光規定性ポリイミド材料である、請求の範囲4記載の方法 。 6.穴の形成後に残るポリイミド材料が、適当な温度へ加熱するとイミド化され て更に固化する、請求の範囲5記載の方法。 7.ポリイミド材料を粘性液体として第2平表面上に置くことにより、該材料の 層を初めに第2平表面に設け、そして次に該表面を回転させて、ポリイミド材料 を拡げそして初期固化させる、請求の範囲5記載の方法。 8.第1および第2の向い合う平表面間の局部的な距離の変動を補うために、各 ロウのバンプの高さがそれに心合わせされる穴の深さよりも大きい、請求の範囲 1記載の方法。 9.第1および第2平表面が互いに動かされる時の移動距離が、ロウのバンプの 高さと穴の深さとの差よりも小さい、請求の範囲8記載の方法。 10.機械的結合の強度を増大させるために、第1および第2の対向平表面間に 追加のロウのバンプが結合される、請求の範囲3記載の方法。 11.ロウバンプ結合が生じた後に透過性材料の層を除く工程を含む、請求の範 囲1記載の方法。 12.透過性材料の初期層が除去された後、対向平表面間に異なる材料の層を注 入する工程を含む、請求の範囲11記載の方法。 13.ロウのバンプの各々を、基部が高融点材料で構成されそして先端部が低融 点材料で構成されるように形成する、請求の範囲1記載の方法。 14.ロウのバンプの量が該ロウバンプを囲む穴を満たすに不十分な量である、 請求の範囲1記載の方法。 15.下記を特徴とする、多数個の平行な電気的結合を与える方法: (a)複数個の導電性端子と、(b)該端子の一つに夫々が連結した複数個の 導電性プラグと、を有する第1平表面を形成し; (a)第1平表面上の端子と向い合う複数個の導電性端子と、(b)第1平表 面上の対応するプラグを受け入れそして第1平表面のプラグと対応する第2平表 面の端子との係合を確実にするための複数個のソケットと、を有する第2平表面 を形成し; 第1および第2の平表面を動かして、プラグを対応する案内用ソケットに入ら せ;そして その後にプラグを第2平表面の端子と結合させる。 16.プラグが第1および第2平表面間の有効な機械的結合を与えるようにされ る、請求の範囲15記載の方法。 17.第2の平表面がICチップの積層体の接合面であり、該チップは該接合面 に垂直な平面内に拡がる層を構成する、請求の範囲15記載の方法。 18.第2平表面上に誘電材料の層を形成し;そして ソケットを与えるために、誘電材料を貫通して延びる穴をあける; 工程を含む、請求の範囲15記載の方法。 19.高融点基部と低融点先端部とを組合わせて、夫々が導電性のプラグを構成 することを含む、請求の範囲15記載の方法。 20.第1表面上のプラグと第2表面上の端子との結合を容易にするために、夫 々のソケット内に少量の結合材料を置きそして第2表面上の対応する端子を係合 させることを含む、請求の範囲15記載の方法。
JP6509240A 1992-10-02 1993-09-27 高密度の平行なロウバンプ結合の形成法 Pending JPH08507409A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US95546192A 1992-10-02 1992-10-02
US07/955,461 1993-09-13
US08/120,675 US5406701A (en) 1992-10-02 1993-09-13 Fabrication of dense parallel solder bump connections
US08/120,675 1993-09-13
PCT/US1993/009190 WO1994008442A1 (en) 1992-10-02 1993-09-27 Fabrication of dense parallel solder bump connections

Publications (1)

Publication Number Publication Date
JPH08507409A true JPH08507409A (ja) 1996-08-06

Family

ID=26818636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6509240A Pending JPH08507409A (ja) 1992-10-02 1993-09-27 高密度の平行なロウバンプ結合の形成法

Country Status (4)

Country Link
US (1) US5406701A (ja)
EP (1) EP0663140A4 (ja)
JP (1) JPH08507409A (ja)
WO (1) WO1994008442A1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
US5861663A (en) * 1994-12-27 1999-01-19 International Business Machines Corporation Column grid array or ball grid array pad on via
US5985692A (en) * 1995-06-07 1999-11-16 Microunit Systems Engineering, Inc. Process for flip-chip bonding a semiconductor die having gold bump electrodes
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5793116A (en) * 1996-05-29 1998-08-11 Mcnc Microelectronic packaging using arched solder columns
DE19640213C1 (de) * 1996-09-30 1998-03-05 Siemens Ag Speicheranordnung mit selbstjustierender nicht integrierter Kondensatoranordnung
EP0841840A1 (en) * 1996-11-12 1998-05-13 Hewlett-Packard Company Method for the manufacture of micro solder bumps on copper pads
SE9604678L (sv) 1996-12-19 1998-06-20 Ericsson Telefon Ab L M Bulor i spår för elastisk lokalisering
CN1201364A (zh) 1997-04-04 1998-12-09 太阳诱电株式会社 电路组件的制造方法及其装置
US5990472A (en) * 1997-09-29 1999-11-23 Mcnc Microelectronic radiation detectors for detecting and emitting radiation signals
US6121679A (en) * 1998-03-10 2000-09-19 Luvara; John J. Structure for printed circuit design
US6310303B1 (en) 1998-03-10 2001-10-30 John J. Luvara Structure for printed circuit design
US6191487B1 (en) 1998-04-23 2001-02-20 Minco Technology Labs, Inc. Semiconductor and flip chip packages and method having a back-side connection
US6172414B1 (en) * 1998-04-28 2001-01-09 Trw Inc. Apparatus and method for snap-on thermo-compression bonding
US5965945A (en) * 1998-11-12 1999-10-12 Advanced Micro Devices, Inc. Graded PB for C4 pump technology
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Necエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6533391B1 (en) * 2000-10-24 2003-03-18 Hewlett-Packard Development Company, Llp Self-aligned modules for a page wide printhead
DE60108413T2 (de) * 2000-11-10 2005-06-02 Unitive Electronics, Inc. Verfahren zum positionieren von komponenten mit hilfe flüssiger antriebsmittel und strukturen hierfür
US6863209B2 (en) 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
EP1219565A1 (en) * 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Process for manufacturing integrated devices having connections on separate wafers and stacking the same
EP1472730A4 (en) * 2002-01-16 2010-04-14 Mann Alfred E Found Scient Res SPACE-SAVING CAPSULATION OF ELECTRONIC CIRCUITS
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US6960828B2 (en) * 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US6860741B2 (en) 2002-07-30 2005-03-01 Avx Corporation Apparatus and methods for retaining and placing electrical components
US6928727B2 (en) * 2002-07-30 2005-08-16 Avx Corporation Apparatus and method for making electrical connectors
US6851954B2 (en) 2002-07-30 2005-02-08 Avx Corporation Electrical connectors and electrical components
WO2004038798A2 (en) 2002-10-22 2004-05-06 Unitive International Limited Stacked electronic structures including offset substrates
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
US7358174B2 (en) 2004-04-13 2008-04-15 Amkor Technology, Inc. Methods of forming solder bumps on exposed metal pads
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
SG136004A1 (en) * 2006-03-27 2007-10-29 Micron Techonology Inc Semiconductor constructions having interconnect structures, methods of forming interconnect structures, and methods of forming semiconductor constructions
DE102009060217B3 (de) 2009-12-23 2011-06-22 Pyreos Ltd. Verfahren zum Herstellen eines Infrarotlichtdetektors
JP5834461B2 (ja) * 2011-04-14 2015-12-24 日本電気株式会社 半導体レーザモジュール及びその製造方法
KR101774938B1 (ko) 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
JP6515724B2 (ja) * 2015-07-31 2019-05-22 富士通株式会社 半導体装置
US11121302B2 (en) 2018-10-11 2021-09-14 SeeQC, Inc. System and method for superconducting multi-chip module
US11165010B2 (en) * 2019-02-11 2021-11-02 International Business Machines Corporation Cold-welded flip chip interconnect structure
WO2020264037A1 (en) * 2019-06-26 2020-12-30 Flir Commercial Systems, Inc. Semiconductor device interconnection systems and methods

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1483574A (ja) * 1965-06-24 1967-09-06
US3436818A (en) * 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
US3486223A (en) * 1967-04-27 1969-12-30 Philco Ford Corp Solder bonding
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
JPS63229726A (ja) * 1987-03-18 1988-09-26 Nec Corp 混成集積回路装置
US4912545A (en) * 1987-09-16 1990-03-27 Irvine Sensors Corporation Bonding of aligned conductive bumps on adjacent surfaces
JPH0666358B2 (ja) * 1989-01-03 1994-08-24 モトローラ・インコーポレーテッド 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5007163A (en) * 1990-04-18 1991-04-16 International Business Machines Corporation Non-destructure method of performing electrical burn-in testing of semiconductor chips
US5086558A (en) * 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
JPH04162587A (ja) * 1990-10-25 1992-06-08 Nec Corp 電子部品の半田付け方法
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders

Also Published As

Publication number Publication date
WO1994008442A1 (en) 1994-04-14
EP0663140A1 (en) 1995-07-19
EP0663140A4 (en) 1997-08-27
US5406701A (en) 1995-04-18

Similar Documents

Publication Publication Date Title
JPH08507409A (ja) 高密度の平行なロウバンプ結合の形成法
KR102575949B1 (ko) 웨이퍼-스택 상의 연장된 밀봉링 구조체
JP3554695B2 (ja) 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法
US5196371A (en) Flip chip bonding method using electrically conductive polymer bumps
KR101237172B1 (ko) 범프-온-리드 플립 칩 인터커넥션
US5879761A (en) Method for forming electrically conductive polymer interconnects on electrical substrates
KR100290193B1 (ko) 반도체장치및그제조방법
US5506383A (en) Wafer scale multi-chip module
JP2007516602A (ja) 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
TWI856619B (zh) 多晶片封裝方法
US5923955A (en) Fine flip chip interconnection
CN103703541B (zh) 测试倒装芯片组合件背景中的集成电路的技术和结构
US6323434B1 (en) Circuit board and production method thereof
EP0714553B1 (en) Method of forming electrically conductive polymer interconnects on electrical substrates
TW202349590A (zh) 積體電路封裝的形成方法
CN116469860A (zh) 电子封装件及其制法
KR20220034596A (ko) 반도체 패키지
KR102952841B1 (ko) 솔더 범프 형성 방법 및 이를 이용한 공간 변환기
JP3397955B2 (ja) ハンダバンプ形成方法、ハンダバンプを用いた基板接続方法及びその取外し方法
CN113437043B (zh) 半导体结构及其形成方法
JP2001237261A (ja) 半導体装置およびその製造方法
JPH02183537A (ja) 半導体チップの実装方法
JPS63310128A (ja) ベアチップ実装基板及びベアチップ実装方法