JPH0851388A - 高速係数更新取扱いを有する等化装置 - Google Patents

高速係数更新取扱いを有する等化装置

Info

Publication number
JPH0851388A
JPH0851388A JP7023468A JP2346895A JPH0851388A JP H0851388 A JPH0851388 A JP H0851388A JP 7023468 A JP7023468 A JP 7023468A JP 2346895 A JP2346895 A JP 2346895A JP H0851388 A JPH0851388 A JP H0851388A
Authority
JP
Japan
Prior art keywords
error
signal
data samples
filter
data sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7023468A
Other languages
English (en)
Inventor
Young-Sang Kim
榮祥 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WiniaDaewoo Co Ltd
Original Assignee
Daewoo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daewoo Electronics Co Ltd filed Critical Daewoo Electronics Co Ltd
Publication of JPH0851388A publication Critical patent/JPH0851388A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211—Ghost signal cancellation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H04L25/0305—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure using blind adaptation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Picture Signal Circuits (AREA)
  • Details Of Television Systems (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 高速な係数更新取扱いが可能な等化装置を提
供する。 【構成】 等化装置内の更新回路は、データサンプルを
格納すると共に桁送りして１セットのデータサンプルを
提供する桁送りレジスタ３１と、前記データサンプルに
エラー信号を乗じて、１セットのエラー加重データサン
プルを提供する乗算器３２と、第１及び第２制御信号に
応答して、第１及び第２セットのスケール済みのエラー
加重データサンプルを発生するスケーリング回路と、更
新済みのフィルター計数のセットを発生する加算器３４
と、更新済みのフィルター計数のセットを加算器への以
前のフィルター計数のセットとして格納するFIFOバッフ
ァ３５と、フィルター出力信号の平均２乗エラーが予め
定められた臨界値と比較して、第１及び第２制御信号を
発生する制御手段とを含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高精細度テレビジョン
信号受信システムで用いられる等化装置に関し、特に高
速係数更新取扱いを提供しうる向上の等化装置に関す
る。
【０００２】
【従来の技術】HDTVシステムにおけるテレビジョン信号
などは、テレビジョン信号伝送源からラジオチャネルを
通してHDTV信号受信端へ伝送される。伝送チャネルを通
したテレビジョン信号などの伝送に係わった固有の問題
の１つは、チャネル歪みと付加雑音などが、例えば伝送
されたテレビジョン信号内に含まれたデータシンボルな
どを歪ませることによって、HDTV信号受信システムが受
信されたシンボルレベルなどを判断する性能を悪化させ
る。このような問題を解決するために、一般的なHDTV信
号受信システムはチャネル適応的等化器を備えている。
【０００３】このような従来技術のチャネル適応的等化
器はフィルタリングデバイスを備えることによって、例
えば伝送チャネルの時間による応答に左右される周波数
から発生される増幅及び位相歪みを受信信号から除去し
て、改善されたシンボル判断力を提供する。特に、チャ
ネル適応的等化器は伝送チャネルの伝送関数をエミュレ
ートし、受信信号に対する伝送関数の逆関数を提供する
ことによって歪み効果を校正する。
【０００４】HDTV信号受信システムで用いられる等化装
置の１つは、Samir N.Hulyalkarらの「Adavanced Digit
al HDTV Transmission System for Terrestrial Video
Simulcasting」,IEEE Journal on Selected Areas in C
ommunications,11,No,1.119-125頁(1993年1月)に開示さ
れており、これは、いわゆるタップ係数(tap coefficie
nts)と呼ばれる多数の等化係数を有する有限インパルス
応答フィルターとトレーニングシーケンスを用いる必要
がない自己調節が可能な係数更新モジュールを含む。こ
の係数更新モジュールは、ブラインドモードと、直接判
断モードとの２つのステップで取り扱われる。ブライン
ドモードに於てフィルター係数などは公知の非線形関数
を採用して算出された粗いエラー信号に応答して、それ
らの初期値まで粗く調整される。直接判断モードに於て
フィルター係数は公知の判断関数を用いて算出された判
断エラー信号を用いて、それらの最適値まで最終的に更
新される。
【０００５】しかし、更新されるフィルター係数が単一
の取扱いデバイスを用いて繰り返しに算出、更新される
ので、このような等化装置は更新済みの係数を得るため
の多くの計算時間を要する。
【０００６】
【発明が解決しようとする課題】従って、本発明の主な
目的は高速係数更新取扱いが可能な改善の等化装置を提
供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、テレビジョン信号の受信システムで
用いるものであって、フィルタリング済みの出力信号を
生成するように、伝送チャネルにおける元の信号から歪
んだ受信テレビジョン信号を等化するためのフィルター
係数のセットを有して、該受信テレビジョン信号は多数
のデータサンプルを備えて、該フィルタリング済みの出
力信号はその対応する多数のフィルター出力データサン
プルを有する等化フィルターと、前記フィルタリング済
みの出力信号に応答して、エラー値のセットを格納する
と共に前記フィルタリング済みの出力データサンプルに
対応するエラー信号を生成するエラー信号生成手段と、
前記データサンプル及びエラー信号に応答して、更新済
みのフィルター係数のセットを等化フィルターへのフィ
ルター係数のセットとして生成する更新回路とを備える
等化装置に於て、前記更新回路は、前記データサンプル
を格納すると共に桁送り、１セットのデータサンプルを
提供する桁送りレジスタと、前記１セットのデータサン
プルにエラー信号を乗じて、１セットのエラー加重デー
タサンプルを提供する乗算器と、第１制御信号に応答し
て、第１スケール値で前記エラー加重データサンプルの
セットをスケールダウン(scale down)して、第１セット
のスケール済みのエラー加重データサンプルを発生する
と共に、第２制御信号に応答して、前記エラー加重デー
タサンプルのセットを第２スケール値でスケールダウン
して、第２セットのスケール済みのエラー加重データサ
ンプルを発生するスケーリング回路と、前記第１または
第２セットのスケール済みのエラー加重データサンプル
を以前のフィルター計数のセットに加算して、更新回路
の出力として更新済みのフィルター計数のセットを発生
する加算手段と、前記更新済みのフィルター計数のセッ
トを前記加算手段への前記以前のフィルター計数のセッ
トとして格納するFIFOバッファ手段と、前記フィルター
出力信号の平均２乗エラーが予め定められた臨界値と同
じであるかまたは小さい場合、第２制御信号を発生し、
また平均２乗エラーが予め定められた値より大きい場
合、第１制御信号を発生する制御手段とを含む。
【０００８】
【実施例】以下、本発明の等化装置について添付の図面
を参照してより詳しく説明する。
【０００９】図１には、本発明による等化装置が示され
ている。この等化装置はフィルター係数のセットを有す
る等化フィルター回路10と、該フィルター係数のセット
を更新する係数更新モジュール20とを含む。
【００１０】受信テレビジョン信号は、公知のサンプリ
ング回路により多数のデータサンプリングにサンプリン
グされて、等化フィルター回路10及び後記する係数更新
モジュールに連続的に供給される。等化フィルター回路
10は有限インパルス応答(finite impulse response;FI
R)フィルターからなり、伝送チャネルから受信されたそ
のテレビジョン信号は、フィルタリング済みの信号を生
成するようにテレビジョン信号に含まれているフィルタ
ー係数のセットを用いて、FIRフィルターでフィルタリ
ングされると共に等化される。そのフィルタリング済み
の信号は対応する多数のフィルタリング済みのデータサ
ンプルを含み、そのフィルタリング済みのデータサンプ
ルは連続的に係数更新モジュール及び次のプロセッサ、
例えばデコーダ(図示せず)へ供給される。
【００１１】受信テレビジョン信号y(n)は、等化装置へ
供給されて等化フィルター10によりフィルタリングされ
て、伝送チャネル(図示せず)で歪んだ受信テレビジョン
信号y(n)が校正され、伝送前に歪んでいない元のテレビ
ジョン信号に近接した等化済みのテレビジョン信号とし
てフィルタリング済みの信号として出力される。
【００１２】公知のように、等化フィルター回路10から
のフィルタリング済みの信号(Z(n))は（１）式のように
表現される。
【００１３】
【数１】
【００１４】ここで、Wiは等化フィルターへのベクトル
またはフィルター係数で、Mはフィルターセルの数を表
す正の整数である。
【００１５】フィルター係数のセットW(n)は、等化済み
のテレビジョン信号が得られるまで係数更新モジュール
により連続して更新され、（２）式のように表現され
る。
【００１６】
【数２】W(n+1)=W(n)+μY(n)e(n) …(2)
【００１７】ここで、μは、Y(n)は受信されたデータサ
ンプルのベクトルで、スケールフィルターを表す小さい
数で、例えば２-10または２-12、e(n)はエラー信号であ
る。従って、係数更新モジュールは等化フィルター10が
元のテレビジョン信号に近似の等化済みのテレビジョン
信号として、フィルタリング済みの信号(Z(n))を生成す
るように、フィルター係数W(n)の最適セットに収束す
る。
【００１８】係数更新モジュールは２つのステップ、即
ちブラインドモードと直接判断モードで取扱いするよう
になっており、第１メモリ21、マルチプレクサ23、係数
更新回路24、第２メモリ25及びモード選択回路26を含
む。ブラインドモードに於て、等化フィルター回路10か
らのフィルタリング済みのデータサンプルに応答して、
第１メモリ21がマルチプレクサ23を通じて係数更新回路
24へ供給される第１エラー信号を生成する。
【００１９】予測されるフィルタリング済みのデータサ
ンプルと予め定められた固定値間の差とを表わす粗いエ
ラー値は、算出されて第１メモリ21に格納され、ここ
で、元の非歪みデータサンプルの平均値は予め定められ
た固定値として好ましく選択される。このような方法で
予測される全てのフィルタリング済みのデータサンプル
に対応する全粗いエラー値は、ルックアップ表として算
出されて、第１メモリ21に格納される。この場合、予測
されるフィルタリング済みのデータサンプルをTビット
と想定すれば、予測されるフィルタリング済みのデータ
サンプルの組み合わせ可能な全数と要求されるメモリの
大きさは２Tになる。ここで、Ｔは正の整数である。本
発明によれば、第１メモリ21には電気的に消去可能なプ
ログラム可能読取り専用記憶装置(EEPROM)が用いられ
る。
【００２０】前述のように、予測されるフィルタリング
済みのデータサンプルに対応するフィルタリング済みの
データサンプルに応答して、第１メモリ21はその対応す
る粗いエラー値を表す第１エラー信号を生成するのに役
立つ。
【００２１】係数更新回路24は、初期収束を提供するた
めに、第１エラー信号及びフィルタリング済みのデータ
サンプルに対応するデータサンプルを受信して、粗く更
新済みの係数を生成し、その生成された係数は等価フィ
ルター10に供給される。初期収束を提供するための粗い
更新係数は、等化フィルター10の内部に維持されたフィ
ルター係数の以前のセットを替える。
【００２２】一方、直接判断モードに於ける第２メモリ
25は、フィルタリング済みのデータサンプルを受信し
て、マルチプレクサ23を通して係数更新回路24へ供給さ
れる第２エラー信号を生成する。
【００２３】対応する元の非歪みデータサンプルと予測
されるフィルタリング済みのデータサンプルとの差を表
わす精しいエラー値は、算出されて第２メモリ25に格納
される。このような方式に於て、予測されるフィルタリ
ング済みのデータサンプルに対応する全ての精しいエラ
ー値はルックアップ表として算出され、第２メモリ25に
格納される。また、第２メモリ25にも電気的に消去可能
なプログラム可能な読取り専用記憶装置(EEPROM)が用い
られる。
【００２４】上述のように、第２メモリ25は予測される
フィルタリング済みのデータサンプルに対応するフィル
タリング済みのデータサンプルに応答し、その対応する
精しいエラー値を表す第２エラー信号を出力する。
【００２５】係数更新回路24は、フィルター係数の最適
収束を達成するために、第２エラー信号及びフィルタリ
ング済みのデータサンプルに対応するデータサンプルを
受信して、精しい更新係数のセットを生成する。その精
しい更新係数は等化フィルター10へ供給されて、等化フ
ィルター10内部に維持されたフィルター係数の以前のフ
ィルター係数を置き替える。
【００２６】モード変更取扱いは２つのモード選択信
号、即ちブラインドモード信号及び直接判断モード信号
を生成するモード選択回路26により制御される。このモ
ード選択回路26はフィルタリング済みの信号を受信し
て、それに対して平均二乗エラー(Mean Square Error;M
SE)を算出する。このMSEは、いわゆるアイパターン(Eye
Pattern)に基づいて、実験的に特定され得る予め定め
られた臨界値と比較される。このMSEが予め定められた
エラー値より大きい場合、モード選択回路26はブライン
ドモード信号を生成する。このブラインドモード信号は
マルチプレクサ23にとって第１メモリ21からの第１エラ
ー信号をマルチプレクサ23を通じて、エラー信号として
係数更新回路24へ供給するのに役立つ。
【００２７】一方、MSEが予め定められたエラー値より
小さい場合、モード選択回路26は直接判断モード信号を
生成する。この直接判断モード信号はマルチプレクサ23
にとって第２メモリ25からの第２エラー信号をマルチプ
レクサ23に通してエラー信号として係数更新回路24へ供
給するのに役立つ。
【００２８】図２は、本発明による係数更新回路24の詳
細なブロック図を表わす。この係数更新回路24は受信テ
レビジョン信号及びエラー信号に応答して、等化フィル
ターへのフィルター係数のセットとして更新済みのフィ
ルター係数のセットを生成する。この回路24は乗算器3
2、スケーリング(scaling)回路33、加算器34、先入先出
(FIFO)バッファメモリ35を含む。
【００２９】現データサンプルは桁送りレジスタ31に格
納されるが、この桁送りレジスタ31はM個の格納場所を
有し、現データサンプルを含むデータサンプルのセット
を並列に発生する。その後、桁送りレジスタ31は次のデ
ータサンプルに応答して、次のデータサンプルを格納
し、現データサンプルを桁送りデータサンプルの次のセ
ットを生成する。データサンプルのセット及び対応する
エラー信号は同時に乗算器32へ供給される。この乗算器
32はデータサンプルと対応するエラー信号を乗じて、エ
ラー加重されたデータサンプルのセットを供給する。そ
の後、エラー加重データサンプルのセットはスケーリン
グ回路33へ供給される。
【００３０】スケーリング回路33は、モード選択回路26
からのブラインドモード信号に応答して、第１スケール
値を有するエラー加重データサンプルのセットをスケー
ルダウンさせ、これによって、スケール済みのエラー加
重データサンプルの第１セットを生成すると共に第２制
御信号に応答して第２スケール値を有するエラー加重デ
ータサンプルのセットをスケールダウンさせ、スケール
済みのエラー加重サンプルの第２セットを生成する。式
(２)に表わされたように、第１スケール値は２-10で、
第２スケール値は２-12である。従って、スケーリング
回路33は10ビットシフタ33a、12-ビットシフタ33b及び
マルチプレクサ33cを用いることによって好ましく具現
される。
【００３１】本技術分野で公知のように、10-ビットシ
フタ33aは各々のエラー加重データサンプルの全てのビ
ットを10ビットだけ桁送りして、スケール済みのエラー
加重サンプルの第１セットをマルチプレクサ33cへ供給
する。同様に、12-ビットシフタ33bは各々のエラー加重
データサンプルの全てのビットを12ビットだけ桁送りし
て、スケール済みのエラー加重データサンプルの第２セ
ットをマルチプレクサ33cへ供給する。
【００３２】マルチプレクサ33cはモード選択回路26か
らのブラインドモード信号に応答して、スケール済みの
エラー加重データサンプルの第１セットを加算器34へ供
給し、モード選択回路26からの判断モード信号に応答し
て、スケール済みのエラー加重データサンプルの第２セ
ットを加算器34へ供給する。
【００３３】この加算器34はそのスケール済みのエラー
加重データサンプルの第１または第２セットと、FIFOバ
ッファメモリ35からの以前のフィルター係数のセットと
を受信し、スケール済みのエラー加重データサンプルの
セットを以前のフィルター係数のセット12と加えて、更
新回路の出力として更新済みのフィルター係数のセット
を生成する。この計数は等化フィルター10及びFIFOバッ
ファメモリ35へ供給される。
【００３４】FIFOバッファメモリ35は以前のフィルター
係数のセットとして、更新済みのフィルター係数のセッ
トを格納すると共に加算器34へ供給するのに役立つ。
【００３５】上述のように、フィルター係数のセットは
受信データサンプル及びエラー信号を用いることによっ
て、最適フィルター係数のセットが得られるまで繰り返
し、効果的に更新される。
【００３６】上記の説明から明らかなように、係数更新
回路は乗算器、シフタ、加算器及びマルチプレクサのよ
うな簡単な回路素子の単一組み合わせから具現可能であ
り、フィルター係数の更新を遅延することなく、効果的
に行い得る。更に、第１及び第２エラー信号はフィルタ
リング済みのデータサンプルによってアクセスされるよ
うに予め算出され、第１及び第２メモリに各々格納され
る。その結果、エラー信号は大幅に低減された遅延時間
で得られるので、等化装置の高速な係数更新取扱いが可
能となる。
【００３７】本発明は特定の実施例について説明した
が、本発明の範囲を逸脱することなく、当業者は種々の
改変をなし得るであろう。
【００３８】
【発明の効果】本発明に基づく等化装置によれば、エラ
ー信号に対する遅延時間を大幅に減らすことが可能とな
り、高速に係数の更新取扱いができる。
【図面の簡単な説明】
【図１】本発明による高速係数更新取扱いを有する等化
装置のブロック図である。
【図２】図１に示された係数更新回路の詳細なブロック
図である。
【符号の説明】
１０ 等化フィルター ２１ 第１メモリ ２５ 第２メモリ ２３、３３ｃ マルチプレクサ ２４ 係数更新回路 ２６ モード選択回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 テレビジョン信号の受信システムで用い
    るものであって、フィルタリング済みの出力信号を生成
    するように、伝送チャネルにおける元の信号から歪んだ
    受信テレビジョン信号を等化するためのフィルター係数
    のセットを有し、該受信テレビジョン信号は多数のデー
    タサンプルを備えて、前記フィルタリング済みの出力信
    号はその対応する多数のフィルター出力データサンプル
    を有する等化フィルターと、該フィルタリング済みの出
    力信号に応答してエラー値のセットを格納すると共に前
    記フィルタリング済みの出力データサンプルに対応する
    エラー信号を生成するエラー信号生成手段と、該データ
    サンプル及びエラー信号に応答して、更新済みのフィル
    ター係数のセットを等化フィルターへのフィルター係数
    のセットとして生成する更新回路とを備える等化装置に
    於て、 前記更新回路は、 前記データサンプルを格納するとともに桁送りして、１
    セットのデータサンプルを提供する桁送りレジスタと、 前記１セットのデータサンプルにエラー信号を乗じて、
    １セットのエラー加重データサンプルを提供する乗算器
    と、 第１制御信号に応答して、第１スケール値で前記エラー
    加重データサンプルのセットをスケールダウン(scale d
    own)して、第１セットのスケール済みのエラー加重デー
    タサンプルを発生するとともに、第２制御信号に応答し
    て、前記エラー加重データサンプルのセットを第２スケ
    ール値でスケールダウンして、第２セットのスケール済
    みのエラー加重データサンプルを発生するスケーリング
    回路と、 前記第１または第２セットのスケール済みのエラー加重
    データサンプルを以前のフィルター計数のセットに加算
    して、更新回路の出力として更新済みのフィルター計数
    のセットを発生する加算手段と、 前記更新済みのフィルター計数のセットを前記加算手段
    への前記以前フィルター計数のセットとして格納するFI
    FOバッファ手段と、 前記フィルター出力信号の平均２乗エラーが予め定めら
    れた臨界値と同じであるかまたは小さい場合、第２制御
    信号を発生し、また平均２乗エラーが予め定められた値
    より大きい場合、第１制御信号を発生する制御手段とを
    含むことを特徴とする等化装置。
  2. 【請求項２】 前記スケーリング回路が、 前記各エラー加重データサンプルの全ビットをNビット
    だけ桁送りして、前記第１セットのスケール済みのエラ
    ー加重データサンプルを生成するNビットシフタ(Nは正
    の整数)と、 前記各エラー加重データサンプルの全ビットをMビット
    だけ桁送りして、前記第２セットのスケール済みのエラ
    ー加重データサンプルを生成するMビットシフタ（Mは正
    の整数）と、 前記第１制御信号に応答して、前記第１セットのスケー
    ル済みのエラー加重データサンプルを前記加算手段へ提
    供し、前記第２制御信号に応答して、前記第２セットの
    スケール済みのエラー加重データサンプルを前記加算手
    段へ提供するマルチプレクサとを含むことを特徴とする
    請求項１記載の等化装置。
  3. 【請求項３】 前記エラー信号生成手段が、 予測されるフィルタリング済みのデータサンプルと予め
    定められた値との差を各々表わす粗いエラー値のセット
    を格納すると共に前記予測されるフィルタリング済みの
    データサンプルに対応するフィルタリング済みのデータ
    サンプルと第１制御信号に応答して、その対応するエラ
    ー信号として粗いエラー値を表わす第１エラー信号を生
    成する第１メモリ手段と、 予測されるフィルタリング済みのデータサンプルと対応
    する元のデータサンプルとの差を各々表わす精しいエラ
    ー値のセットを格納すると共に、前記予測されるフィル
    タリング済みのデータサンプルに対応するフィルタリン
    グ済みのデータサンプルと第２制御信号に応答して、そ
    の対応するエラー信号として精しいエラー値を表す第２
    エラー信号を生成する第２メモリ手段とを備えることを
    特徴とする請求項１に記載の等化装置。
JP7023468A 1994-01-18 1995-01-18 高速係数更新取扱いを有する等化装置 Pending JPH0851388A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019940000755A KR960011739B1 (ko) 1994-01-18 1994-01-18 실시간 계수 갱신값 추출장치를 구비한 등화기
KR1994P755 1994-01-18

Publications (1)

Publication Number Publication Date
JPH0851388A true JPH0851388A (ja) 1996-02-20

Family

ID=19375771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7023468A Pending JPH0851388A (ja) 1994-01-18 1995-01-18 高速係数更新取扱いを有する等化装置

Country Status (6)

Country Link
US (1) US5491518A (ja)
EP (1) EP0663766B1 (ja)
JP (1) JPH0851388A (ja)
KR (1) KR960011739B1 (ja)
CN (1) CN1055362C (ja)
DE (1) DE69505851T2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473732B1 (en) * 1995-10-18 2002-10-29 Motorola, Inc. Signal analyzer and method thereof
US5953065A (en) * 1996-06-26 1999-09-14 Intel Corporation Method and apparatus for common vertical blanking interval scan line decoding
US5838382A (en) * 1996-06-26 1998-11-17 Intel Corporation Method and apparatus for optimizing starting point for run-in clock recovery
US5812217A (en) * 1996-06-26 1998-09-22 Intel Corporation Automatically adjusting anti-ghosting filter coefficients when the coefficients exceed particular values
US6377308B1 (en) 1996-06-26 2002-04-23 Intel Corporation Method and apparatus for line-specific decoding of VBI scan lines
US6268888B1 (en) * 1996-06-26 2001-07-31 Intel Corporation Mechanism for adaptive selection of anti-ghosting filtering
US5926491A (en) * 1996-06-26 1999-07-20 Intel Corporation Noise tolerant run-in clock recovery method and apparatus
EP0831478B1 (en) * 1996-09-24 2003-11-19 Hewlett-Packard Company, A Delaware Corporation Data processing apparatus and methods
US5812207A (en) * 1996-12-20 1998-09-22 Intel Corporation Method and apparatus for supporting variable oversampling ratios when decoding vertical blanking interval data
US6285709B1 (en) 1997-10-31 2001-09-04 3 Com Corporation Error filtering in a hybrid equalizer system
US6178201B1 (en) * 1998-03-11 2001-01-23 Agilent Technologies Inc. Controlling an adaptive equalizer in a demodulator
US6429994B1 (en) 1998-08-14 2002-08-06 Samsung Electronics Co., Ltd Method and apparatus for providing servo gain linearization for a magneto-resistive head
US6222879B1 (en) * 1998-08-31 2001-04-24 International Business Machines Corporation Self contained equalization method and apparatus
US6441988B2 (en) 1998-10-07 2002-08-27 Samsung Electronics Co., Ltd. Method and apparatus for reducing acoustic noise in a hard disk drive
US6704354B1 (en) 1998-10-16 2004-03-09 Samsung Electronics Co., Ltd. Method and apparatus of providing adaptive equalization using sign permutation filtering
US6687079B1 (en) 1999-10-08 2004-02-03 Samsung Electronics Co., Ltd Apparatus and method for providing servo gain linearization for a magneto-resistive head
US6549364B1 (en) 1999-12-15 2003-04-15 Samsung Electronics Co., Ltd. Optimization method and apparatus for a generalized fourier seek trajectory for a hard disk drive servomechanism
US6501613B1 (en) 1999-12-15 2002-12-31 Samsung Electronics Co., Ltd. Generalized Fourier seek method and apparatus for a hard disk drive servomechanism
US7016440B1 (en) * 2000-08-16 2006-03-21 The Board Of Trustees Of The University Of Illinois Iterative MMSE equalization-decoder soft information exchange decoding method and device
US6801384B2 (en) 2000-09-14 2004-10-05 Samsung Electronics Co., Ltd. Voltage-constrained sinusoidal seek servo in hard disk drives
US6744590B2 (en) 2000-09-14 2004-06-01 Samsung Electronics Co., Inc. Seek trajectory adaptation in sinusoidal seek servo hard disk drives
US6982849B2 (en) 2000-09-14 2006-01-03 Samsung Electronics Co., Ltd. Method and apparatus for providing positional information on a disk
US6762902B2 (en) 2000-12-15 2004-07-13 Samsung Electronics Co., Ltd. Time-varying, non-synchronous disturbance identification and cancellation in a rotating disk storage device
US6700731B2 (en) * 2001-05-31 2004-03-02 Samsung Electronics Co., Inc. In-situ linearization of magnetic read/write head transducer position error signal
CN100399338C (zh) * 2002-06-26 2008-07-02 联想(北京)有限公司 一种数据记录处理方法
KR100640591B1 (ko) * 2004-10-23 2006-11-01 삼성전자주식회사 감소된 면적을 가지는 부분 탭 적응 등화기
AU2005244521A1 (en) * 2004-12-20 2006-07-06 Nec Australia Pty Ltd Computing filter coefficients for an equaliser in a communication receiver
US8743943B2 (en) * 2005-07-28 2014-06-03 Altera Corporation High-speed data reception circuitry and methods
US10972319B2 (en) * 2018-09-12 2021-04-06 Texas Instruments Incorporated Clockless decision feedback equalization (DFE) for multi-level signals
CN114913867B (zh) * 2021-02-09 2025-11-11 瑞昱半导体股份有限公司 声音输入输出系统及噪音消除电路
WO2025024537A2 (en) * 2023-07-26 2025-01-30 Thermo Scientific Portable Analytical Instruments Inc. System and method for spectroscopic determination of a chemometric model from sample scans

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL171215C (nl) * 1973-03-09 1983-02-16 Trt Telecom Radio Electr Automatische egalisatie-inrichting voor een datatransmissiekanaal.
JPS54109720A (en) * 1978-02-16 1979-08-28 Toshiba Corp Ghost signal erasing device
EP0048475B1 (en) * 1980-09-24 1986-01-22 Kabushiki Kaisha Toshiba Transversal equalizer
CN85107677B (zh) * 1985-10-19 1988-11-02 株式会社东芝 复印装置
IT1188626B (it) * 1986-03-25 1988-01-20 Gte Telecom Spa Metodo e dispositivo di equalizzazione adattiva cieca
US5027369A (en) * 1990-03-26 1991-06-25 Motorola, Inc. Rapid convergence decision feedback equalizer
KR0141579B1 (ko) * 1991-12-11 1998-06-15 강진구 고스트제거장치 및 방법
KR100189954B1 (ko) * 1992-06-04 1999-06-01 강진구 8필드 연속 고스트 제거 기준신호의 시작신호 검출방법

Also Published As

Publication number Publication date
EP0663766B1 (en) 1998-11-11
DE69505851D1 (de) 1998-12-17
CN1055362C (zh) 2000-08-09
KR960011739B1 (ko) 1996-08-30
EP0663766A1 (en) 1995-07-19
KR950024574A (ko) 1995-08-21
US5491518A (en) 1996-02-13
CN1115545A (zh) 1996-01-24
DE69505851T2 (de) 1999-04-08

Similar Documents

Publication Publication Date Title
JPH0851388A (ja) 高速係数更新取扱いを有する等化装置
JP3797694B2 (ja) テレビジョン信号等化装置
CN1067828C (zh) 具有快速收敛性的均衡电视信号的装置
AU646618B2 (en) Method and apparatus for updating coefficients in a complex adaptive equalizer
US5502507A (en) Equalization apparatus with fast coefficient updating operation
US5970094A (en) Adaptive equalizer employing filter input circuit in a circular structure
JPH0793594B2 (ja) 自己訓練式適応等化装置
JP2004503994A (ja) チャネルイコライザ
EP0598347B1 (en) Two stage accumulator for use in updating coefficients
US5912828A (en) Equalizer filter configuration for processing real-valued and complex-valued signal samples
JP2000244777A (ja) 波形等化装置
JP3458098B2 (ja) 波形等化制御装置、及び波形等化制御方法
US7535954B2 (en) Method and apparatus for performing channel equalization in communication systems
EP0800735A1 (en) Adaptive equalization for priv transmission systems
EP0663765B1 (en) Channel interface apparatus for improving convergence speed of a least mean squared adaptive equalizer
KR0169675B1 (ko) Qam 및 vsb 신호 결정 궤환 등화기
JP3256966B2 (ja) テレビジョン信号処理装置
KR20010055964A (ko) 계수값 입출력 가능한 채널등화 장치
JPS641980B2 (ja)
JP2693020B2 (ja) 波形等化装置及びその方法
KR19990033045A (ko) 채널 등화기의 탭 계수 갱신 장치 및 그 방법
JPS6322486B2 (ja)
JPH11266192A (ja) 適応等化方法及び適応等化回路
JPH0823462A (ja) 波形等化器
JPH02296409A (ja) 自動等化器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050422

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050823