JPH0854941A - 基準電圧生成回路 - Google Patents

Abstract

(57)【要約】 【目的】本発明は低電源電圧で動作可能であり、出力電
圧の設定が容易な基準電圧生成回路を提供することを目
的とする。 【構成】基準電圧源１から出力される入力電圧Ｖinがア
ンプ２の一方の入力端子に入力され、アンプ２の出力信
号Ｖref が第一の帰還抵抗Ｒ１を介して該アンプ２の他
方の入力端子に入力され、アンプ２の他方の入力端子は
第二の帰還抵抗Ｒ２を介して低電位側電源ＧＮＤに接続
されて、入力電圧Ｖinに基づく出力電圧Ｖref が出力さ
れる。アンプ２の出力トランジスタＴr21 は、該トラン
ジスタＴr21 のコレクタが出力端子Ｔo に接続されると
ともにエミッタが高電位側電源Ｖccに接続されるＰＮＰ
トランジスタで構成される。出力電圧Ｖref は、第二の
帰還抵抗Ｒ１を介して、アンプ２を構成するトランジス
タＴr24 のベースに入力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路に内
蔵されて、所定の基準電圧を生成する基準電圧生成回路
に関するものである。

【０００２】近年、電子機器は小型軽量化とともに、電
源電圧の低電圧化が要請されている。このような電子機
器で使用される基準電圧生成回路は、低電源電圧で安定
して動作し、かつ電源電圧の範囲内で、広範囲な基準電
圧を出力可能とすることが必要となっている。

【０００３】

【従来の技術】従来の基準電圧生成回路の基本的構成を
図４に示す。基準電圧源１は例えばトランジスタのバン
ドギャップに基づいて一定の電圧を出力するものであ
り、その出力信号が非反転アンプ２のプラス側入力端子
に入力信号Ｖinとして入力される。

【０００４】前記非反転アンプ１の出力端子は、抵抗Ｒ
１を介して同アンプ１のマイナス側入力端子に接続さ
れ、同マイナス側入力端子は抵抗Ｒ２を介してグランド
ＧＮＤに接続される。

【０００５】このような構成により、前記アンプ２の出
力端子から出力される基準電圧Ｖref は、入力信号Ｖin
と抵抗Ｒ１，Ｒ２の抵抗比に基づいて決定される。図４
に示す基準電圧生成回路の第一の具体例を図５に示す。
ＰＮＰトランジスタＴr1，Ｔr2はカレントミラー回路を
構成し、両トランジスタＴr1，Ｔr2に流れるコレクタ電
流は、電流源３により決定される。前記トランジスタＴ
r2のコレクタは差動増幅器を構成するＰＮＰトランジス
タＴr3，Ｔr4のエミッタに接続される。

【０００６】前記トランジスタＴr3，Ｔr4のコレクタ
は、カレントミラー回路を構成するＮＰＮトランジスタ
Ｔr5，Ｔr6のコレクタに接続される。前記トランジスタ
Ｔr3のベースには前記基準電圧源１から出力される定電
圧が入力信号Ｖinとして入力される。

【０００７】前記トランジスタＴr1とともにカレントミ
ラー回路を構成するＰＮＰトランジスタＴr7のコレクタ
は、出力端子Ｔo に接続されるとともに、抵抗Ｒ１，Ｒ
２を介してグランドＧＮＤに接続される。

【０００８】また、前記トランジスタＴr3のコレクタ
は、ＮＰＮトランジスタＴr8のベースに接続され、同ト
ランジスタＴr8のエミッタはＮＰＮトランジスタＴr9の
ベースに接続される。

【０００９】前記トランジスタＴr9のエミッタはグラン
ドＧＮＤに接続され、前記トランジスタＴr8，Ｔr9のコ
レクタは出力端子Ｔo に接続される。従って、両トラン
ジスタＴr8，Ｔr9はダーリントン接続されている。前記
トランジスタＴr4のベースは、抵抗Ｒ１，Ｒ２間に接続
される。

【００１０】このような基準電圧生成回路では、電源Ｖ
ccを供給すれば、トランジスタＴr4のベース電位がトラ
ンジスタＴr3のベース電位、すなわち入力信号Ｖinの電
位と一致するように動作する。従って、抵抗Ｒ１，Ｒ２
の抵抗値を調整することにより、出力端子Ｔo から出力
される基準電圧Ｖref を調節可能である。

【００１１】この基準電圧生成回路は、トランジスタＴ
r3のベース・エミッタ間電圧降下をＶBE、トランジスタ
Ｔr2のコレクタ・エミッタ間電圧降下をＶCEとすれば、
電源ＶccがＶin＋ＶBE＋ＶCEより高い電位であれば、動
作する。従って、電源Ｖccの低電圧化に有利である。

【００１２】また、出力端子Ｔo はＰＮＰトランジスタ
Ｔr7を介して電源Ｖccに接続されるため、基準電圧Ｖre
f の最高電位は、電源ＶccからトランジスタＴr7のコレ
クタ・エミッタ間電圧降下ＶCE分低下した電位まで調整
可能となる。コレクタ・エミッタ間電圧降下ＶCEは１０
０ｍＶ程度の小さな値である。従って、電源Ｖccの低電
圧化を図りながら、基準電圧Ｖref の許容調整範囲を確
保することが容易となる。

【００１３】しかし、出力端子Ｔo から負荷回路に供給
される駆動電流は、トランジスタＴr7のコレクタ電流で
あり、そのコレクタ電流は、トランジスタＴr1に流れる
コレクタ電流により規定される。

【００１４】従って、十分な駆動電流を負荷回路に供給
することができない場合には、安定した基準電圧Ｖref
を供給することができなくなる。また、十分な駆動電流
を負荷回路に供給するために、トランジスタＴr1のコレ
クタ電流を増大させると、この基準電圧生成回路の消費
電力が増大するという問題点がある。

【００１５】図４に示す基準電圧生成回路の第二の具体
例を図６に示す。この例は、前記第一の具体例にＮＰＮ
トランジスタＴr10 を加えたものである。すなわち、前
記トランジスタＴr7〜Ｔr9のコレクタが前記トランジス
タＴr10 のベースに接続され、同トランジスタＴr10 の
コレクタは電源Ｖccに接続される。また、前記トランジ
スタＴr10 のエミッタが出力端子Ｔo に接続されるとと
もに、前記抵抗Ｒ１，Ｒ２を介してグランドＧＮＤに接
続される。

【００１６】このように構成された基準電圧生成回路で
は、トランジスタＴr10 の電流増幅率をｈfeとすれば、
駆動電流を図５に示す回路のｈfe倍として、充分な負荷
駆動能力を確保することが可能となる。

【００１７】しかし、基準電圧Ｖref を電源Ｖccからト
ランジスタＴr7のＶCE分と、トランジスタＴr10 のＶBE
分低下した電位以上に引き上げることはできないため、
電源Ｖccの低電圧化を図りながら、基準電圧Ｖref の許
容調整範囲を確保することは困難である。

【００１８】図４に示す基準電圧生成回路の第三の具体
例を図７に示す。ＰＮＰトランジスタＴr11 ，Ｔr12 は
カレントミラー回路を構成し、両トランジスタＴr11 ，
Ｔr12 を流れるコレクタ電流は、電流源３により決定さ
れる。

【００１９】前記トランジスタＴr12 のコレクタは、Ｎ
ＰＮトランジスタＴr13 のコレクタ及びベースに接続さ
れ、同トランジスタＴr13 はＮＰＮトランジスタＴr14
とともに、カレントミラー回路を構成する。

【００２０】前記トランジスタＴr14 のコレクタは、Ｐ
ＮＰトランジスタＴr15 のコレクタ及びベースに接続さ
れ、同トランジスタＴr15 はＰＮＰトランジスタＴr16
とともに、カレントミラー回路を構成する。

【００２１】前記トランジスタＴr15 のエミッタは前記
抵抗Ｒ１，Ｒ２間に接続され、前記トランジスタＴr16
のエミッタには、基準電圧源１から入力信号Ｖinが抵抗
Ｒ３を介して入力される。

【００２２】前記トランジスタＴr16 のコレクタは、Ｎ
ＰＮトランジスタＴr17 のコレクタ及びベースに接続さ
れ、同トランジスタＴr17 はＮＰＮトランジスタＴr18
とともにカレントミラー回路を構成する。

【００２３】ＰＮＰトランジスタＴr19 は前記トランジ
スタＴr11 とともにカレントミラー回路を構成し、同ト
ランジスタＴr19 のコレクタは前記トランジスタＴr18
のコレクタに接続される。

【００２４】前記トランジスタＴr19 のコレクタは、Ｐ
ＮＰトランジスタＴr20 のベースに接続される。前記ト
ランジスタＴr20 のエミッタはＰＮＰトランジスタＴr2
1 のベースに接続されて、両トランジスタＴr20 ，Ｔr2
1 はダーリントン接続され、同トランジスタＴr21 のエ
ミッタは電源Ｖccに接続される。

【００２５】前記トランジスタＴr21 のコレクタは出力
端子Ｔo に接続されるとともに、抵抗Ｒ１，Ｒ２を介し
てグランドＧＮＤに接続される。また、前記トランジス
タＴr20 のベースと前記トランジスタＴr21 のコレクタ
とは、容量Ｃを介して接続され、同トランジスタＴr20
のベースと、同トランジスタＴr21 のコレクタとの位相
補償を行っている。

【００２６】この基準電圧生成回路は、トランジスタＴ
r20 ，Ｔr21 により電圧利得が生ずるが、その値は小さ
い。従って、電圧利得が小さいことと、前記容量Ｃによ
る位相補償により、発振が起こりにくい回路とすること
ができる。

【００２７】このように構成された基準電圧生成回路で
は、電源Ｖccの供給に基づいて、トランジスタＴr11 ，
Ｔr12 ，Ｔr19 に同一のコレクタ電流が流れる。する
と、トランジスタＴr13 ，Ｔr14 に同一のコレクタ電流
が流れ、トランジスタＴr15 ，Ｔr16 に同一のコレクタ
電流が流れる。

【００２８】また、トランジスタＴr17 ，Ｔr18 に同一
のコレクタ電流が流れ、同トランジスタＴr18 のコレク
タ電流に比例して、トランジスタＴr20 にエミッタ電流
が流れる。そして、トランジスタＴr20 のエミッタ電流
に比例して、トランジスタＴr21 にコレクタ電流が流れ
る。

【００２９】このような動作により、トランジスタＴr1
5 ，Ｔr16 のエミッタ電位が等しくなるように動作し、
従って入力信号Ｖinと抵抗Ｒ１，Ｒ２とで決定される基
準電圧Ｖref が出力端子Ｔo から出力される。

【００３０】出力端子Ｔo は、トランジスタＴr21 を介
して電源Ｖccに接続される。従って、基準電圧Ｖref の
最高電位は、電源ＶccからトランジスタＴr21 のコレク
タ・エミッタ間電圧降下ＶCE分わずかに低下した電位ま
で調整可能となるため、電源Ｖccの低電圧化を図りなが
ら、基準電圧Ｖref の許容調整範囲を確保することが容
易となる。

【００３１】また、出力端子Ｔo から出力される駆動電
流は、トランジスタＴr19 に流れるコレクタ電流が、ダ
ーリントン接続されたトランジスタＴr20 ，Ｔr21 によ
り増幅されて出力されるので、充分な負荷駆動能力を確
保することが可能となる。

【００３２】

【発明が解決しようとする課題】ところが、図７に示す
基準電圧生成回路では、安定した温度特性を備えた基準
電圧Ｖref を得ることができない。すなわち、バイポー
ラトランジスタのベース・エミッタ間電圧降下ＶBEには
温度依存性があり、周囲温度が低下するとＶBEが大きく
なる。

【００３３】このため、図７に示す基準電圧生成回路に
おいて、周囲温度が低下すると、トランジスタＴr15 ，
Ｔr16 のＶBEが大きくなる。また、トランジスタＴr15
，Ｔr16 のエミッタ電位は、入力信号Ｖinに基づいて
一定であるため、ＶBEの増大にともなって、トランジス
タＴr15 ，Ｔr16 のコレクタ電位が低下する。

【００３４】すると、トランジスタＴr14 ，Ｔr17 のコ
レクタ電位が低下して、同トランジスタＴr14 ，Ｔr17
のコレクタ・エミッタ間電圧降下ＶCEを確保でくなくな
り、同トランジスタＴr14 ，Ｔr17 がオフされることが
ある。トランジスタＴr14 ，Ｔr17 がオフされると、所
定の基準電圧Ｖref を出力することができない。

【００３５】また、図７に示す基準電圧生成回路では、
トランジスタＴr16 のエミッタ電流をＩ１、トランジス
タＴr15 のエミッタ電流をＩ２、抵抗Ｒ２に流れる電流
をＩ３とすれば、基準電圧Ｖref は次式で表される。

【００３６】

【数１】 Ｖref ＝Ｖin−Ｉ１・Ｒ３＋（Ｉ２＋Ｉ３）Ｒ１ 前記エミッタ電流Ｉ２は、抵抗Ｒ２に流れる電流Ｉ３に
対し、無視できない値である。従って、基準電圧Ｖref
を設定する際には、前記エミッタ電流Ｉ２を考慮にいれ
て、抵抗Ｒ１，Ｒ２の抵抗値を決定する必要がある。

【００３７】ところが、前記エミッタ電流Ｉ２を、基準
電圧Ｖref 設定時に事前に知る必要があり、この結果、
基準電圧Ｖref を所望の電位に正確に設定することは容
易ではないという問題点がある。

【００３８】この発明の第一の目的は、低電源電圧で動
作可能であり、出力電圧の設定が容易な基準電圧生成回
路を提供することにある。また、第二の目的は、第一の
目的に加えて、温度特性に優れた基準電圧生成回路を提
供することにある。また、第三の目的は、第二の目的に
加えて、負荷駆動能力に優れ、かつ安定した基準電圧を
出力し得る基準電圧生成回路を提供することにある。

【００３９】

【課題を解決するための手段】図１は本発明の原理説明
図である。すなわち、基準電圧源１から出力される入力
電圧Ｖinがアンプ２の一方の入力端子に入力され、前記
アンプ２の出力信号Ｖref が第一の帰還抵抗Ｒ１を介し
て該アンプ２の他方の入力端子に入力され、前記アンプ
２の他方の入力端子は第二の帰還抵抗Ｒ２を介して低電
位側電源ＧＮＤに接続されて、前記入力電圧Ｖinに基づ
く出力電圧Ｖref が出力される。前記アンプ２の出力ト
ランジスタＴr21 は、該トランジスタＴr21 のコレクタ
が出力端子Ｔo に接続されるとともにエミッタが高電位
側電源Ｖccに接続されるＰＮＰトランジスタで構成され
る。前記出力電圧Ｖref は、前記第二の帰還抵抗Ｒ１を
介して、前記アンプ２を構成するトランジスタＴr24 の
ベースに入力される。

【００４０】また、図３に示すように、前記アンプ２
は、複数段のカレントミラー回路を備え、前記カレント
ミラー回路には、該カレントミラー回路を構成するトラ
ンジスタのコレクタ・エミッタ間の電位差を一定値以上
に維持する電位差維持回路が備えられる。

【００４１】また、図２及び図３に示すように、前記出
力トランジスタＴr21 は、ダーリントン接続で構成さ
れ、前段のトランジスタのベースと前記出力端子Ｔo と
が容量Ｃを介して接続される。

【００４２】また、図３に示すように、前記電位差維持
回路は、カレントミラー回路を構成する一対のトランジ
スタのコレクタ間にダイオードＤを接続し、同ダイオー
ドＤのアノードと、一方のトランジスタのコレクタ間に
抵抗Ｒ７を接続した。

【００４３】

【作用】アンプ２の出力トランジスタＴr21 は、エミッ
タが高電位側電源Ｖccに接続されるＰＮＰトランジスタ
で構成されるので、出力信号Ｖref はほぼ高電位側電源
Ｖccレベルを上限として抵抗Ｒ１，Ｒ２により調整可能
となる。出力信号Ｖrefは、帰還抵抗Ｒ１を介してアン
プ２を構成するトランジスタＴr24 のベースに入力され
るので、抵抗Ｒ１から同トランジスタＴr24 に流れるベ
ース電流は無視できる程度のものとなる。

【００４４】また、図３においては、カレントミラー回
路を構成するトランジスタのコレクタ・エミッタ間の電
位差が一定値以上に維持されるので、カレントミラー回
路が動作不能となることはない。

【００４５】また、図２及び図３においては、充分な負
荷駆動電流を供給可能となり、容量Ｃにより発振動作が
防止される。また、カレントミラー回路を構成するトラ
ンジスタのコレクタ電位が低下すると、ダイオードＤが
オンされて、同トランジスタのコレクタ電位の低下が防
止される。

【００４６】

【実施例】図２は、この発明を具体化した第一の実施例
を示す。なお、前記従来例と同一構成部分は同一符号を
付して詳細な説明を省略する。

【００４７】図２において、トランジスタＴr11 ，Ｔr1
2 ，Ｔr19 で構成されるカレントミラー回路と、トラン
ジスタＴr13 ，Ｔr14 で構成されるカレントミラー回路
と、トランジスタＴr17 ，Ｔr18 で構成されるカレント
ミラー回路とは、前記従来例と同一構成である。

【００４８】また、トランジスタＴr20 ，Ｔr21 による
出力回路部分も前記従来例と同一構成である。前記基準
電圧源１から出力される入力信号Ｖinは、ＮＰＮトラン
ジスタＴr22のベースに入力され、同トランジスタＴr22
のコレクタは電源Ｖccに接続され、エミッタは抵抗Ｒ
４を介して前記トランジスタＴr14 のコレクタに接続さ
れる。

【００４９】前記入力信号Ｖinは、抵抗Ｒ５を介してＰ
ＮＰトランジスタＴr23 のエミッタに入力され、同トラ
ンジスタＴr23 のコレクタは、前記トランジスタＴr17
のコレクタ及びベースに接続され、ベースは前記トラン
ジスタＴr14 のコレクタに接続される。

【００５０】前記トランジスタＴr14 のコレクタは、抵
抗Ｒ６を介してＮＰＮトランジスタＴr24 のエミッタに
接続され、同トランジスタＴr24 のベースは、前記抵抗
Ｒ１，Ｒ２間に接続され、同トランジスタＴr24 のコレ
クタは電源Ｖccに接続される。前記抵抗Ｒ４，Ｒ６は同
一抵抗値に設定され、抵抗Ｒ５は抵抗Ｒ４，Ｒ６の抵抗
値の１／２に設定される。

【００５１】このように構成された基準電圧生成回路で
は、トランジスタＴr19 に流れるコレクタ電流Ｉ４と、
トランジスタＴr23 に流れるコレクタ電流Ｉ５とは、ほ
ぼ等しくなる。前記コレクタ電流Ｉ４と、前記トランジ
スタＴr14 に流れるコレクタ電流Ｉ６とは、ほぼ等しく
なる。従って、コレクタ電流Ｉ５と、コレクタ電流Ｉ６
とは、ほぼ等しくなる。

【００５２】また、抵抗Ｒ４及び抵抗Ｒ６の抵抗値は同
一であり、トランジスタＴr22 ，Ｔr24 のエミッタ電流
は、ほぼ同一となり、その電流値はコレクタ電流Ｉ６の
１／２となる。

【００５３】このような動作により、トランジスタＴr2
2 ，Ｔr24 のベース電位が等しくなるように動作し、ト
ランジスタＴr24 のベース電位ＶA は入力信号Ｖinに一
致するように動作する。

【００５４】また、抵抗Ｒ１からトランジスタＴr24 の
ベースに流れる電流は、抵抗Ｒ２に流れる電流に比して
無視できる程度のものである。この結果、出力端子Ｔo
から出力される基準電圧Ｖref は次式で表される。

【００５５】

【数２】Ｖref ＝Ｖin（Ｒ１＋Ｒ２）／Ｒ２ 従って、基準電圧Ｖref は、入力信号Ｖinと、抵抗Ｒ
１，Ｒ２だけで決定されるので、その電圧値の設定は容
易である。

【００５６】また、電源電圧の低電圧化に有利なこと、
負荷駆動能力に優れていること、安定した基準電圧Ｖre
f を出力可能であることは、前記従来例と同様である。
次に、この発明を具体化した第二の実施例を図３に従っ
て説明する。この実施例は、前記実施例のトランジスタ
Ｔr12 ，Ｔr13 のコレクタ間に抵抗Ｒ７を接続し、トラ
ンジスタＴr12 ，Ｔr14 のコレクタ間にダイオードＤを
接続し、前記トランジスタＴr24 のエミッタを抵抗Ｒ８
を介して前記トランジスタＴr23 のベース及び前記トラ
ンジスタＴr14 のコレクタに接続した構成である。

【００５７】このような構成により、前記第一の実施例
と同様に、トランジスタＴr24 のベース電位ＶA は、入
力信号Ｖinと一致するように動作する。また、周囲温度
が低下すると、トランジスタＴr23 のベース・エミッタ
間電圧降下ＶBEが増大する。すると、トランジスタＴr1
4 のコレクタ電位が低下することにより、ダイオードＤ
のアノード・カソード間の電位差が、同ダイオードＤの
順方向電圧降下以上となると、同ダイオードＤがオンさ
れる。

【００５８】すると、トランジスタＴr14 のコレクタ電
位とグランドＧＮＤとの電位差は、抵抗Ｒ７による電圧
降下分から、ダイオードＤの順方向電圧降下分を差し引
いた電位差となる。従って、トランジスタＴr14 のコレ
クタ・エミッタ間に、同トランジスタＴr14 がオンする
ために充分な電位差が確保されるため、周囲温度が低下
しても、所定の基準電圧Ｖref を安定して出力すること
ができる。

【００５９】また、電源電圧の低電圧化に有利なこと、
負荷駆動能力に優れていること、安定した基準電圧Ｖre
f を出力可能であることは、前記第一の実施例と同様で
ある。

【００６０】

【発明の効果】以上詳述したように、第一の発明では、
低電源電圧で動作可能であり、出力電圧の設定が容易な
基準電圧生成回路を提供することができる。第二の発明
では、第一の発明の効果に加えて、温度特性に優れた基
準電圧生成回路を提供することができる。第三の発明で
は、第二の発明の効果に加えて、負荷駆動能力に優れ、
かつ安定した基準電圧を出力し得る基準電圧生成回路を
提供することができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】第一の実施例を示す回路図である。

【図３】第二の実施例を示す回路図である。

【図４】基準電圧生成回路の基本的構成を示す回路図で
ある。

【図５】第一の従来例を示す回路図である。

【図６】第二の従来例を示す回路図である。

【図７】第三の従来例を示す回路図である。

【符号の説明】

１ 基準電圧源 ２ アンプ Ｒ１ 第一の帰還抵抗 Ｒ２ 第二の帰還抵抗 Ｖin 入力信号 Ｖref 出力信号 Ｖcc 高電位側電源 ＧＮＤ 低電位側電源 Ｔo 出力端子 Ｔr21 出力トランジスタ Ｔr24 トランジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 滝本 久市 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 基準電圧源から出力される入力電圧をア
   ンプの一方の入力端子に入力し、前記アンプの出力信号
   を第一の帰還抵抗を介して該アンプの他方の入力端子に
   入力し、前記アンプの他方の入力端子は第二の帰還抵抗
   を介して低電位側電源に接続して、前記入力電圧に基づ
   く出力電圧を出力する基準電圧生成回路であって、 前記アンプの出力トランジスタは、該トランジスタのコ
   レクタを出力端子に接続するとともにエミッタを高電位
   側電源に接続したＰＮＰトランジスタで構成し、前記出
   力電圧は、前記第二の帰還抵抗を介して、前記アンプを
   構成するトランジスタのベースに入力したことを特徴と
   する基準電圧生成回路。
2. 【請求項２】 前記アンプは、複数段のカレントミラー
   回路を備え、前記カレントミラー回路には、該カレント
   ミラー回路を構成するトランジスタのコレクタ・エミッ
   タ間の電位差を一定値以上に維持する電位差維持回路を
   有することを特徴とする基準電圧生成回路。
3. 【請求項３】 前記出力トランジスタは、ダーリントン
   接続で構成し、前段のトランジスタのベースと前記出力
   端子とを容量を介して接続したことを特徴とする請求項
   １乃至２のいずれかに記載の基準電圧生成回路。
4. 【請求項４】 前記電位差維持回路は、カレントミラー
   回路を構成する一対のトランジスタのコレクタ間にダイ
   オードを接続し、同ダイオードのアノードと、一方のト
   ランジスタのコレクタ間に抵抗を接続したことを特徴と
   する請求項２記載の基準電圧生成回路。