JPH05127766A - バンドギヤツプ定電圧回路 - Google Patents
バンドギヤツプ定電圧回路Info
- Publication number
- JPH05127766A JPH05127766A JP28761591A JP28761591A JPH05127766A JP H05127766 A JPH05127766 A JP H05127766A JP 28761591 A JP28761591 A JP 28761591A JP 28761591 A JP28761591 A JP 28761591A JP H05127766 A JPH05127766 A JP H05127766A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- operational amplifier
- diode
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 素子数が少なく、比をとる素子の数が少ない
バンドギャップ定電圧回路を得ることを目的とする。 【構成】 演算増幅器１０は温度に比例した入力オフセ
ット電圧を発生させる。該入力オフセット電圧が増幅さ
れ正の温度特性を持つ電圧となり、該電圧とダイオード
１１が発生する負の温度特性を持つ電圧を加算し温度に
依存しない電圧を得る。そのため、ダイオード１１に発
生する負の温度特性を持つ電圧と逆の温度特性を持つ電
圧を演算増幅器以外の他の素子を設けて発生させる必要
がなくなる。 【効果】 素子が少なく、互いに比をとる素子も少なく
なる。
バンドギャップ定電圧回路を得ることを目的とする。 【構成】 演算増幅器１０は温度に比例した入力オフセ
ット電圧を発生させる。該入力オフセット電圧が増幅さ
れ正の温度特性を持つ電圧となり、該電圧とダイオード
１１が発生する負の温度特性を持つ電圧を加算し温度に
依存しない電圧を得る。そのため、ダイオード１１に発
生する負の温度特性を持つ電圧と逆の温度特性を持つ電
圧を演算増幅器以外の他の素子を設けて発生させる必要
がなくなる。 【効果】 素子が少なく、互いに比をとる素子も少なく
なる。
Description
【０００１】
【産業上の利用分野】この発明は、温度依存性のない電
圧を発生するバンドギャップ定電圧回路に関するもので
ある。
圧を発生するバンドギャップ定電圧回路に関するもので
ある。
【０００２】
【従来の技術】図５は、従来のバンドギャップ定電圧回
路を示す回路図である。図において、１はオフセット電
圧がほぼ０の演算増幅器である。演算増幅器１の非反転
端子と接地間にはダイオード２が接続されている。演算
増幅器１の反転端子は抵抗３とダイオード４の直列回路
体を介して接地されている。演算増幅器１の出力端子１
００は抵抗５を介して非反転端子に接続されるととも
に、抵抗６を介して反転端子にも接続されている。
路を示す回路図である。図において、１はオフセット電
圧がほぼ０の演算増幅器である。演算増幅器１の非反転
端子と接地間にはダイオード２が接続されている。演算
増幅器１の反転端子は抵抗３とダイオード４の直列回路
体を介して接地されている。演算増幅器１の出力端子１
００は抵抗５を介して非反転端子に接続されるととも
に、抵抗６を介して反転端子にも接続されている。
【０００３】今、抵抗３，５，６の抵抗値を各々Ｒ３，
Ｒ５，Ｒ６とし、反転端子電圧をＶ１ｂ，非反転端子電
圧をＶ２ｂ、出力端子１００の電圧をＶ３ｂ、ダイオー
ド２，４に流れる電流を各々Ｉ２，Ｉ４とする。また、
ダイオード２，４のＰＮ接合面積比を１：Ｘとし、ダイ
オード２，４に発生する電圧を各々Ｖ２，Ｖ４とする
と、 Ｖ２＝（ｋＴ／ｑ）・ｌｎ（Ｉ２／Ｉｓ） Ｖ４＝（ｋＴ／ｑ）・ｌｎ｛Ｉ４／（Ｘ・Ｉｓ）｝ となる。ここで、ｋはボルツマン定数、Ｔは絶対温度、
ｑは電子の電荷、Ｉｓはダイオードの逆方向飽和電流で
ある。
Ｒ５，Ｒ６とし、反転端子電圧をＶ１ｂ，非反転端子電
圧をＶ２ｂ、出力端子１００の電圧をＶ３ｂ、ダイオー
ド２，４に流れる電流を各々Ｉ２，Ｉ４とする。また、
ダイオード２，４のＰＮ接合面積比を１：Ｘとし、ダイ
オード２，４に発生する電圧を各々Ｖ２，Ｖ４とする
と、 Ｖ２＝（ｋＴ／ｑ）・ｌｎ（Ｉ２／Ｉｓ） Ｖ４＝（ｋＴ／ｑ）・ｌｎ｛Ｉ４／（Ｘ・Ｉｓ）｝ となる。ここで、ｋはボルツマン定数、Ｔは絶対温度、
ｑは電子の電荷、Ｉｓはダイオードの逆方向飽和電流で
ある。
【０００４】図６は図５に示した回路における演算増幅
器１の具体的構成例を示す回路図である。図５における
ダイオード２，４をダイオード接続されたＮＰＮトラン
ジスタで構成している。演算増幅器１は、ＰＮＰトラン
ジスタ２０，２１，２５、ＮＰＮトランジスタ２２Ｂ，
２３，２４，２６、定電流源２７，２８、コンデンサ２
９よりなる。
器１の具体的構成例を示す回路図である。図５における
ダイオード２，４をダイオード接続されたＮＰＮトラン
ジスタで構成している。演算増幅器１は、ＰＮＰトラン
ジスタ２０，２１，２５、ＮＰＮトランジスタ２２Ｂ，
２３，２４，２６、定電流源２７，２８、コンデンサ２
９よりなる。
【０００５】トランジスタ２０，２１は差動対を構成す
る。トランジスタ２０，２１のエミッタ共通接続点は定
電流源２７を介して電源に接続されている。トランジス
タ２０のベースは抵抗５とダイオード２（ダイオード接
続されたトランジスタ）との共通接続点に接続されてい
る。トランジスタ２１のベースは抵抗３と抵抗６との共
通接続点に接続されている。
る。トランジスタ２０，２１のエミッタ共通接続点は定
電流源２７を介して電源に接続されている。トランジス
タ２０のベースは抵抗５とダイオード２（ダイオード接
続されたトランジスタ）との共通接続点に接続されてい
る。トランジスタ２１のベースは抵抗３と抵抗６との共
通接続点に接続されている。
【０００６】トランジスタ２２Ｂとトランジスタ２３は
トランジスタ２２Ｂを基準トランジスタとするカレント
ミラー回路を構成する。トランジスタ２２Ｂとトランジ
スタ２３のエミッタ面積比は１：１である。トランジス
タ２２Ｂとトランジスタ２３のエミッタ面積比を１：１
に設定することにより演算増幅器１の入力オフセット電
圧がほぼ０になるようにしている。トランジスタ２２Ｂ
は、コレクタがトランジスタ２０のコレクタに、エミッ
タが接地に各々接続され、ベースが自身のコレクタに接
続されている。トランジスタ２３は、コレクタがトラン
ジスタ２１のコレクタに、エミッタが接地に、ベースが
トランジスタ２２Ｂのベースに各々接続されている。コ
ンデンサ２９は発振防止用のコンデンサであり、トラン
ジスタ２３のベース・コレクタ間に接続されている。
トランジスタ２２Ｂを基準トランジスタとするカレント
ミラー回路を構成する。トランジスタ２２Ｂとトランジ
スタ２３のエミッタ面積比は１：１である。トランジス
タ２２Ｂとトランジスタ２３のエミッタ面積比を１：１
に設定することにより演算増幅器１の入力オフセット電
圧がほぼ０になるようにしている。トランジスタ２２Ｂ
は、コレクタがトランジスタ２０のコレクタに、エミッ
タが接地に各々接続され、ベースが自身のコレクタに接
続されている。トランジスタ２３は、コレクタがトラン
ジスタ２１のコレクタに、エミッタが接地に、ベースが
トランジスタ２２Ｂのベースに各々接続されている。コ
ンデンサ２９は発振防止用のコンデンサであり、トラン
ジスタ２３のベース・コレクタ間に接続されている。
【０００７】トランジスタ２４はダイオード接続され、
コレクタが定電流源２８を介して電源に接続されてい
る。トランジスタ２５は、ベースがトランジスタ２３の
コレクタに、エミッタがトランジスタ２４のエミッタ
に、コレクタが接地に各々接続されている。トランジス
タ２６は、コレクタが電源に、エミッタが出力端子１０
０に、ベースがトランジスタ２４のコレクタに各々接続
されている。
コレクタが定電流源２８を介して電源に接続されてい
る。トランジスタ２５は、ベースがトランジスタ２３の
コレクタに、エミッタがトランジスタ２４のエミッタ
に、コレクタが接地に各々接続されている。トランジス
タ２６は、コレクタが電源に、エミッタが出力端子１０
０に、ベースがトランジスタ２４のコレクタに各々接続
されている。
【０００８】次に動作について説明する。ダイオード２
で発生した電圧Ｖ２（（ｋＴ／ｑ）・ｌｎ（Ｉ２／Ｉ
ｓ））がそのまま演算増幅器１の非反転端子電圧Ｖ２ｂ
となる。一方、ダイオード４で発生した電圧Ｖ４（（ｋ
Ｔ／ｑ）・ｌｎ｛Ｉ４／（Ｘ・Ｉｓ）｝）と抵抗３で発
生した電圧Ｖ３（＝Ｉ４・Ｒ３）との和が反転端子電圧
Ｖ１ｂとなる。反転端子電圧Ｖ１ｂはイマジナリーショ
ートの原理により非反転端子電圧Ｖ２ｂに等しくなるよ
うに動作する。つまり、（ｋＴ／ｑ）・ｌｎ（Ｉ２／Ｉ
ｓ）＝（ｋＴ／ｑ）・ｌｎ｛Ｉ４／（Ｘ・Ｉｓ）｝＋Ｉ
４・Ｒ３になるように動作する。Ｉ２＝Ｉ４＝Ｉとなる
ように設定すると電圧Ｖ３（＝Ｉ４・Ｒ３）は（ｋＴ／
ｑ）・ｌｎＸとなる。つまり、Ｉ２＝Ｉ４＝Ｉに設定す
ると電圧Ｖ３は電流Ｉに関係なく温度に比例した電圧と
なる。
で発生した電圧Ｖ２（（ｋＴ／ｑ）・ｌｎ（Ｉ２／Ｉ
ｓ））がそのまま演算増幅器１の非反転端子電圧Ｖ２ｂ
となる。一方、ダイオード４で発生した電圧Ｖ４（（ｋ
Ｔ／ｑ）・ｌｎ｛Ｉ４／（Ｘ・Ｉｓ）｝）と抵抗３で発
生した電圧Ｖ３（＝Ｉ４・Ｒ３）との和が反転端子電圧
Ｖ１ｂとなる。反転端子電圧Ｖ１ｂはイマジナリーショ
ートの原理により非反転端子電圧Ｖ２ｂに等しくなるよ
うに動作する。つまり、（ｋＴ／ｑ）・ｌｎ（Ｉ２／Ｉ
ｓ）＝（ｋＴ／ｑ）・ｌｎ｛Ｉ４／（Ｘ・Ｉｓ）｝＋Ｉ
４・Ｒ３になるように動作する。Ｉ２＝Ｉ４＝Ｉとなる
ように設定すると電圧Ｖ３（＝Ｉ４・Ｒ３）は（ｋＴ／
ｑ）・ｌｎＸとなる。つまり、Ｉ２＝Ｉ４＝Ｉに設定す
ると電圧Ｖ３は電流Ｉに関係なく温度に比例した電圧と
なる。
【０００９】反転端子電圧Ｖ１ｂ，非反転端子電圧Ｖ２
ｂは温度変化に応じ約−２ｍＡ／℃の割合で変化する。
したがって、電圧Ｖ３を抵抗３で電流に変換し、それを
抵抗６に流すことによりＲ６／Ｒ３倍の電圧Ｖ６（抵抗
Ｒ６での電圧降下）にさらに変換するにあたり、電圧Ｖ
６の温度特性を反転端子電圧Ｖ１ｂと逆の温度特性にな
るように設定しておけば、出力端子１００の電圧Ｖ３ｂ
は温度変化に依存しない電圧となる。また、抵抗３，６
の抵抗値を調整することにより電圧Ｖ３ｂを約２Ｖbe
（Ｖbeはダイオードでの電圧降下）に設定することがで
きる。
ｂは温度変化に応じ約−２ｍＡ／℃の割合で変化する。
したがって、電圧Ｖ３を抵抗３で電流に変換し、それを
抵抗６に流すことによりＲ６／Ｒ３倍の電圧Ｖ６（抵抗
Ｒ６での電圧降下）にさらに変換するにあたり、電圧Ｖ
６の温度特性を反転端子電圧Ｖ１ｂと逆の温度特性にな
るように設定しておけば、出力端子１００の電圧Ｖ３ｂ
は温度変化に依存しない電圧となる。また、抵抗３，６
の抵抗値を調整することにより電圧Ｖ３ｂを約２Ｖbe
（Ｖbeはダイオードでの電圧降下）に設定することがで
きる。
【００１０】
【発明が解決しようとする課題】従来のバンドギャップ
定電圧回路は以上のように構成されているので、素子数
が多く、また抵抗比，ダイオードのＰＮ接合面積比をと
る必要があり複雑であるという問題点があった。
定電圧回路は以上のように構成されているので、素子数
が多く、また抵抗比，ダイオードのＰＮ接合面積比をと
る必要があり複雑であるという問題点があった。
【００１１】この発明は上記のような問題点を解決する
ためになされたもので、素子数が少なく、比をとる素子
の数が少ないバンドギャップ定電圧回路を得ることを目
的とする。
ためになされたもので、素子数が少なく、比をとる素子
の数が少ないバンドギャップ定電圧回路を得ることを目
的とする。
【００１２】
【課題を解決するための手段】この発明に係る電圧発生
回路は、温度に比例した入力オフセット電圧を発生する
演算増幅器と、ダイオードを有し、前記演算増幅器の入
力オフセット電圧を増幅して得られる正の温度特性を持
つ第１の電圧と前記ダイオードに発生する負の温度特性
を持つ第２の電圧を加算することにより温度に依存しな
い電圧を得ることを特徴とする。
回路は、温度に比例した入力オフセット電圧を発生する
演算増幅器と、ダイオードを有し、前記演算増幅器の入
力オフセット電圧を増幅して得られる正の温度特性を持
つ第１の電圧と前記ダイオードに発生する負の温度特性
を持つ第２の電圧を加算することにより温度に依存しな
い電圧を得ることを特徴とする。
【００１３】
【作用】この発明においては、演算増幅器の入力オフセ
ット電圧を増幅して得られる正の温度特性を持つ第１の
電圧とダイオードに発生する負の温度特性を持つ第２の
電圧を加算することにより温度に依存しない電圧を得る
ようにしたので、ダイオードに発生する負の温度特性を
持つ第２の電圧と逆の温度特性を持つ電圧を演算増幅器
以外の他の素子により発生させる必要がなくなる。
ット電圧を増幅して得られる正の温度特性を持つ第１の
電圧とダイオードに発生する負の温度特性を持つ第２の
電圧を加算することにより温度に依存しない電圧を得る
ようにしたので、ダイオードに発生する負の温度特性を
持つ第２の電圧と逆の温度特性を持つ電圧を演算増幅器
以外の他の素子により発生させる必要がなくなる。
【００１４】
【実施例】図１はこの発明に係るバンドギャップ定電圧
回路の一実施例を示す回路図である。図において、１０
は温度に比例した入力オフセット電圧（ｋＴ／ｑ）・ｌ
ｎＡを発生する演算増幅器である。演算増幅器１０の非
反転端子はダイオード１１を介して接地されている。反
転端子と非反転端子との間には抵抗１２が接続されてい
る。演算増幅器１０の出力端子１００は抵抗１３を介し
て反転端子に接続されている。
回路の一実施例を示す回路図である。図において、１０
は温度に比例した入力オフセット電圧（ｋＴ／ｑ）・ｌ
ｎＡを発生する演算増幅器である。演算増幅器１０の非
反転端子はダイオード１１を介して接地されている。反
転端子と非反転端子との間には抵抗１２が接続されてい
る。演算増幅器１０の出力端子１００は抵抗１３を介し
て反転端子に接続されている。
【００１５】図２は図１に示した演算増幅器１０の具体
的回路構成を示す回路図である。図６に示した従来の演
算増幅器との相違点は、トランジスタ２２Ｂをトランジ
スタ２２Ａに置き換えたことである。トランジスタ２２
Ａとトランジスタ２３のエミッタ面積比を従来と異なり
Ａ：１になるように設定している。演算増幅器１０のそ
の他の構成は図６に示した従来回路と同様である。
的回路構成を示す回路図である。図６に示した従来の演
算増幅器との相違点は、トランジスタ２２Ｂをトランジ
スタ２２Ａに置き換えたことである。トランジスタ２２
Ａとトランジスタ２３のエミッタ面積比を従来と異なり
Ａ：１になるように設定している。演算増幅器１０のそ
の他の構成は図６に示した従来回路と同様である。
【００１６】まず、演算増幅器１０の入力オフセット電
圧が（ｋＴ／ｑ）・ｌｎＡとなる動作について図２を用
いて説明する。トランジスタ２０，２１のベースに等し
い電圧が入力されたとする。このときトランジスタ２５
のベース電流を無視すると定電流源２７からの電流はト
ランジスタ２２Ａ，２３によりＡ：１に分割される。そ
のため反転端子電圧Ｖ１ａと非反転端子電圧Ｖ２ａとの
間には（ｋＴ／ｑ）・ｌｎＡの電位差が生じ、この電位
差が入力オフセツト電圧となる。
圧が（ｋＴ／ｑ）・ｌｎＡとなる動作について図２を用
いて説明する。トランジスタ２０，２１のベースに等し
い電圧が入力されたとする。このときトランジスタ２５
のベース電流を無視すると定電流源２７からの電流はト
ランジスタ２２Ａ，２３によりＡ：１に分割される。そ
のため反転端子電圧Ｖ１ａと非反転端子電圧Ｖ２ａとの
間には（ｋＴ／ｑ）・ｌｎＡの電位差が生じ、この電位
差が入力オフセツト電圧となる。
【００１７】次に、ここで、ダイオード１１に流れる電
流をＩ１１、抵抗１２の抵抗値をＲ１２、抵抗１３の抵
抗値をＲ１３、出力端子１００の電位をＶ３ａ、ダイオ
ード１１の飽和電流をＩｓ１１とすると、 Ｖ１ａ−Ｖ２ａ＝（ｋＴ／ｑ）・ｌｎＡ Ｖ２ａ＝（ｋＴ／ｑ）・ｌｎ（Ｉ１１／Ｉｓ１１） Ｉ１１＝（Ｖ１ａ−Ｖ２ａ）／Ｒ１２ Ｖ３ａ＝Ｖ１ａ＋Ｉ１１・Ｒ１３の関係が成り立つ。こ
れらの式より、 Ｖ３ａ＝（ｋＴ／ｑ）・ｌｎ［｛Ａ・（ｋＴ／ｑ）・ｌ
ｎＡ｝／（Ｒ１２・Ｉｓ１１）］＋｛Ｒ１３・（ｋＴ／
ｑ）・ｌｎＡ｝／Ｒ１２ が成立する。
流をＩ１１、抵抗１２の抵抗値をＲ１２、抵抗１３の抵
抗値をＲ１３、出力端子１００の電位をＶ３ａ、ダイオ
ード１１の飽和電流をＩｓ１１とすると、 Ｖ１ａ−Ｖ２ａ＝（ｋＴ／ｑ）・ｌｎＡ Ｖ２ａ＝（ｋＴ／ｑ）・ｌｎ（Ｉ１１／Ｉｓ１１） Ｉ１１＝（Ｖ１ａ−Ｖ２ａ）／Ｒ１２ Ｖ３ａ＝Ｖ１ａ＋Ｉ１１・Ｒ１３の関係が成り立つ。こ
れらの式より、 Ｖ３ａ＝（ｋＴ／ｑ）・ｌｎ［｛Ａ・（ｋＴ／ｑ）・ｌ
ｎＡ｝／（Ｒ１２・Ｉｓ１１）］＋｛Ｒ１３・（ｋＴ／
ｑ）・ｌｎＡ｝／Ｒ１２ が成立する。
【００１８】上式における右辺第１項は、ダイオード１
１の順方向電圧を示しており、その温度係数は約−２ｍ
Ｖ／℃である。右辺第２項は入力オフセット電圧が増幅
された電圧であり、第１項の温度係数をキャンセルする
ための項である。第２項において比の値Ａおよび抵抗値
Ｒ１２，Ｒ１３を第２項の温度係数が約＋２ｍＶ／℃に
なるように設定すれば出力電圧Ｖ３ａは温度変化に無関
係の電圧となるとともに、出力電圧Ｖ３ａを従来と同様
２Ｖbeに設定することができる。
１の順方向電圧を示しており、その温度係数は約−２ｍ
Ｖ／℃である。右辺第２項は入力オフセット電圧が増幅
された電圧であり、第１項の温度係数をキャンセルする
ための項である。第２項において比の値Ａおよび抵抗値
Ｒ１２，Ｒ１３を第２項の温度係数が約＋２ｍＶ／℃に
なるように設定すれば出力電圧Ｖ３ａは温度変化に無関
係の電圧となるとともに、出力電圧Ｖ３ａを従来と同様
２Ｖbeに設定することができる。
【００１９】このように、演算増幅器１０により発生さ
れた温度に比例した入力オフセット電圧を増幅して得ら
れる正の温度特性を持つ電圧とダイオード１１の発生す
る負の温度特性を持つ電圧とを加算して温度に依存しな
い電圧を得るようにしたので、従来のようにダイオード
のＰＮ接合面積の比をとる必要がなく、かつ素子数が少
なくなる。
れた温度に比例した入力オフセット電圧を増幅して得ら
れる正の温度特性を持つ電圧とダイオード１１の発生す
る負の温度特性を持つ電圧とを加算して温度に依存しな
い電圧を得るようにしたので、従来のようにダイオード
のＰＮ接合面積の比をとる必要がなく、かつ素子数が少
なくなる。
【００２０】なお、上記実施例では（ｋＴ／ｑ）・ｌｎ
Ａの入力オフセット電圧を発生させるのにトランジスタ
２２Ａ，２３のエミッタ面積比をＡ：１としたが、トラ
ンジスタ２２Ａ，２３のエミッタ面積比を１：１にし、
トランジスタ２０，２１のエミッタ面積比をＡ：１とし
ても上記実施例と同様の効果が得られる。
Ａの入力オフセット電圧を発生させるのにトランジスタ
２２Ａ，２３のエミッタ面積比をＡ：１としたが、トラ
ンジスタ２２Ａ，２３のエミッタ面積比を１：１にし、
トランジスタ２０，２１のエミッタ面積比をＡ：１とし
ても上記実施例と同様の効果が得られる。
【００２１】図３はこの発明の他の実施例を示す回路図
である。図において、３０は温度に比例した入力オフセ
ット電圧を発生する演算増幅器である。演算増幅器３０
の出力端子１００は反転端子に接続されおり、非反転端
子とＧＮＤとの間には抵抗３２とダイオード３３が直列
に接続されている。反転端子と非反転端子との間には抵
抗３１が接続されている。
である。図において、３０は温度に比例した入力オフセ
ット電圧を発生する演算増幅器である。演算増幅器３０
の出力端子１００は反転端子に接続されおり、非反転端
子とＧＮＤとの間には抵抗３２とダイオード３３が直列
に接続されている。反転端子と非反転端子との間には抵
抗３１が接続されている。
【００２２】図４は演算増幅器３０の具体的構成を示す
回路図である。ＮＰＮトランジスタ４０，４１は差動対
を構成する。トランジスタ４０のベースは抵抗３１と抵
抗３２の共通接続点に、エミッタがトランジスタ４１の
エミッタに各々接続されている。トランジスタ４０とト
ランジスタ４１のエミッタ共通接続点は、定電流源４２
を介してＧＮＤに接続されている。トランジスタ４１の
ベースは出力端子１００に接続されている。
回路図である。ＮＰＮトランジスタ４０，４１は差動対
を構成する。トランジスタ４０のベースは抵抗３１と抵
抗３２の共通接続点に、エミッタがトランジスタ４１の
エミッタに各々接続されている。トランジスタ４０とト
ランジスタ４１のエミッタ共通接続点は、定電流源４２
を介してＧＮＤに接続されている。トランジスタ４１の
ベースは出力端子１００に接続されている。
【００２３】ＰＮＰトランジスタ４３，４４はトランジ
スタ４３を基準とするカレントミラー回路を構成する。
トランジスタ４３とトランジスタ４４のエミッタ面積比
をＡ：１に設定しておく。トランジスタ４３は、エミッ
タが電源に、コレクタがトランジスタ４０のコレクタ
に、ベースが自身のコレクタに各々接続されている。ト
ランジスタ４４は、エミッタが電源に、コレクタがトラ
ンジスタ４１のコレクタに、ベースがトランジスタ４３
のベースに各々接続されている。ＮＰＮトランジスタ４
５は、コレクタが電源に、エミッタが出力端子１００
に、ベースがトランジスタ４４とトランジスタ４１のコ
レクタ共通接続点に各々接続されている。なお、図４の
回路においては図３で示したダイオード３３をダイオー
ド接続されたＮＰＮトランジスタにより構成している。
スタ４３を基準とするカレントミラー回路を構成する。
トランジスタ４３とトランジスタ４４のエミッタ面積比
をＡ：１に設定しておく。トランジスタ４３は、エミッ
タが電源に、コレクタがトランジスタ４０のコレクタ
に、ベースが自身のコレクタに各々接続されている。ト
ランジスタ４４は、エミッタが電源に、コレクタがトラ
ンジスタ４１のコレクタに、ベースがトランジスタ４３
のベースに各々接続されている。ＮＰＮトランジスタ４
５は、コレクタが電源に、エミッタが出力端子１００
に、ベースがトランジスタ４４とトランジスタ４１のコ
レクタ共通接続点に各々接続されている。なお、図４の
回路においては図３で示したダイオード３３をダイオー
ド接続されたＮＰＮトランジスタにより構成している。
【００２４】トランジスタ４３，４４のエミッタ面積比
をＡ：１に設定することにより上記実施例と同様、演算
増幅器３０の入力オフセット電圧が（ｋＴ／ｑ）・ｌｎ
Ａとなり温度に比例した電圧となる。このような構成に
しても出力端子１００には上記実施例と同様、温度に依
存しない電圧が出力される。
をＡ：１に設定することにより上記実施例と同様、演算
増幅器３０の入力オフセット電圧が（ｋＴ／ｑ）・ｌｎ
Ａとなり温度に比例した電圧となる。このような構成に
しても出力端子１００には上記実施例と同様、温度に依
存しない電圧が出力される。
【００２５】なお、上記実施例ではトランジスタ４３，
４４のエミッタ面積比をＡ：１して（ｋＴ／ｑ）・ｌｎ
Ａの入力オフセット電圧を発生させたが、トランジスタ
４３，４４のエミッタ面積比を１：１にし、トランジス
タ４０，４１のエミッタ面積比をＡ：１としても上記実
施例と同様の効果が得られる。
４４のエミッタ面積比をＡ：１して（ｋＴ／ｑ）・ｌｎ
Ａの入力オフセット電圧を発生させたが、トランジスタ
４３，４４のエミッタ面積比を１：１にし、トランジス
タ４０，４１のエミッタ面積比をＡ：１としても上記実
施例と同様の効果が得られる。
【００２６】さらに、図１に示した演算増幅器１０の構
成を図４に示した構成（差動入力部がＮＰＮトランジス
タ構成，能動負荷部がＰＮＰトランジスタ構成）にして
もよく、図３に示した演算増幅器３０の構成を図２に示
した構成（差動入力部がＰＮＰトランジスタ構成，能動
負荷部がＮＰＮトランジスタ構成）にしても同様の効果
が得られる。
成を図４に示した構成（差動入力部がＮＰＮトランジス
タ構成，能動負荷部がＰＮＰトランジスタ構成）にして
もよく、図３に示した演算増幅器３０の構成を図２に示
した構成（差動入力部がＰＮＰトランジスタ構成，能動
負荷部がＮＰＮトランジスタ構成）にしても同様の効果
が得られる。
【００２７】
【発明の効果】以上のようにこの発明によれば、演算増
幅器の入力オフセット電圧を増幅して得られる正の温度
特性を持つ第１の電圧とダイオードに発生する負の温度
特性を持つ第２の電圧を加算することにより温度に依存
しない電圧を得るようにしたので、ダイオードに発生す
る負の温度特性を持つ第２の電圧と逆の温度特性を持つ
電圧を演算増幅器以外の他の素子により発生させる必要
がなくなる。その結果、素子数が少なくなるとともに、
比をとる素子の数も少なくなるという効果がある。
幅器の入力オフセット電圧を増幅して得られる正の温度
特性を持つ第１の電圧とダイオードに発生する負の温度
特性を持つ第２の電圧を加算することにより温度に依存
しない電圧を得るようにしたので、ダイオードに発生す
る負の温度特性を持つ第２の電圧と逆の温度特性を持つ
電圧を演算増幅器以外の他の素子により発生させる必要
がなくなる。その結果、素子数が少なくなるとともに、
比をとる素子の数も少なくなるという効果がある。
【図１】この発明に係るバンドギャップ定電圧回路の第
１実施例を示す回路図である。
１実施例を示す回路図である。
【図２】図１に示した回路における演算増幅器の具体的
な回路構成を示す回路図である。
な回路構成を示す回路図である。
【図３】この発明の他の実施例を示す回路図である。
【図４】図３に示した回路における演算増幅器の具体的
な回路構成を示す回路図である。
な回路構成を示す回路図である。
【図５】従来のバンドギャップ定電圧回路を示す回路図
である。
である。
【図６】図５に示した回路の具体的な回路構成を示す回
路図である。
路図である。
１０ 演算増幅器 １１ ダイオード
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年４月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】図２は図１に示した演算増幅器１０の具体
的回路構成を示す回路図である。図６に示した従来の演
算増幅器との相違点は、トランジスタ２２Ｂをトランジ
スタ２２Ａに置き換えたことである。トランジスタ２２
Ａとトランジスタ２３のエミッタ面積比を従来と異なり
Ａ：１になるように設定している。
的回路構成を示す回路図である。図６に示した従来の演
算増幅器との相違点は、トランジスタ２２Ｂをトランジ
スタ２２Ａに置き換えたことである。トランジスタ２２
Ａとトランジスタ２３のエミッタ面積比を従来と異なり
Ａ：１になるように設定している。
Claims (1)
- 【請求項１】 温度に比例した入力オフセット電圧を発
生する演算増幅器と、ダイオードを有し、 前記演算増幅器の入力オフセット電圧を増幅して得られ
る正の温度特性を持つ第１の電圧と前記ダイオードに発
生する負の温度特性を持つ第２の電圧を加算することに
より温度に依存しない電圧を得ることを特徴とするバン
ドギャップ定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28761591A JPH05127766A (ja) | 1991-11-01 | 1991-11-01 | バンドギヤツプ定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28761591A JPH05127766A (ja) | 1991-11-01 | 1991-11-01 | バンドギヤツプ定電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05127766A true JPH05127766A (ja) | 1993-05-25 |
Family
ID=17719566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28761591A Pending JPH05127766A (ja) | 1991-11-01 | 1991-11-01 | バンドギヤツプ定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05127766A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251055A (ja) * | 2008-07-14 | 2008-10-16 | Ricoh Co Ltd | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 |
| JP2009048319A (ja) * | 2007-08-16 | 2009-03-05 | Seiko Instruments Inc | 基準電圧回路 |
| CN108508949A (zh) * | 2017-02-28 | 2018-09-07 | 恩智浦美国有限公司 | 电压参考电路 |
-
1991
- 1991-11-01 JP JP28761591A patent/JPH05127766A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009048319A (ja) * | 2007-08-16 | 2009-03-05 | Seiko Instruments Inc | 基準電圧回路 |
| JP2008251055A (ja) * | 2008-07-14 | 2008-10-16 | Ricoh Co Ltd | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 |
| CN108508949A (zh) * | 2017-02-28 | 2018-09-07 | 恩智浦美国有限公司 | 电压参考电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| JPH0561558A (ja) | 基準電圧発生回路 | |
| US6765431B1 (en) | Low noise bandgap references | |
| JPH0681013U (ja) | 電流源回路 | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| US4571536A (en) | Semiconductor voltage supply circuit having constant output voltage characteristic | |
| JPH10150332A (ja) | 差動回路 | |
| JPH065493B2 (ja) | 定電流供給回路 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JP2003344181A (ja) | 温度センサ回路 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH0954149A (ja) | 半導体磁電変換装置 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPS643371B2 (ja) | ||
| JP4239227B2 (ja) | 定電圧回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JPH0332094Y2 (ja) | ||
| JPH082738Y2 (ja) | 定電流回路 | |
| JP3036084B2 (ja) | 定電圧回路 | |
| JPH0828627B2 (ja) | 増幅回路 | |
| JPH036020Y2 (ja) | ||
| KR960008145Y1 (ko) | 전류원 회로 |