JPH0854969A - 汎用入出力インタフェース回路 - Google Patents

Abstract

(57)【要約】 【目的】 信号の伝送方式によらず、インタフェース回
路構成を統一する。 【構成】 出力切替部３において、端子Ｔ１をショート
プラグ７によりリレー３に接続し、ショートプラグ８に
より端子Ｔ２をリレー３に接続することにより、パルス
信号の出力インタフェースを構成する。また、ショート
プラグ７、８の接続を変更し、端子Ｔ１を保護抵抗２に
接続し、端子Ｔ２を接地点に接続することにより、レベ
ル信号の出力インタフェースを構成する。一方、入力切
替部２３において、ショートプラグ２５によりリレー２
１の正入力端子を電源に接続し、ショートプラグ２６に
より接地点を端子Ｔ４とするとともに、リレーの負入力
端子を端子Ｔ３とすることにより、パルス信号の入力イ
ンタフェースを構成する。また、ショートプラグ２５、
２６の接続を変更し、リレー２１を端子Ｔ３、Ｔ４に接
続することにより、レベル信号の入力インタフェースを
構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータの周辺装
置等における汎用入出力インタフェース回路に関するも
のである。

【０００２】

【従来の技術】従来、メーカーの異なる装置間の電源投
入、切断、障害発生時の通報等のインタフェースとして
リレーを用いたものがあった。このようなリレーインタ
フェースは、装置間の電気的絶縁が可能であり、スイッ
チ動作が遅いため、ノイズに強く、直流でも交流でも対
応可能といった各種の利点があった。このため、コンピ
ュータ用のインタフェースとして頻繁に用いられてい
る。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術には、次のような課題があった。即ち、パ
ルス信号方式又はレベル信号方式の各伝達方式の違いに
よりインタフェースにおけるリレーの周辺の回路が異な
っており、接続できる機種が限られてしまっていた。従
って、メーカーにより伝達方式が異なる場合、あるメー
カーの装置とは、接続可能だが、他のメーカーの装置と
は接続できず、別の回路で対応しなければならかった。
このため、開発費用、開発工数が２倍かかるという課題
があった。

【０００４】

【課題を解決するための手段】本発明の汎用入出力イン
タフェース回路は、上述した課題を解決するため、以下
の点を特徴とするものである。 （１） リレーを備える。 保護抵抗を備える。 他装置との正接続端子を、リレーの正出力端子及び保
護抵抗のいずれかと択一的に接続し、他装置との負接続
端子を、リレーの負出力端子及び接地点のいずれかと択
一的に接続する出力切替部を備える。

【０００５】（２） リレーを備える。 当該リレーの正出力端子に接続されたプルアップ抵抗
を備える。 リレーの正入力端子を、電源及び他装置との正接続端
子のいずれかと択一的に接続し、接地点及びリレーの負
入力端子のいずれかを他装置との負接続端子とする入力
切替部を備える。

【０００６】（３） リレーを備える。 保護抵抗及びプルアップ抵抗兼用の抵抗を備える。 リレーの正入力端子を、電源及び他装置との正接続端
子のいずれかと択一的に接続するか、無接続とする入力
切替部を備える。 抵抗を、リレーの正出力端子及び他装置との正接続端
子の双方又は他装置との正接続端子のみと接続するか、
抵抗を無接続としてリレーの正負出力端子及び他装置と
の正負接続端子を接続する出力切替部を備える。

【０００７】

【作用】

（１）出力切替部において、他装置との正接続端子をリ
レーの正出力端子に接続し、他装置との負接続端子を、
リレーの負出力端子に接続することにより、パルス信号
の出力インタフェースを構成する。また、出力切替部に
おいて、他装置との正接続端子を保護抵抗に接続し、他
装置との負接続端子を接地点に接続することにより、レ
ベル信号の出力インタフェースを構成する。この結果、
同一の回路をパルス信号の出力インタフェースと、レベ
ル信号の出力インタフェースの両方に兼用することがで
きる。

【０００８】（２）入力切替部において、リレーの正入
力端子を電源に接続し、接地点を他装置との負接続端子
とするとともに、リレーの負入力端子を他装置との正入
力端子とすることにより、パルス信号の入力インタフェ
ースを構成する。また、入力切替部において、リレーの
正入力端子を他装置との正接続端子に接続し、リレーの
負入力端子を他装置との負接続端子とすることにより、
レベル信号の入力インタフェースを構成する。この結
果、同一の回路をパルス信号の入力インタフェースと、
レベル信号の入力インタフェースの両方に兼用すること
ができる。

【０００９】（３）入力切替部において、リレーの正入
力端子を電源に接続するとともに、出力切替部におい
て、抵抗を無接続としてリレーの正負出力端子及び他装
置との正負接続端子を接続することにより、パルス信号
の出力インタフェースを構成する。入力切替部におい
て、リレーの正入力端子を電源に接続するとともに、出
力切替部において、抵抗をリレーの正出力端子及び他装
置との正接続端子の双方に接続するとともに、リレーの
負出力端子を接地することにより、パルス信号の入力イ
ンタフェースを構成する。また、入力切替部において、
リレーの正入力端子を無接続とするとともに、出力切替
部において、抵抗を他装置との正接続端子のみと接続し
て他装置との負接続端子を接地することにより、レベル
信号の出力インタフェースを構成する。そして、入力切
替部において、リレーの正入力端子を他装置との正接続
端子に接続するとともに、出力切替部において、抵抗を
リレーの正出力端子及び他装置との正接続端子の双方と
接続してリレーの負出力端子を接地することにより、レ
ベル信号の入力インタフェースを構成する。この結果、
同一の回路をパルス信号の入力及び出力インタフェース
と、レベル信号の入力及び出力インタフェースの４通り
に兼用することができる。

【００１０】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。 （第１実施例）図１及び図２は、本発明の汎用入出力イ
ンタフェース回路の第１実施例のブロック図である。図
１は、パルス信号方式の場合であり、図２は、レベル信
号方式の場合である。また、図１（ａ）及び図２（ａ）
は、汎用出力インタフェースを示し、図１（ｂ）及び図
２（ｂ）は、汎用入力インタフェースを示す。図１
（ａ）及び図２（ａ）に示す回路は、リレー１、保護抵
抗２、出力切替部３等から成る。

【００１１】リレー１は、周知のように電磁コイル４
と、可動接点５とから成り、電磁コイル４への通電又は
無通電に応じて可動接点５を接続（メーク）又は切断
（ブレーク）する。この場合、可動接点５を通電時に接
続し無通電時に切断する方式、及び無通電時に接続し通
電時に切断する方式がある。このリレー１の入力端子に
は、電磁コイル４に流れる逆起電流により可動接点が逆
方向に動作するのを防止するための逆起電流防止用ダイ
オード６が接続されている。

【００１２】保護抵抗２は、ハイレベル又はロウレベル
のレベル信号によるデータ伝送の場合に使用されるもの
で、出力インタフェースから過電流が出力されるのを防
止するためのものである。出力切替部３は、図１（ａ）
に示す状態又は図２（ａ）に示す状態のいずれかに接続
状態を切り替えるためのものである。即ち、出力切替部
３は、６つの端子１１〜１６を備えており、中央の２つ
の端子１１、１２は、出力端子Ｔ１、Ｔ２に接続されて
いる。また、左側の２つの端子１３、１４は、リレー１
の出力端子に接続されている。そして、右側の２つの端
子１５、１６は、保護抵抗２及び接地点に接続されてい
る。

【００１３】ショートプラグ７、８は、出力切替部３の
隣接する２つの端子相互を短絡させる。これにより、図
１（ａ）に示す接続状態又は図２（ａ）に示す接続状態
のいずれかとする。図１（ａ）に示す接続状態では、リ
レー１の出力端子をインタフェースの出力端子Ｔ１、Ｔ
２に接続し、パルス信号の出力インタフェース回路を構
成する。図２（ａ）に示す接続状態では、保護抵抗２を
インタフェースの正出力端子Ｔ１に接続するとともに接
地点をインタフェースの負出力端子Ｔ２に接続し、レベ
ル信号の出力インタフェース回路を構成する。

【００１４】一方、図１（ｂ）及び図２（ｂ）に示す回
路は、リレー２１、プルアップ抵抗２２、入力切替部２
３から成る。リレー２１は、リレー１と同様の構成であ
り、逆起電流防止用ダイオード２４を備えている。プル
アップ抵抗２２は、リレー２１の出力レベルを保証する
ためのものである。即ち、プルアップ抵抗２２は、リレ
ー２１の正出力端子に接続されており、電源からの一定
電圧を供給する。これにより、リレー２１の可動接点の
接続時には、リレー２１の出力をロウレベルとし、切断
時には、リレー２１の出力をハイレベルとする。

【００１５】入力切替部２３は、４つの端子１７〜２０
から成る。中央の２つの端子１７、１８は、一方の端子
１７がリレー２１の正入力端子に接続されており、他方
の端子１８がインタフェースの一方の入力端子Ｔ４に接
続されている。また、リレーに接続された端子１７に隣
接する端子１９は、電源に接続されており、インタフェ
ースの入力端子Ｔ４に接続された端子１８に隣接する端
子２０は、接地点に接続されている。ショートプラグ２
５、２６は、隣接する端子を短絡することにより、図１
（ｂ）の接続状態又は図２（ｂ）の接続状態を構成す
る。図１（ｂ）の接続状態では、入力装置側の電源から
の電流をリレー２１に供給し、パルス信号によるデータ
伝送方式とする。図２（ｂ）の接続状態では、出力装置
側の電源からの電流を接続コード３０を介して入力装置
側のリレー２１に供給し、レベル信号によるデータ伝送
方式とする。

【００１６】次に、上述した装置の動作を説明する。ま
ず、出力制御の動作について説明する。パルス信号によ
る伝達方式の場合、図３（ａ）のブロック図に示すよう
に自装置６０の制御部６１が書込レジスタ６２に対して
パルス信号を書き込む。書込レジスタ６２に値が書き込
まれると、汎用出力インタフェース６３のリレーを動作
させ、図３（ｂ）に示すように、端子台６４、接続コー
ド３０を介して、図示しない他装置へ接点のメーク、ブ
レーク動作を伝達する。この動作をさせるため、図１
（ａ）において、ショートプラグ７、８を図示の設定に
切り替える。また、入力端子ｔ１は、書込レジスタ６２
に接続される。

【００１７】制御部６１が書込レジスタ６２に“０”信
号を書き込んだ場合、入力端子ｔ１はロウレベルとな
り、リレー１の可動接点５をメークさせる。可動接点５
のメーク動作は、ショートプラグ７、８、端子台６４、
接続コード３０を介して他装置へ伝達される。制御部６
１が書込レジスタ６２に“１”信号を書き込んだ場合、
入力端子ｔ１はハイレベルとなり、リレー１の可動接点
５をブレークさせる。可動接点５のブレーク動作は、シ
ョートプラグ７、８、端子台６４、接続コード３０を介
して他装置へ伝達される。以上の動作の繰り返しによ
り、他装置に対して接点動作を伝達する。

【００１８】レベル信号による伝達方式の場合、自装置
６０の電源電圧をレベル変換することにより、端子台６
４、接続コード３０を介して他装置へ信号を伝達する。
この動作をさせるため、ショートプラグ７、８を図２
（ａ）に示す設定に切り替える。この場合、書込レジス
タ６２は使用しない。そして、保護抵抗２、ショートプ
ラグ７を介した接続端子Ｔ１と、接地された基底レベル
の接続端子Ｔ２との電位差を、他装置に対して伝達す
る。

【００１９】次に、入力制御の動作について説明する。
パルス信号による伝達方式の場合、図３（ａ）のブロッ
ク図に示すように、制御部６１がセンス方式、割込み方
式等の何らかの方法により、読出レジスタ６５からパル
ス信号を読み出し、認識する。即ち、他装置での接点動
作により、接続コード３０、端子台６４を介して汎用入
力インタフェース６６のリレーが動作し、読出レジスタ
６５に信号が入力される。この動作をさせるため、ショ
ートプラグ２５、２６を図１（ｂ）に示すように接続す
る。また、接続端子Ｔ３、Ｔ４を、読出レジスタ６５に
接続する。他装置の接点がメークすると、ショートプラ
グ２５、２６及び他装置の接点を経由して自装置６０の
リレーに電流が流れ、そのリレーの接点がメークする。

【００２０】リレーの接点がメークすると、接続端子ｔ
２がロウレベルとなり、制御部６１は読出レジスタ６５
から“０”信号を読み出せるようになる。他装置の接点
がブレークすると、電流経路の切断により自装置６０の
リレーに電流が流れなくなり、リレーの接点がブレーク
する。リレーの接点がブレークすると、接続端子ｔ２が
ハイレベルとなり、制御部６１は読出レジスタ６５から
“１”信号を読み出せるようになる。上述した動作の繰
り返し及び読出レジスタ６５からの読み出し動作の繰り
返しにより、制御部６１はパルス信号を認識する。レベ
ル信号による伝達方式の場合も、パルス信号による伝達
方式の場合と同様に、図３（ａ）のブロック図に示すよ
うに自装置６０の制御部６１がセンス方式、割込み方式
等の何らかの方法により読出レジスタ６５からパルス信
号を読み出し、認識する。

【００２１】即ち、他装置からの入力電流が接続コード
３０、端子台６４を介して供給されることにより、汎用
入力インタフェース６６のリレーが動作し、読出レジス
タ６５に信号が入力される。この動作をさせるため、シ
ョートプラグ２５を図２（ｂ）に示すように接続する。
また、接続端子Ｔ３、Ｔ４を読出レジスタ６５に接続す
る。他装置において、電位差が生じ、かつ自装置６０に
電流が流れ込むと、ショートプラグ２５を介して自装置
６０のリレーに電流が流れ、リレー２１の接点がメーク
する。リレー２１の接点がメークすると、接続端子ｔ２
がロウレベルとなり、読出レジスタ６５から“０”信号
を読み出せるようになる。

【００２２】他装置の電位差が無くなり、自装置への電
流の流れ込みが無くなると、自装置６０のリレー２１に
電流が流れず、リレー２１の接点がブレークする。リレ
ー２１の接点がブレークすると、接続端子ｔ２がハイレ
ベルとなり、読出レジスタ６５から“１”信号を読み出
せるようになる。上述した動作の繰り返し及び読出レジ
スタ６５からの読み出し動作の繰り返しにより、制御部
６１はレベル信号を認識する。以上のようにして、パル
ス信号による伝達方式とレベル信号による伝達方式の両
方に対応した汎用入力インタフェース回路及び汎用出力
インタフェース回路をそれぞれ実現するようにしたの
で、伝達方式の違いにより接続できる他装置が限定され
ることがなく、システムの構築のための開発費用及び開
発工数を半減させることができる。

【００２３】（第２実施例）図４及び図５は、本発明の
汎用入出力インタフェース回路の第２実施例のブロック
図である。図４は、パルス信号方式の場合であり、図５
は、レベル信号方式の場合である。また、図４（ａ）及
び図５（ａ）は、汎用出力インタフェースを示し、図４
（ｂ）及び図５（ｂ）は、汎用入力インタフェースを示
す。図１（ａ）、（ｂ）及び図２（ａ）、（ｂ）に示す
回路は、リレー３１、抵抗３２、入力切替部３３、出力
切替部３４から成る。リレー３１は、リレー１と同様の
構成であり、逆起電流防止用ダイオード３５を備えてい
る。抵抗３２は、電源電圧を出力する際の保護抵抗と、
装置内部のレベルを保証するためのプルアップ抵抗を兼
用する。

【００２４】入力切替部３３は、リレー３１の入力端子
への接続を切り替えるためのものである。即ち、入力切
替部は、４つの端子４１〜４４を備えており、これらの
端子は正方形の各頂点の位置にそれぞれ設けられてい
る。そして、その正方形の一辺にある一方の端子４１
は、リレー３１の正入力端子に接続されており、他方の
端子４２は、インタフェースの負入力端子ｔ２に接続さ
れている。更に、一方の端子４１に隣接する端子４３
は、電源に接続されており、他方の端子４２に隣接する
端子４４は、接地点に接続されている。

【００２５】出力切替部３４は、リレー３１の出力端子
への接続を切り替えるためのものである。即ち、出力切
替部３４は、正方形の各頂点の位置に設けられた４つの
端子４５〜５２の２組から成る。各組の端子の各一辺に
ある一方の各端子４５、４９は、それぞれリレーの正負
の各出力端子に接続されており、他方の各端子４６、５
０は、インタフェースの各出力端子Ｔ１、Ｔ２に接続さ
れている。また、リレー３１の正入力端子に接続された
一方の端子４５に隣接する端子４７は電源に接続された
プルアップ抵抗３２に接続されている。そして、リレー
３１の負入力端子に接続された一方の端子４９に隣接す
る端子５１は接地点に接続されている。更に、他方の各
端子４８、５２は隣接する各端子４６、５０に短絡され
ている。

【００２６】これらの入力切替部３３及び出力切替部３
４により、インタフェース回路は、パルス信号及びレベ
ル信号のいずれの入出力にも適用することができる。シ
ョートプラグ３６〜４０は、入力切替部３３及び出力切
替部３４の所定の隣接する端子を短絡させる。図４
（ａ）では、隣接する端子４１、４３を短絡し、隣接す
る端子４２、４４を短絡することにより、リレーの正入
力端子に電源を接続し、内部入力端子ｔ２を接地する。
また、隣接する端子４５、４６を短絡し、隣接する端子
４９、５０を短絡することにより、リレーの各出力端子
を外部出力端子Ｔ１、Ｔ２に短絡させる。これにより、
パルス信号の出力インタフェース回路を構成する。図４
（ｂ）では、隣接する端子４１、４３を短絡し、隣接す
る端子４２、４４を短絡することにより、リレーの正入
力端子に電源を接続し、外部負入力端子を接地する。ま
た、隣接する端子４５、４６を短絡し、隣接する端子４
７、４８を短絡することにより、リレーの正出力端子を
電源に接続されたプルアップ抵抗に接続するとともに、
内部正出力端子ｔ３に短絡させる。そして、隣接する端
子４９、５１を短絡することにより、リレーの負出力端
子を接地する。これにより、パルス信号の入力インタフ
ェース回路を構成する。

【００２７】また、図５（ａ）では、隣接する端子４
７、４８を短絡し、隣接する端子５１、５２を短絡する
ことにより、外部正出力端子Ｔ１を電源に接続されたプ
ルアップ抵抗３２に接続するとともに、外部負出力端子
Ｔ２を接地する。これにより、レベル信号の出力インタ
フェース回路を構成する。そして、図５（ｂ）では、隣
接する端子４１、４２を短絡することにより、リレーの
正入力端子に外部正入力端子Ｔ３を短絡する。また、隣
接する端子４５、４６を短絡し、隣接する端子４７、４
８を短絡することにより、リレーの正出力端子を電源に
接続されたプルアップ抵抗３２に接続するとともに、内
部正出力端子ｔ３に短絡させる。そして、隣接する端子
４９、５１を短絡することにより、リレーの負出力端子
を接地する。これにより、レベル信号の入力インタフェ
ース回路を構成する。

【００２８】次に、上述した装置の動作を説明する。図
６（ａ）のブロック図に示すように、自装置７０におい
て、汎用入出力インタフェース回路を、汎用出力インタ
フェース回路７３として使用する場合は、図４（ａ）又
は図５（ａ）に示す接続を行なう。そして、端子ｔ１、
ｔ２は書込読出レジスタ７２に接続し、端子Ｔ１、Ｔ２
は図６（ｂ）に示すように端子台７４を介して接続コー
ド３０に接続する。一方、自装置７０において、汎用入
出力インタフェース回路を、汎用入力インタフェース回
路７５として使用する場合は、図４（ｂ）又は図５
（ｂ）に示す接続を行なう。そして、端子ｔ３、ｔ４は
書込読出レジスタ７２に接続し、端子Ｔ３、Ｔ４は図６
（ｂ）に示すように端子台７４を介して接続コード３０
に接続する。この場合、図６（ｂ）に示すように汎用入
力インタフェース回路７５は汎用出力インタフェース回
路７３の端子の前後を反転させ、図４（ｂ）又は図５
（ｂ）に示す接続に変更することにより、同一の回路で
兼用できる。

【００２９】図６（ａ）における制御部７１の動作は、
図３（ａ）における制御部６１の動作と全く同様とな
る。従って、詳細な動作の説明は重複することになるの
で、省略する。このようにして、同じインタフェース回
路を汎用入力用と汎用出力用に切り替えられるようにし
たので、システムの変更に際し、変更の前後で入出力数
の違いが生じても部品を変更する必要がなく、費用を節
約できる。

【００３０】尚、本発明は上述した実施例に限定される
ものではなく、種々の変形が可能であることはもちろん
である。例えば、ショートプラグに限らず、半田付け、
ネジ止め等により端子間を結線するようにしてもよい
し、あるいは切替スイッチにより構成してもよい。ま
た、このような切替スイッチをソフトウェア制御により
切り替えるようにしてもよい。

【００３１】

【発明の効果】以上説明したように、本発明の汎用入出
力インタフェース回路によれば、入力切替部及び出力切
替部のいずれか一方又は双方により同一の回路をパルス
信号方式又はレベル信号方式あるいは入力用及び出力用
のいずれにも使用できるようにしたので、パルス信号方
式又はレベル信号方式の各伝達方式の双方に対応した汎
用のインタフェースを提供することができる。また、入
力用及び出力用の双方に対応したインタフェースを提供
することができる。従って、メーカーにより伝達方式が
異なる場合にも、インタフェース回路の種類は１つに統
一することができる。このため、２種類以上のインタフ
ェース回路を用意する必要はなく、システムの開発費
用、開発工数を削減することができる。

【図面の簡単な説明】

【図１】本発明に係るパルス信号のインタフェース回路
の第１実施例のブロック図である。

【図２】本発明に係るレベル信号のインタフェース回路
の第１実施例のブロック図である。

【図３】本発明の汎用入力及び汎用出力インタフェース
の接続例の説明図である。

【図４】本発明に係るパルス信号のインタフェース回路
の第２実施例のブロック図である。

【図５】本発明に係るレベル信号のインタフェース回路
の第２実施例のブロック図である。

【図６】本発明の汎用入出力インタフェースの接続例の
説明図である。

【符号の説明】

１、２１、３１ リレー ２ 保護抵抗 ３、３４ 出力切替部 ２２ プルアップ抵抗 ２３、３３ 入力切替部 ３２ 保護抵抗及びプルアップ抵抗兼用の抵抗

Claims (3)

【特許請求の範囲】
1. 【請求項１】 リレーと、 保護抵抗と、 他装置との正接続端子を、前記リレーの正出力端子及び
   前記保護抵抗のいずれかと択一的に接続し、他装置との
   負接続端子を、前記リレーの負出力端子及び接地点のい
   ずれかと択一的に接続する出力切替部とから成ることを
   特徴とする汎用出力インタフェース回路。
2. 【請求項２】 リレーと、 当該リレーの正出力端子に接続されたプルアップ抵抗
   と、 前記リレーの正入力端子を、電源及び他装置との正接続
   端子のいずれかと択一的に接続し、接地点及び前記リレ
   ーの負入力端子のいずれかを他装置との負接続端子とす
   る入力切替部とから成ることを特徴とする汎用入力イン
   タフェース回路。
3. 【請求項３】 リレーと、 保護抵抗及びプルアップ抵抗兼用の抵抗と、 前記リレーの正入力端子を、電源及び他装置との正接続
   端子のいずれかと択一的に接続するか、無接続とする入
   力切替部と、 前記抵抗を、前記リレーの正出力端子及び他装置との正
   接続端子の双方又は他装置との正接続端子のみと接続す
   るか、前記抵抗を無接続として前記リレーの正出力端子
   及び他装置との正接続端子を接続する出力切替部とから
   成ることを特徴とする汎用入出力インタフェース回路。