JPH086047A - アクティブマトリクス基板の検査方法 - Google Patents

Abstract

(57)【要約】 【目的】 高価な検査システムや複雑な測定系を用いず
に、液晶注入前に表示部内の隣接するデータ信号線間の
短絡欠陥、隣接する画素電極間の短絡欠陥、および画素
電極と隣接するデータ信号線との短絡欠陥を検査する。 【構成】 映像信号入力線１６ｂ、１６ｃの入力端子１
８ｂ、１８ｃに検査信号を入力してデータ信号駆動回路
１１を動作させて、映像信号入力線１６ａの入力端子１
８ａに生じる電位または電流を測定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置等に用い
られるアクティブマトリクス基板の検査方法に関する。

【０００２】

【従来の技術】従来より、液晶表示装置、ＥＬ表示装
置、プラズマ表示装置などの表示装置の駆動方式とし
て、マトリクス状に配列された画素電極の各々にスイッ
チング素子を接続して選択駆動することにより表示パタ
ーンを形成するアクティブマトリクス駆動方式が知られ
ている。このアクティブマトリクス駆動方式は、高コン
トラストな表示が可能であり、例えば、液晶テレビジョ
ン、ワードプロセッサ、コンピュータの端末表示装置な
どに実用化されている。また、画素電極を選択駆動する
スイッチング素子としては、ＴＦＴ（薄膜トランジス
タ）素子、ＭＩＭ（metal-insulator-metal）素子、Ｍ
ＯＳ（metal-oxide-semiconductor）トランジスタ素
子、ダイオード、バリスタなどが一般に知られている。

【０００３】アクティブマトリクス駆動方式の表示装置
に用いられるアクティブマトリクス基板は、画素電極と
画素電極を選択駆動するスイッチング素子とが形成され
た表示部と、表示部を駆動する駆動回路とを有する。従
来、この駆動回路は単結晶シリコンなどの集積回路をタ
ブボンドまたはＣＯＧ（チップオンガラス）ボンドなど
の方法により表示部が形成されたアクティブマトリクス
基板にボンディングして設けている。しかし、近年、表
示部と駆動回路とを同一基板上に同時に形成するドライ
バモノリシック型のアクティブマトリクス基板の研究が
盛んに行われている。通常のアクティブマトリクス基板
においては高価なドライバＬＳＩを多数必要とするが、
ドライバモノリシック型のアクティブマトリクス基板に
おいては、ドライバ回路は表示部に形成されるスイッチ
ング素子と同時に形成され、表示装置の低コスト化を図
ることができる。また、表示部の周辺のわずか数ｍｍの
領域に全ての周辺機能が集積化されるので、モジュール
全体をコンパクト化することができ、実装工程を簡略化
できるなど、アクティブマトリクス基板をドライバモノ
リシック化することによるメリットは大きい。

【０００４】図１に、ドライバモノリシック型のアクテ
ィブマトリクス基板を用いた液晶表示装置の一例を示
す。この液晶表示装置のアクティブマトリクス基板は、
複数の走査信号線６および複数のデータ信号線５が互い
に交差する状態で形成され、走査信号線およびデータ信
号線の交差部近傍にスイッチング素子としてのＴＦＴ７
と、ＴＦＴ７のドレイン電極に接続された画素容量９お
よび画素電極が形成されて表示部となっている。

【０００５】この基板上の表示部周辺には、ＴＦＴ７の
駆動を制御する走査信号を走査信号線６に出力する走査
信号駆動回路（ゲート駆動回路）１２と、データ信号線
５にデータ信号を出力するデータ信号駆動回路１１とが
形成されている。データ信号駆動回路１１はシフトレジ
スタ１３、データ信号が入力される映像信号入力端子１
８ａ、１８ｂ、１８ｃを各々備えた映像信号入力線１６
ａ、１６ｂ、１６ｃ、および映像信号入力線とデータ信
号線５との間に介在し、シフトレジスタ１３からの出力
によって制御されるアナログスイッチ１４から構成され
ている。

【０００６】かかる構成のアクティブマトリクス基板に
対し、対向電極が形成された対向基板を対向させ、アク
ティブマトリクス基板と対向基板との間に液晶が封入さ
れ、前記画素電極と対向電極との対向部分に、画素容量
９と並列に電気的容量として機能する画素８が形成され
る。また、各画素容量９の一方の端子およびデータ信号
線５の付加容量１５の一方の端子は、画素容量共通配線
１０を通じて画素容量接地端子１７に接続されて対向基
板上の対向電極と共に接地される。

【０００７】一般に、アクティブマトリクス基板におい
ては良品率が低く、その結果製造コストが高いことが問
題となる。ドライバモノリシック型のアクティブマトリ
クス基板の場合には駆動回路部よりも表示部の方が良品
率が低く、表示部の良品率の改善が大きな課題となって
いる。この良品率改善のためには欠陥の検査方法の開発
が不可欠である。特に、液晶注入前に検査を行って良品
と不良品とを振り分けることは、以後の工程でのコスト
削減および製造プロセスへの早期フィードバックにつな
がるので、重要な技術である。

【０００８】表示部を液晶注入前に検査する方法とし
て、例えば特開平５−１５８０５６号公報には、画素容
量接地端子に直流または方形波の信号を入力し、映像信
号入力端子に出力される信号から画素容量の短絡などの
画素欠陥を検出する方法が開示されている。また、特開
昭５７−３８４９８号公報には、各画素の付加容量への
信号書き込みおよび保持特性を調べることによって点欠
陥まで含めた検査を行う方法が開示されている。さら
に、特開平２−７２３９２号公報には、走査信号を入力
し、各データバスラインに流れる電流を測定することに
よって走査信号線とデータ信号線との間の短絡欠陥を検
査する方法が開示されている。

【０００９】

【発明が解決しようとする課題】上述のアクティブマト
リクス基板を液晶注入前に検査する方法には、以下のよ
うな問題があった。

【００１０】特開平５−１５８０５６号公報に開示され
ている方法では、各画素の画素容量の短絡欠陥および表
示部のＴＦＴのオープン／ショート欠陥は検査できる
が、隣接するデータ信号線間の短絡欠陥および隣接する
画素電極間の短絡欠陥を検査することができない。これ
らの欠陥モードは各々を構成する薄膜層のパターニング
時の異常によって高い頻度で発生するので検査項目とし
て重要であり、これらの欠陥モードを検出できないのは
大きな問題である。また、隣接するデータ信号線間で対
応する映像信号の極性を反転させる駆動法はフリッカを
抑制するのに有効であるが、この駆動方法を用いた場合
に隣接するデータ信号線間の短絡欠陥および隣接する画
素電極間の短絡欠陥があると、そこで映像信号がキャン
セルされる。このため、ノーマリホワイト表示において
は複数の信号線または複数の画素が輝線または輝点欠陥
なって、表示装置として致命的である。特開昭５７−３
８４９８号公報に開示されている方法では、隣接するデ
ータ信号線間の短絡欠陥および隣接する画素電極間の短
絡欠陥をも含む全ての欠陥モードについての検査を行う
ことが原理的に可能である。しかし、ドライバモノリシ
ック型アクティブマトリクス基板においては映像信号線
の寄生容量が数１０ｐＦのオーダーで非常に大きく、検
出される信号が数ｍＶという微小なものになるのでＳ／
Ｎを改善する必要がある。また、膨大な測定データを高
速で解析する必要があるので検査システムが非常に高価
なものになるという問題がある。特開平２−７２３９２
号公報に開示されている方法では、各データバスライン
毎にプロービングして電流値の測定を行う必要があるの
で測定系が非常に複雑になる。また、バスラインのピッ
チが数１０ｍｍという高精細の液晶表示装置では、プロ
ービング自体が困難になるという問題がある。

【００１１】本発明は、上記従来技術の問題点を解決す
るためになされたものであり、高価な検査システムや複
雑な測定系を用いなくても、表示部内の隣接するデータ
信号線間の短絡欠陥、隣接する画素電極間の短絡欠陥、
および画素電極と該画素電極に隣接するデータ信号線と
の短絡欠陥を検査することができるアクティブマトリク
ス基板の検査方法を提供することを目的とする。他の目
的は、画素容量の短絡欠陥を検査することができるアク
ティブマトリクス基板の検査方法を提供することにあ
る。

【００１２】

【課題を解決するための手段】本発明のアクティブマト
リクス基板の検査方法は、複数の走査信号線および複数
のデータ信号線が互いに交差する状態で形成され、該走
査信号線およびデータ信号線の交差部近傍にスイッチン
グ素子と該スイッチング素子に接続された画素電極およ
び画素容量とがマトリクス状に形成された基板上に、該
走査信号線にスイッチング素子を制御する走査信号を出
力する走査信号駆動回路と、該データ信号線にデータ信
号を出力するデータ信号駆動回路とが形成され、該デー
タ信号駆動回路にはデータ信号が入力される映像信号入
力端子を各々備えた映像信号入力線が複数本形成されて
いるアクティブマトリクス基板の検査方法であって、複
数の映像信号入力端子の一部に検査信号を入力してデー
タ信号駆動回路を動作させ、他の映像信号入力端子に生
じる電位または電流を測定することによりデータ信号線
間の短絡欠陥、画素電極間の短絡欠陥または画素電極と
該画素電極に隣接するデータ信号線との間の短絡欠陥を
検出するので、そのことにより上記目的が達成される。

【００１３】ある実施態様では、前記スイッチング素子
を全てオフ状態にして検査を行い、他の実施態様では、
前記スイッチング素子を全てオン状態にして検査を行
う。

【００１４】ある実施態様では、前記データ信号駆動回
路と共に走査信号回路も駆動させて検査を行う。

【００１５】本発明のアクティブマトリクス基板の検査
方法は、複数の走査信号線および複数のデータ信号線が
互いに交差する状態で形成され、該走査信号線およびデ
ータ信号線の交差部近傍にスイッチング素子と該スイッ
チング素子に接続された画素電極および画素容量とがマ
トリクス状に形成された基板上に、該走査信号線にスイ
ッチング素子を制御する走査信号を出力する走査信号駆
動回路と、該データ信号線にデータ信号を出力するデー
タ信号駆動回路とが形成され、該データ信号駆動回路に
はデータ信号が入力される映像信号入力端子を各々備え
た映像信号入力線が複数本形成されているアクティブマ
トリクス基板の検査方法であって、複数の映像信号入力
端子の一部に検査信号を入力して走査信号駆動回路を動
作させ、他の映像信号入力端子に生じる電位または電流
を測定することによりデータ信号線間の短絡欠陥、画素
電極間の短絡欠陥または画素電極と該画素電極に隣接す
るデータ信号線との間の短絡欠陥を検出するので、その
ことにより上記目的が達成される。

【００１６】ある実施態様では、前記データ信号駆動回
路内に設けられ、前記映像信号入力線と前記データ信号
線との間に介在するアナログスイッチを全てオン状態に
して検査を行う。

【００１７】本発明のアクティブマトリクス基板の検査
方法は、複数の走査信号線および複数のデータ信号線が
互いに交差する状態で形成され、該走査信号線およびデ
ータ信号線の交差部近傍にスイッチング素子と該スイッ
チング素子に接続された画素電極および画素容量とがマ
トリクス状に形成された基板上に、該走査信号線にスイ
ッチング素子を制御する走査信号を出力する走査信号駆
動回路と、該データ信号線にデータ信号を出力するデー
タ信号駆動回路とが形成され、該データ信号駆動回路に
はデータ信号が入力される映像信号入力端子を備えた映
像信号入力線が形成されているアクティブマトリクス基
板の検査方法であって、該映像信号入力端子に抵抗を介
して検査信号を入力してデータ信号駆動回路または走査
信号駆動回路を動作させ、該映像信号入力端子に生じる
電位または電流を測定することにより画素容量の短絡欠
陥を検出するので、そのことにより上記目的が達成され
る。

【００１８】本発明のアクティブマトリクス基板の検査
方法は、複数の走査信号線および複数のデータ信号線が
互いに交差する状態で形成され、該走査信号線およびデ
ータ信号線の交差部近傍にスイッチング素子と該スイッ
チング素子に接続された画素電極および画素容量とがマ
トリクス状に形成された基板上に、該走査信号線にスイ
ッチング素子を制御する走査信号を出力する走査信号駆
動回路と、該データ信号線にデータ信号を出力するデー
タ信号駆動回路とが形成され、該データ信号駆動回路に
はデータ信号が入力される映像信号入力端子を各々備え
た映像信号入力線が複数本形成されているアクティブマ
トリクス基板の検査方法であって、複数の映像信号入力
端子の一部に抵抗を介して検査信号を入力してデータ信
号駆動回路または走査信号駆動回路を動作させ、該映像
信号入力端子および他の映像信号入力端子に生じる電位
または電流を測定することにより画素容量の短絡欠陥、
データ信号線間の短絡欠陥、画素電極間の短絡欠陥また
は画素電極と該画素電極に隣接するデータ信号線との間
の短絡欠陥を検出するので、そのことにより上記目的が
達成される。

【００１９】ある実施態様では、前記データ信号駆動回
路内のサンプリングパルスのパルス幅をサンプリング周
期の２倍以上にして検査を行う。

【００２０】ある実施態様では、検査時の駆動周波数
を、実際に表示するときの駆動周波数以下、かつ、実際
に表示するときの駆動周波数の１／１００以上にして検
査を行う。

【００２１】ある実施態様では、前記映像信号入力端子
に１ｋΩ以上１ＭΩ以下の抵抗を接続して検査を行う。

【００２２】

【作用】複数の映像信号入力端子の一部に検査信号を入
力し、他の映像信号入力端子の電位または電流を測定す
る。表示部に形成されるスイッチング素子を全てオン状
態または全てオフ状態にしてデータ信号駆動回路を動作
させると、短絡欠陥を起こしている画素に対応するデー
タ信号線が選択されたタイミングで欠陥に対応した信号
が出力される。データ信号駆動回路内に設けられ、映像
信号入力線とデータ信号線との間に介在するアナログス
イッチを全てオンにして走査信号駆動回路を動作させる
と、短絡欠陥を起こしている画素に対応する走査信号線
が選択されたタイミングで欠陥に対応した信号が出力さ
れる。データ信号駆動回路と走査信号駆動回路とを同時
に動作させると、短絡欠陥を起こしている画素に対応す
る走査信号線が選択され、かつ、その画素に対応するデ
ータ信号線が選択されたタイミングで欠陥に対応した信
号が出力される。よって、データ信号線間の短絡欠陥、
画素電極間の短絡欠陥または画素電極とこの画素電極に
隣接するデータ信号線との間の短絡欠陥を検出すること
ができる。

【００２３】映像信号入力端子（複数形成されている場
合にはその一部）に抵抗を介して検査信号を入力し、映
像信号入力端子に生じる電流または電位の降下を測定す
ると、画素容量の短絡欠陥、データ信号線間の短絡欠
陥、画素電極間の短絡欠陥または画素電極とこの画素電
極に隣接するデータ信号線との間の短絡欠陥を検出する
ことができる。

【００２４】データ信号駆動回路内のサンプリングパル
スのパルス幅をサンプリング周期の２倍以上にして検査
を行うと、短絡欠陥に対応するパルスが重なった場合に
出力信号レベルが高くなる。よってＳ／Ｎを改善するこ
とができる。

【００２５】データ信号駆動回路および走査信号駆動回
路の駆動周波数を、実際に表示するときの駆動周波数以
下にすることにより、Ｓ／Ｎを改善することができる。
また、実際に表示するときの駆動周波数の１／１００以
上にすると測定時間を短かくすることができる。

【００２６】映像信号入力端子に、１ｋΩ以上１ＭΩ以
下の抵抗を波形整形用抵抗として接続して検査を行う
と、アドレスの特定を困難にすることなく、Ｓ／Ｎを改
善することができる。

【００２７】

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。

【００２８】（実施例１）この実施例では、図１に示し
たドライバモノリシック型のアクティブマトリクス基上
の隣接するデータ信号線間の短絡欠陥２１を検査する方
法について説明する。尚、この図において、液晶の封入
により形成される画素８および対向基板８ｂは、アクテ
ィブマトリクス基板の検査時には設けられていないもの
である。

【００２９】このアクティブマトリクス基板は、データ
信号駆動回路１１に３本の映像信号入力線１６ａ、１６
ｂ、１６ｃが並列に形成され、それぞれがシフトレジス
タ１３から出力される制御信号Ｘ１、Ｘ２、Ｘ３、Ｘ
４、・・・によって制御されるアナログスイッチ１４を
介して対応するデータ信号線５に接続されている。この
映像信号入力線１６ｂ、１６ｃの映像信号入力端子１８
ｂ、１８ｃに、画素容量接地端子１７に入力されるＧＮ
Ｄに対して＋５Ｖの直流バイアスを検査信号として印加
する。一方、映像信号線１６ａの映像信号入力端子１８
ａには波形整形用の抵抗Ｒを介して接地し、プローブを
接続してその電位をモニターする。また、走査信号駆動
回路１２は、全ての走査信号線６に対して非選択レベル
の信号を出力するようにされており、これにより表示部
の全てのＴＦＴ７がオフ状態となる。これは、例えば走
査信号駆動回路１２にシフトレジスタを設けた構成の場
合には、スタート信号を非選択に対応したレベルのＤＣ
信号とすることにより容易に実現することができる。こ
のようにＴＦＴ７を全てオフ状態とすると、仮りに隣接
する画素電極間の短絡欠陥２２または画素電極と隣接す
るデータ信号線との短絡欠陥２３が存在しても、これら
に対応する信号は出力されない。よって、検出される欠
陥を隣接するデータ信号線間の短絡欠陥２１と特定する
ことができる。この状態でデータ信号駆動回路１１を動
作させると、映像信号入力線１６ｂ、１６ｃに対応する
データ信号線Ｄ２、Ｄ３、Ｄ５、Ｄ６、・・・には入力
した検査信号に対応するバイアスが書き込まれる。一
方、映像信号入力線１６ａは抵抗Ｒを介して接地されて
いるので正常な場合にはＧＮＤとなり、対応するデータ
信号線Ｄ１、Ｄ４、・・・にはＧＮＤが書き込まれる。
データ信号線Ｄ３とＤ４との間に短絡欠陥２１がある場
合、制御信号Ｘ３によりデータ信号線Ｄ３に検査信号に
対応するバイアスが書き込まれると、同時にデータ信号
線Ｄ４にも同じバイアスが書き込まれる。このため制御
信号Ｘ４に対応するアナログスイッチ１４が開いた時
に、データ信号線Ｄ４に保持されている電荷が映像信号
入力線１６ａに入力される。よって、映像信号入力線１
６ａの電位をモニターすると、それに対応した信号が観
察される。

【００３０】制御信号（Ｘ１、Ｘ２、Ｘ３、Ｘ４、・・
・）の駆動タイミングおよび映像信号入力線１６ａに接
続されるプローブ波形の例を図２（ａ）に示す。また、
図２（ｂ）に示すように、制御信号Ｘ１、Ｘ２、Ｘ３、
Ｘ４、・・・のパルス幅をサンプリング周期の２倍以上
としてもよい。図２（ｂ）の駆動方法による場合、Ｘ３
とＸ４とが重なる時に短絡欠陥２１を通じて映像信号入
力線１６ａ、１６ｂ間にＤＣパスが形成される。よっ
て、図２（ａ）の駆動方法による場合に比べて出力信号
レベルが高まって、Ｓ／Ｎが改善されるという利点があ
る。

【００３１】この実施例では、実際の表示装置に用いら
れる場合の１／２の周波数でデータ信号駆動回路１１を
駆動し、映像信号入力線１６ａにＲ＝１００ｋΩの波形
整形用抵抗を接続した。これにより、プローブ波形の出
力信号レベルを数１００ｍＶのオーダーにすることがで
き、安価なシステムを用いて信号を検出して短絡欠陥を
有するデータ信号線のアドレスを特定するのに十分なＳ
／Ｎを得ることができた。

【００３２】上記実施例では電位をモニターして検査を
行っているが、本発明はこれに限らず、電流を測定して
も欠陥検査を行えることはもちろんである。このこと
は、以下の各実施例においても同様である。

【００３３】（実施例２）この実施例では、図１に示し
たドライバモノリシック型のアクティブマトリクス基上
の隣接するデータ信号線間の短絡欠陥２１および隣接す
る画素電極間の短絡欠陥２２について検査する方法を説
明する。

【００３４】この検査においては、データ信号駆動回路
１１と共に走査信号駆動回路１２も動作させ、それ以外
は実施例１と同様にして行う。このように両駆動回路を
動作させてプローブの出力波形を調べると、短絡欠陥を
起こしている画素に対応する走査信号線が選択され、か
つ、その画素に対応するデータ信号線が選択されたタイ
ミングで、実施例１の場合と類似した信号が出力され
る。それによって、隣接するデータ信号線間の短絡欠陥
２１および隣接する画素電極間の短絡欠陥２２を検査す
ることができる。

【００３５】この実施例の検査方法を用いて欠陥に対応
した信号が出力されるためには、表示部のＴＦＴ７を介
してデータ信号線５の付加容量１５および信号線の寄生
容量を充電する必要がある。このため、実際の表示装置
に用いられる場合の駆動周波数で駆動して測定を行うと
充電が不十分となり、欠陥に対応した信号を十分検出す
ることができない。また、通常、表示部には数１０万の
画素が形成されているので、その数１０万のアドレスに
対して信号レベルを高速で調べることは容易ではない。
よって駆動周波数を低くして測定を行うのが望ましい。

【００３６】なお、本実施例で検査される短絡欠陥２１
および２２のうちどちらの欠陥であるかの特定について
は、実施例１に基づいて短絡欠陥２１の特定がなされる
ことにより、短絡欠陥２２のみの特定が可能である。

【００３７】この実施例では、隣接するデータ信号線間
の短絡欠陥２１および隣接する画素電極２２間の短絡欠
陥について検査したが、画素電極とこの画素電極に隣接
するデータ信号線との間の短絡欠陥２３についても同様
の原理で検査することができる。その短絡欠陥２３の検
査は具体的には以下のようにして行われる。図１におい
て、短絡欠陥２３が存在する場合、映像信号入力端子１
８ｂにプローブを接続し、映像信号入力端子１８ｃに検
査信号を入力する。すると、対応する走査信号線６が選
択レベルとなる場合に、短絡欠陥２３およびＴＦＴ７を
通じてデータ信号線Ｄ３からＤ２へ充電され、画素電極
間の短絡欠陥２２のときと同様の信号が検出される。

【００３８】（実施例３）この実施例では、図１に示し
たドライバモノリシック型のアクティブマトリクス基上
の隣接する画素電極間の短絡欠陥２２または画素電極と
この画素電極に隣接するデータ信号線との間の短絡欠陥
２３について検査する方法を説明する。

【００３９】この実施例では、走査信号駆動回路１２を
全ての走査信号線６に対して選択レベルの信号を出力す
るように、表示部の全てのＴＦＴ７をオン状態として検
査を行う。これは、例えば走査信号駆動回路１２にシフ
トレジスタを設けた構成の場合には、スタート信号をス
タートパルスのパルス時のレベルとすることにより容易
に実現することができる。このようにＴＦＴ７を全てオ
ン状態とすると、実施例２の検査方法のように表示部の
ＴＦＴ７のインピーダンスが律速となるという問題は生
じない。

【００４０】この状態でデータ信号駆動回路を動作させ
てプローブでの出力波形を調べると、短絡欠陥を起こし
ている画素に対応するデータ信号線が選択されたタイミ
ングで、実施例１の場合と類似の信号が観察され、これ
により検査がなされる。但し、この検査方法では、隣接
するデータ信号線間の短絡欠陥２１および隣接する画素
電極間の短絡欠陥２２が検査される。隣接するデータ信
号線間の短絡欠陥２１が生じた場合には実施例１の方法
により検出できるので、実施例１の検査方法で検出され
ずに実施例３の検査方法で検出されたものを、隣接する
画素電極間の短絡欠陥２２または画素電極とこの画素電
極に隣接するデータ信号線との間の短絡欠陥２３と特定
することができる。以上により短絡欠陥２２または２３
のＸ方向のアドレスが特定される。

【００４１】次に、画素電極間の短絡欠陥２２のＹ方向
のアドレスを特定する方法について説明する。ここで
は、データ信号駆動回路１１の制御信号Ｘ１、Ｘ２、・
・・を全て選択レベルにしてアナログスイッチ１４を全
てオン状態にする。

【００４２】この状態で走査信号駆動回路１２を動作さ
せてプローブでの出力波形を調べると、短絡欠陥を起こ
している画素に対応する走査信号線６が選択されたタイ
ミングで、実施例１と同様な信号が観察されてＹ方向の
アドレスを特定することができる。この場合、表示部の
ＴＦＴ７のインピーダンスが律速となるが、波形整形用
抵抗Ｒを１０ｋΩ以上にすることによりＳ／Ｎを改善す
ることができた。また、Ｙ方向のアドレスを特定する場
合には、調べるべきアドレスが少なく高々１０００個程
度であるので、実施例２に比べて測定が容易である。こ
の実施例では、実際の表示装置に用いられる場合の約１
／５の周波数でデータ信号駆動回路１１および走査信号
駆動回路１２を駆動し、波形整形用抵抗Ｒ＝１００ｋΩ
で測定を行った。

【００４３】この実施例の検査方法では、映像信号入力
線１６ａ、１６ｂ間に画素電極の短絡欠陥が１個ある場
合には、その２次元アドレスを特定することができる
が、複数個ある場合には、それぞれの２次元アドレスを
完全に特定することができない。しかし、実際の製造工
程においては欠陥が少数個であればリペア等の対称とな
るためそのアドレスの特定が必要であるが、多数存在す
ればリペアによっても良品とすることができないので欠
陥の個数を知ることで十分実用的な検査となり得る。ま
た、この方法によりＹアドレスを特定すれば、実施例２
においてそのＹアドレス部分の信号のみを観測すればよ
いので、これらの方法の組み合わせにより効率的な検査
が可能である。

【００４４】上記実施例１〜３においては、図１に示す
ようなデータ駆動回路のシフトレジスタから出力される
１つの制御信号が１つのデータ信号線に対応するアクテ
ィブマトリクス基板に対して検査を行ったが、本発明は
それに限られず、複数の映像信号入力線が形成された構
成のアクティブマトリクス基板に対しても検査が可能で
ある。例えば、図３に示すように、各々映像信号入力端
子１８ａ、１８ｂ、１８ｃ、１８ｄを有する複数の映像
信号入力線１６ａ、１６ｂ、１６ｃ、１６ｄが形成さ
れ、複数のアナログスイッチ１４が１つのサンプリング
信号により制御されるアクティブマトリクス基板に対し
ても、同様に隣接するデータ信号線間の短絡欠陥、隣接
する画素電極間の短絡欠陥および画素電極と隣接するデ
ータ信号線との短絡欠陥を検出することができる。尚、
この図３において、画素８は、アクティブマトリクス基
板の検査時には設けられていないものである。

【００４５】また、上記実施例においては検出された短
絡欠陥が２２であるか２３であるかを決めることはでき
ないが、そのアドレスまでは解っているので、その部分
を顕微鏡で観察する等の方法によってどちらかの短絡欠
陥であるかを知ることは可能である。

【００４６】（実施例４）この実施例では、図４に示し
たドライバモノリシック型のアクティブマトリクス基上
の画素容量９の短絡欠陥を検査する方法について説明す
る。尚、この図において、画素８は、アクティブマトリ
クス基板の検査時には設けられていないものである。

【００４７】このアクティブマトリクス基板は、データ
信号駆動回路１１に、各々映像信号入力端子１８ａ、１
８ｂ、１８ｃ、１８ｄを有する４本の映像信号入力線１
６ａ、１６ｂ、１６ｃ、１６ｄが並列に形成され、複数
（図示例では４つ）の映像信号入力線に対してシフトレ
ジスタ１３から出力される１つの制御信号Ｘによって制
御されるアナログスイッチ１４を介し、各映像信号入力
線とこれらに対応するデータ信号線５とが接続されてい
る。

【００４８】この基板に対する本実施例での検査は以下
のように行われる。映像信号入力線１６ｄの映像信号入
力端子１８ｄに、抵抗を介して検査信号を入力する。一
方、映像信号線１６ａ、１６ｂ、１６ｃの映像信号入力
端子１８ａ、１８ｂ、１８ｃは、前記画素容量接地端子
に接続される配線と同様に接地する。また、走査信号駆
動回路１２は、全ての走査信号線６に対して選択レベル
の信号を出力するようにされており、これにより表示部
の全てのＴＦＴ７がオン状態となる。

【００４９】この状態でデータ信号駆動回路１１を動作
させる。このとき、短絡欠陥に対応するデータ信号線５
に接続されたアナログスイッチ１４が開くと、短絡欠
陥、ＴＦＴ７およびアナログスイッチ１４を通るＤＣパ
スが形成されて電流が流れる。この電流またはそれによ
り生じる電位降下を映像信号入力線１６ｄに接続された
プローブにより測定すると、短絡欠陥を検出することが
でき、これにより短絡欠陥のＸ方向のアドレスを特定す
ることができる。また、Ｙ方向のアドレスについては、
実施例３と同様の方法により特定することができる。

【００５０】但し、この実施例の検査方法では、隣接す
るデータ信号線間の短絡欠陥２１が生じた場合、隣接す
る画素電極間の短絡欠陥２２が生じた場合、および画素
電極とこの画素電極に隣接するデータ信号線との間に短
絡欠陥２３が生じた場合も、画素容量の短絡欠陥と同様
に検出される。よって、この実施例の検査方法を実施例
１〜３の検査方法と組み合わせることにより欠陥の種類
を特定することができる。

【００５１】以上、本発明の実施例について説明した
が、本発明はこれに限られず種々の変更が可能である。

【００５２】上記実施例１〜４において、図２（ｂ）に
示すように、データ信号駆動回路内のサンプリングパル
スのパルス幅をサンプリング周期の２倍以上にして検査
を行うと、短絡欠陥に対応するパルスが重なった場合に
出力信号レベルが高くなってＳ／Ｎを改善することがで
きる。

【００５３】データ信号駆動回路および走査信号駆動回
路の駆動周波数は、実際に表示するときの駆動周波数の
１／５にしたが、それ以外の周波数にしてもよい。Ｓ／
Ｎの観点からは実際に表示するときの駆動周波数以下に
するのが望ましく、また、測定時間の観点からは実際に
表示するときの駆動周波数の１／１００以上にするのが
望ましい。

【００５４】映像信号入力端子に波形整形用抵抗として
１０ｋΩまたは１００ｋΩの抵抗を接続したが、それ以
外の抵抗を用いてもよい。但し、１ＭΩを超える抵抗を
用いると放電の時定数が大きくなってアドレスの特定が
困難になり、１ｋΩ未満の抵抗を用いると抵抗のインピ
ーダンスが低いために出力パルスの高さが小さくなるの
で望ましくない。

【００５５】検査信号としては５Ｖ程度の直流バイアス
を印加したが、それ以外の検査信号を印加してもよい。

【００５６】欠陥による信号を検出する際に、電位を主
に測定するか電流を主に測定するかはＳ／Ｎと検出系の
感度とに応じて決定すればよく、プローブに直列に接続
される抵抗は適切な条件となるように設定することがで
きる。

【００５７】

【発明の効果】以上の説明から明らかなように、本発明
によれば、これまで高価な装置や複雑な測定系を用いな
ければ検出できなかった表示部内の隣接するデータ信号
線間の短絡欠陥、隣接する画素電極間の短絡欠陥、およ
び画素電極とこの画素電極に隣接するデータ信号線との
間の短絡欠陥を液晶注入前に容易に検査することがで
き、さらに画素容量の短絡欠陥も検査することができ
る。よって、アクティブマトリクス基板の良品率を改善
すると共に、検査時点で良品不良品とを振り分けて後工
程での製造コスト削減を行うことができる。また、欠陥
部分の特定を行って、そのデータを前工程へのフィード
バック情報として利用すると、欠陥の発生を未然に防止
することも可能となる。さらに、隣接するデータ信号線
間の短絡欠陥および隣接する画素電極間の短絡欠陥を検
出することができるので、隣接するデータ信号線間で対
応する映像信号の極性を反転させる駆動法を用いたノー
マリホワイト表示の液晶表示装置において、複数の信号
線または複数の画素が輝線または輝点欠陥となるのを防
ぐことができ、フリッカを抑制するのに有効である。

【図面の簡単な説明】

【図１】本発明の一実施例であるアクティブマトリクス
基板の検査方法を説明するための液晶表示装置の構成図
である。

【図２】本発明の一実施例であるアクティブマトリクス
基板の検査方法における駆動タイミングおよび欠陥に対
応する信号を示す概念図である。

【図３】本発明の他の実施例であるアクティブマトリク
ス基板の検査方法を説明するための液晶表示装置の構成
図である。

【図４】本発明の他の実施例であるアクティブマトリク
ス基板の検査方法を説明するための液晶表示装置の構成
図である。

【符号の説明】

５ データ信号線 ６ 走査信号線 ７ ＴＦＴ ８ 画素 ９ 画素容量 １０ 画素容量共通配線 １１ データ信号駆動回路 １２ 走査信号駆動回路（ゲート駆動回路） １３ シフトレジスタ １４ アナログスイッチ １５ 付加容量 １６ａ、１６ｂ、１６ｃ、１６ｄ 映像信号入力線 １７ 画素容量接地端子 １８ａ、１８ｂ、１８ｃ、１８ｄ 映像信号入力端子 ２１ 短絡欠陥 ２２ 短絡欠陥 ２３ 短絡欠陥

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数の走査信号線および複数のデータ信
   号線が互いに交差する状態で形成され、該走査信号線お
   よびデータ信号線の交差部近傍にスイッチング素子と該
   スイッチング素子に接続された画素電極および画素容量
   とがマトリクス状に形成された基板上に、該走査信号線
   にスイッチング素子を制御する走査信号を出力する走査
   信号駆動回路と、該データ信号線にデータ信号を出力す
   るデータ信号駆動回路とが形成され、該データ信号駆動
   回路にはデータ信号が入力される映像信号入力端子を各
   々備えた映像信号入力線が複数本形成されているアクテ
   ィブマトリクス基板の検査方法であって、 複数の映像信号入力端子の一部に検査信号を入力してデ
   ータ信号駆動回路を動作させ、他の映像信号入力端子に
   生じる電位または電流を測定することによりデータ信号
   線間の短絡欠陥、画素電極間の短絡欠陥または画素電極
   と該画素電極に隣接するデータ信号線との間の短絡欠陥
   を検出するアクティブマトリクス基板の検査方法。
2. 【請求項２】 前記データ信号駆動回路と共に走査信号
   回路も駆動させて検査を行う請求項１に記載のアクティ
   ブマトリクス基板の検査方法。
3. 【請求項３】 複数の走査信号線および複数のデータ信
   号線が互いに交差する状態で形成され、該走査信号線お
   よびデータ信号線の交差部近傍にスイッチング素子と該
   スイッチング素子に接続された画素電極および画素容量
   とがマトリクス状に形成された基板上に、該走査信号線
   にスイッチング素子を制御する走査信号を出力する走査
   信号駆動回路と、該データ信号線にデータ信号を出力す
   るデータ信号駆動回路とが形成され、該データ信号駆動
   回路にはデータ信号が入力される映像信号入力端子を各
   々備えた映像信号入力線が複数本形成されているアクテ
   ィブマトリクス基板の検査方法であって、 複数の映像信号入力端子の一部に検査信号を入力して走
   査信号駆動回路を動作させ、他の映像信号入力端子に生
   じる電位または電流を測定することによりデータ信号線
   間の短絡欠陥、画素電極間の短絡欠陥または画素電極と
   該画素電極に隣接するデータ信号線との間の短絡欠陥を
   検出するアクティブマトリクス基板の検査方法。
4. 【請求項４】 前記データ信号駆動回路内に設けられ、
   前記映像信号入力線と前記データ信号線との間に介在す
   るアナログスイッチを全てオン状態にして検査を行う請
   求項３に記載のアクティブマトリクス基板の検査方法。
5. 【請求項５】 複数の走査信号線および複数のデータ信
   号線が互いに交差する状態で形成され、該走査信号線お
   よびデータ信号線の交差部近傍にスイッチング素子と該
   スイッチング素子に接続された画素電極および画素容量
   とがマトリクス状に形成された基板上に、該走査信号線
   にスイッチング素子を制御する走査信号を出力する走査
   信号駆動回路と、該データ信号線にデータ信号を出力す
   るデータ信号駆動回路とが形成され、該データ信号駆動
   回路にはデータ信号が入力される映像信号入力端子を備
   えた映像信号入力線が形成されているアクティブマトリ
   クス基板の検査方法であって、 該映像信号入力端子に抵抗を介して検査信号を入力して
   データ信号駆動回路または走査信号駆動回路を動作さ
   せ、該映像信号入力端子に生じる電位または電流を測定
   することにより画素容量の短絡欠陥を検出するアクティ
   ブマトリクス基板の検査方法。
6. 【請求項６】 複数の走査信号線および複数のデータ信
   号線が互いに交差する状態で形成され、該走査信号線お
   よびデータ信号線の交差部近傍にスイッチング素子と該
   スイッチング素子に接続された画素電極および画素容量
   とがマトリクス状に形成された基板上に、該走査信号線
   にスイッチング素子を制御する走査信号を出力する走査
   信号駆動回路と、該データ信号線にデータ信号を出力す
   るデータ信号駆動回路とが形成され、該データ信号駆動
   回路にはデータ信号が入力される映像信号入力端子を各
   々備えた映像信号入力線が複数本形成されているアクテ
   ィブマトリクス基板の検査方法であって、 複数の映像信号入力端子の一部に抵抗を介して検査信号
   を入力してデータ信号駆動回路または走査信号駆動回路
   を動作させ、該映像信号入力端子および他の映像信号入
   力端子に生じる電位または電流を測定することにより画
   素容量の短絡欠陥、データ信号線間の短絡欠陥、画素電
   極間の短絡欠陥または画素電極と該画素電極に隣接する
   データ信号線との間の短絡欠陥を検出するアクティブマ
   トリクス基板の検査方法。