JPH0863202A - むだ時間を補償した制御装置 - Google Patents
むだ時間を補償した制御装置Info
- Publication number
- JPH0863202A JPH0863202A JP19445694A JP19445694A JPH0863202A JP H0863202 A JPH0863202 A JP H0863202A JP 19445694 A JP19445694 A JP 19445694A JP 19445694 A JP19445694 A JP 19445694A JP H0863202 A JPH0863202 A JP H0863202A
- Authority
- JP
- Japan
- Prior art keywords
- dead time
- transfer function
- controller
- response
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】
【目的】 応答時間に対する制御設計を簡単にする。
【構成】 コントローラ１２を、制御対象１３のむだ時
間ｅ-LSを除いた伝達関数Ａ／（１＋ＴPＳ）の逆数を１
次遅れ分（１＋ＴＳ）で割った伝達関数の応答設計部１
２1と、この応答設計部からの出力にむだ時間補償を加
える、むだ時間ｅ-LSを１次遅れ分（１＋ＴＳ）で割っ
た伝達関数のむだ時間補償部１２2とにより構成し、制
御系の入力から出力までの閉ループの伝達関数Ｇ
(S)を、Ｇ(S)＝（１／（１＋ＴS））・ｅ-LSで表せるよ
うにする。この伝達関数Ｇ(S)は１次遅れ分（１＋Ｔ
Ｓ）と、むだ時間ｅ-LSだけでできていて分母にｅ-LSが
入ってこないため、応答時間に対する制御設計が簡単に
なる。
間ｅ-LSを除いた伝達関数Ａ／（１＋ＴPＳ）の逆数を１
次遅れ分（１＋ＴＳ）で割った伝達関数の応答設計部１
２1と、この応答設計部からの出力にむだ時間補償を加
える、むだ時間ｅ-LSを１次遅れ分（１＋ＴＳ）で割っ
た伝達関数のむだ時間補償部１２2とにより構成し、制
御系の入力から出力までの閉ループの伝達関数Ｇ
(S)を、Ｇ(S)＝（１／（１＋ＴS））・ｅ-LSで表せるよ
うにする。この伝達関数Ｇ(S)は１次遅れ分（１＋Ｔ
Ｓ）と、むだ時間ｅ-LSだけでできていて分母にｅ-LSが
入ってこないため、応答時間に対する制御設計が簡単に
なる。
Description
【０００１】
【産業上の利用分野】本発明は、むだ時間を有する制御
対象のフィードバック制御においてむだ時間を補償して
任意の目標の応答を設定できるアルゴリズムを使ったむ
だ時間を補償した制御装置に関する。
対象のフィードバック制御においてむだ時間を補償して
任意の目標の応答を設定できるアルゴリズムを使ったむ
だ時間を補償した制御装置に関する。
【０００２】
【従来の技術】むだ時間を有する制御対象に対する制御
方式として２つの方法が挙げられる。
方式として２つの方法が挙げられる。
【０００３】（１）図２に示すようにむだ時間入り制御
対象２５をＰＩＤコントローラ２２で振動しないように
その比例ゲインＰを小さく設計してフィードバック制御
する方法。
対象２５をＰＩＤコントローラ２２で振動しないように
その比例ゲインＰを小さく設計してフィードバック制御
する方法。
【０００４】（２）図３に示すように、ＰＩＤコントロ
ーラ２２で制御対象２５のむだ時間系を含まない制御を
行い、このコントローラ２２にスミスのむだ時間補償モ
デル２３を付加してその補償量ｃにより偏差検出器２１
からの動作信号ｅをｅ′に補正してむた時間入り制御対
象２５の制御を行うスミス法。
ーラ２２で制御対象２５のむだ時間系を含まない制御を
行い、このコントローラ２２にスミスのむだ時間補償モ
デル２３を付加してその補償量ｃにより偏差検出器２１
からの動作信号ｅをｅ′に補正してむた時間入り制御対
象２５の制御を行うスミス法。
【０００５】
【発明が解決しようとする課題】上記（１）のＰＩＤ制
御によるフィードバック制御系は、ＰＩＤコントローラ
２２の伝達関数がＧ(S)、制御対象１３の伝達関数が、
ｅ-LS・（Ａ／（１＋ＴPＳ））（ただし、ｅ-ls→Ｌ(S)
のむだ時間、Ａ，ＴP→制御対象のパラメータ）の場
合、入力から出力までの伝達関数は、（１）式となる。
御によるフィードバック制御系は、ＰＩＤコントローラ
２２の伝達関数がＧ(S)、制御対象１３の伝達関数が、
ｅ-LS・（Ａ／（１＋ＴPＳ））（ただし、ｅ-ls→Ｌ(S)
のむだ時間、Ａ，ＴP→制御対象のパラメータ）の場
合、入力から出力までの伝達関数は、（１）式となる。
【０００６】
【数１】
【０００７】しかし、（１）式の分母の中にむだ時間ｅ
-LSが入っているために応答時間を決めることができな
い。また、むだ時間系による位相遅れが大きいので、閉
ループ系の安定性から開ループゲインを大きくとれな
い。このため初期の制御特性を得ることが困難であり、
指令値に対する出力の応答設計をコントローラのＰ（比
例ゲイン），Ｉ（積分ゲイン），Ｄ（微分ゲイン）で行
うことができない。また、むだ時間が入っていない状態
の応答時間と比べ３倍程度の応答時間にしないと出力値
が振動してしまう。
-LSが入っているために応答時間を決めることができな
い。また、むだ時間系による位相遅れが大きいので、閉
ループ系の安定性から開ループゲインを大きくとれな
い。このため初期の制御特性を得ることが困難であり、
指令値に対する出力の応答設計をコントローラのＰ（比
例ゲイン），Ｉ（積分ゲイン），Ｄ（微分ゲイン）で行
うことができない。また、むだ時間が入っていない状態
の応答時間と比べ３倍程度の応答時間にしないと出力値
が振動してしまう。
【０００８】また、上記（２）のスミス法は、指令値に
対する出力の応答設計は、コントローラのＰ，Ｉ，Ｄで
行うことができるが、Ｐ，Ｉ，Ｄと設定すべき項が多い
ため手間がかかる。更に、目標の応答時間が表に表され
ていないためＰ，Ｉ，Ｄから目標応答時間を計算する必
要がある。
対する出力の応答設計は、コントローラのＰ，Ｉ，Ｄで
行うことができるが、Ｐ，Ｉ，Ｄと設定すべき項が多い
ため手間がかかる。更に、目標の応答時間が表に表され
ていないためＰ，Ｉ，Ｄから目標応答時間を計算する必
要がある。
【０００９】本発明は、従来のこのような問題点に鑑み
てなされたものであり、その目的とするところは、応答
時間に対する制御設計が簡単になるむだ時間を補償した
制御装置を提供することにある。
てなされたものであり、その目的とするところは、応答
時間に対する制御設計が簡単になるむだ時間を補償した
制御装置を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明におけるむだ時間を補償した制御装置は、制
御系の入力と出力との偏差を動作信号とするコントロー
ラでむだ時間入り制御対象を制御するものにおいて、コ
ントローラを、制御対象のむだ時間を除いた伝達関数の
逆数を１次遅れ分で割った伝達関数の応答設計部と、こ
の応答設計部からの出力にむだ時間補償を加える、むだ
時間を前記と同じ１次遅れ分で割った伝達関数のむだ時
間補償部とにより構成したものである。
に、本発明におけるむだ時間を補償した制御装置は、制
御系の入力と出力との偏差を動作信号とするコントロー
ラでむだ時間入り制御対象を制御するものにおいて、コ
ントローラを、制御対象のむだ時間を除いた伝達関数の
逆数を１次遅れ分で割った伝達関数の応答設計部と、こ
の応答設計部からの出力にむだ時間補償を加える、むだ
時間を前記と同じ１次遅れ分で割った伝達関数のむだ時
間補償部とにより構成したものである。
【００１１】
【作用】制御系の入力から出力までの閉ループの伝達関
数が前記１次遅れ分とむだ時間で表すことができるよう
になる。このため、制御対象のむだ時間を補償できると
共に、応答時間に対する制御設計が簡単になる。
数が前記１次遅れ分とむだ時間で表すことができるよう
になる。このため、制御対象のむだ時間を補償できると
共に、応答時間に対する制御設計が簡単になる。
【００１２】
【実施例】本発明の実施例について図１を参照して説明
する。図１はフィールドバック制御において制御対象部
のむだ時間を補償し任意の目標応答時間を設定するアル
ゴリズムのブロック線図を示すもので、１１は制御指令
と制御対象１３出力からのフィールドバック値との偏差
を検出する偏差検出部、１２はこの偏差を動作信号とし
て制御対象１３を制御するコントローラで、偏差を増幅
する応答設計部１２1と、この出力に制御対象部のむだ
時間補償を加えるむだ時間補償部１２2及びその補償量
を加算する加算器１２3とから構成されている。
する。図１はフィールドバック制御において制御対象部
のむだ時間を補償し任意の目標応答時間を設定するアル
ゴリズムのブロック線図を示すもので、１１は制御指令
と制御対象１３出力からのフィールドバック値との偏差
を検出する偏差検出部、１２はこの偏差を動作信号とし
て制御対象１３を制御するコントローラで、偏差を増幅
する応答設計部１２1と、この出力に制御対象部のむだ
時間補償を加えるむだ時間補償部１２2及びその補償量
を加算する加算器１２3とから構成されている。
【００１３】制御対象１３の伝達関数が、ｅ-LS・（Ａ
／（１＋ＴPＳ）（ただし、ｅ-LS→Ｌ(S)のむだ時間、
Ａ，ＴP→制御対象のパラメータ）の場合、コントロー
ラ１２の応答設計部１２1の伝達関数は制御対象１３の
１次遅れ分の逆数（１＋ＴPＳ）／Ａを１次遅れ分（１
＋ＴＳ）で割ったものとし、また、むだ時間補償部の伝
達関数は制御対象のむだ時間ｅ-LSを１次遅れ分（１＋
ＴＳ）で割ったものとする。しかして、図１の回路の入
力から出力までの閉ループ伝達関数Ｇ(S)は（２）式で
表される。
／（１＋ＴPＳ）（ただし、ｅ-LS→Ｌ(S)のむだ時間、
Ａ，ＴP→制御対象のパラメータ）の場合、コントロー
ラ１２の応答設計部１２1の伝達関数は制御対象１３の
１次遅れ分の逆数（１＋ＴPＳ）／Ａを１次遅れ分（１
＋ＴＳ）で割ったものとし、また、むだ時間補償部の伝
達関数は制御対象のむだ時間ｅ-LSを１次遅れ分（１＋
ＴＳ）で割ったものとする。しかして、図１の回路の入
力から出力までの閉ループ伝達関数Ｇ(S)は（２）式で
表される。
【００１４】
【数２】
【００１５】即ち、閉ループ伝達関数が、１次遅れ分
（１＋ＴＳ）とむだ時間ｅ-LSで表され分母にｅ-LSが入
っていない。従って、入力に対し、目標の応答（６３％
応答）となる応答時間Ｔ(S)になるように簡単に設計す
ることができる。
（１＋ＴＳ）とむだ時間ｅ-LSで表され分母にｅ-LSが入
っていない。従って、入力に対し、目標の応答（６３％
応答）となる応答時間Ｔ(S)になるように簡単に設計す
ることができる。
【００１６】
【発明の効果】本発明は、上述のとおり構成されている
ので、次に記載する効果を奏する。
ので、次に記載する効果を奏する。
【００１７】（１）むだ時間を有する制御対象に対し、
むだ時間を補償し、更に簡単に目標の応答を設計するこ
とができる。
むだ時間を補償し、更に簡単に目標の応答を設計するこ
とができる。
【００１８】（２）従来のＰＩＤ制御系に比し、応答時
間を短くすることができ、応答時間に対する制御設計が
可能となった。
間を短くすることができ、応答時間に対する制御設計が
可能となった。
【００１９】（３）従来のＰＩＤ制御系にスミス法を付
加したものに比し、ＰＩＤゲインが表面化しないため応
答時間に対する制御設計が簡単になる。
加したものに比し、ＰＩＤゲインが表面化しないため応
答時間に対する制御設計が簡単になる。
【図１】本発明の実施例を示すブロック線図。
【図２】従来例を示すブロック線図。
【図３】他の従来例を示すブロック線図。
１１，２１…偏差検出部 １２…コントローラ １２1…応答設計部 １２2…むだ時間補償部 １２3，２４…加算器 １３，２５…むだ時間入り制御装置 ２２…ＰＩＤコントローラ ２３…スミスのむだ時間補償モデル。
Claims (1)
- 【請求項１】 制御系の入力と出力との偏差を動作信号
とするコントローラでむだ時間入り制御対象を制御する
ものにおいて、 コントローラを、 制御対象のむだ時間を除いた伝達関数の逆数を１次遅れ
分で割った伝達関数の応答設計部と、 この応答設計部からの出力にむだ時間補償を加える、む
だ時間を前記と同じ１次遅れ分で割った伝達関数のむだ
時間補償部と、により構成し、制御系の入力から出力ま
での閉ループの伝達関数を前記１次遅れ分とむだ時間で
表すことができるようにしたことを特徴とするむだ時間
を補償した制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19445694A JPH0863202A (ja) | 1994-08-19 | 1994-08-19 | むだ時間を補償した制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19445694A JPH0863202A (ja) | 1994-08-19 | 1994-08-19 | むだ時間を補償した制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0863202A true JPH0863202A (ja) | 1996-03-08 |
Family
ID=16324874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19445694A Pending JPH0863202A (ja) | 1994-08-19 | 1994-08-19 | むだ時間を補償した制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0863202A (ja) |
-
1994
- 1994-08-19 JP JP19445694A patent/JPH0863202A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3804060B2 (ja) | フィードバック制御装置 | |
| JPH06119001A (ja) | 調節装置 | |
| JP2003033066A (ja) | 速度制御装置 | |
| JP2009076098A (ja) | Ｐｉｄ調節器を含む閉ループ系のプロセス制御装置 | |
| JP3804061B2 (ja) | フィードバック制御装置 | |
| JPH0863202A (ja) | むだ時間を補償した制御装置 | |
| US20050120444A1 (en) | Control system | |
| CN111796509A (zh) | 一种陀螺自稳定控制方法 | |
| CN108880383A (zh) | 永磁电机比例谐振控制器离散化设计方法 | |
| JP2019082791A (ja) | フィードバック制御方法、及びモータ制御装置 | |
| JPH0535306A (ja) | むだ時間補償制御装置 | |
| JP2663386B2 (ja) | 可変構造ｐｉ制御装置 | |
| JPH0934503A (ja) | Ｐｉｄコントローラの調整法 | |
| JPH05150802A (ja) | 偏差可変及び偏差ヒステリシス形ｐｉ制御方法 | |
| JPH1124708A (ja) | サーボ制御装置 | |
| JPS6338959B2 (ja) | ||
| JPS63115202A (ja) | フイ−ドバツクプロセス制御装置 | |
| JPS60164805A (ja) | プロセス制御装置 | |
| JPH0570841B2 (ja) | ||
| JP3850628B2 (ja) | 制御装置 | |
| JPH05100714A (ja) | ゲイン適応形調節装置 | |
| JPH10312201A (ja) | Ｐｉｄ調整器を含む閉ループ系のプロセス制御装置 | |
| JPS6337599B2 (ja) | ||
| JP2005190153A (ja) | フィードフォワード制御装置、フィードフォワード制御方法、サーボ機構、フィードフォワード制御プログラムおよび記録媒体 | |
| JPH07311601A (ja) | ２自由度ｐｉｄ調節装置 |