JPH0864793A

JPH0864793A - 光電変換装置

Info

Publication number: JPH0864793A
Application number: JP6196646A
Authority: JP
Inventors: Shinichi Takeda; 慎市竹田; Noriyuki Umibe; 紀之海部; Isao Kobayashi; 功小林; Hidemasa Mizutani; 英正水谷
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-08-22
Filing date: 1994-08-22
Publication date: 1996-03-08
Anticipated expiration: 2014-07-19
Also published as: JP2921821B2

Abstract

(57)【要約】【目的】注入阻止層を設けることなくＳＮ比を高く、
低コストを図る。【構成】第一電極層１０２、第一導電型及び第二導電
型のキャリアの通過を阻止する第一絶縁層１０７、光電
変換半導体層１０４、第一導電型及び第二導電型のキャ
リアの通過を阻止する第二絶縁層１１７、第二電極層１
０５，１０６を積層した光電変換素子１００と、ゲート
電極層２０２、第三絶縁層２０３、半導体層２０４、オ
ーミックコンタクト層２０５、一対の第一及び第二主電
極層２０６，２０７を積層したスイッチ素子２００と、
光電変換素子１００の第一もしくは第二電極層と前記ス
イッチ素子２００の第一主電極層とを電気的に結ぶ配線
層４０６と、を同一基板１上に有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光電変換装置に係わり、
特に大面積プロセスを用いて形成する光電変換装置、た
とえばファクシミリ、デジタルコピーあるいはＸ線撮像
装置等の等倍読み取りを行う一次元もしくは二次元の光
電変換装置に好適に用いられる光電変換装置に関する。

【０００２】

【従来の技術】従来、ファクシミリ、デジタルコピーあ
るいはＸ線撮像装置等の読み取り系としては縮小光学系
とＣＣＤ型センサとを用いた読み取り系が用いられてい
たが、近年、水素化アモルファスシリコン（以下、ａ−
Ｓｉと記す）に代表される光電変換半導体材料の開発に
より、光電変換素子及び信号処理部を大面積の基板に形
成し、情報源と等倍の光学系で読み取るいわゆる密着型
センサの開発がめざましい。特にａ−Ｓｉは光電変換材
料としてだけでなく、電界効果型トランジスタ（以下Ｔ
ＦＴと記す）としても用いることができるので光電変換
半導体層とＴＦＴの半導体層とを同時に形成することが
できる利点を有している。

【０００３】図８（ａ）〜（ｃ）は従来の光センサの構
成を示す図であり、図８（ａ），（ｂ）は二種類の光セ
ンサの層構成を示し、図８（ｃ）は共通した代表的な駆
動方法を示している。図８（ａ），（ｂ）は共にフォト
・ダイオード型の光センサであり、図８（ａ）はＰＩＮ
型、図８（ｂ）はショットキー型と称されている。図８
（ａ），（ｂ）中１は絶縁基板、２は下部電極、３はｐ
型半導体層（以下ｐ層と記す）、４は真性半導体層（以
下ｉ層と記す）、５はｎ型半導体層（以下ｎ層と記
す）、６は透明電極である。図８（ｂ）のショットキー
型では下部電極２の材料を適当に選び、下部電極２から
ｉ層４に電子が注入されないようショットキーバリア層
が形成されている。図８（ｃ）において、１０は上記光
センサを記号化して表わした光センサを示し、１１は電
源、１２は電流アンプ等の検出部を示している。光セン
サ１０中Ｃで示された方向は図８（ａ），（ｂ）中の透
明電極６側、Ａで示された方向が下部電極２側であり電
源１１はＡ側に対しＣ側に正の電圧が加わるように設定
されている。ここで動作を簡単に説明する。図８
（ａ），（ｂ）に示されるように、矢印で示された方向
から光が入射され、ｉ層４に達すると、光は吸収され電
子とホールとが発生する。ｉ層４には電源１１により電
界が印加されているため電子はＣ側、つまりｎ層５を通
過して透明電極６に移動し、ホールはＡ側、つまり下部
電極２に移動する。よって光センサ１０に光電流が流れ
たことになる。また、光が入射しない場合ｉ層４で電子
もホールも発生せず、また、透明電極６内のホールはｎ
層５がホールの注入阻止層として働き、下部電極２内の
電子は図８（ａ）のＰＩＮ型ではｐ層３が、図８（ｂ）
のショットキー型ではショットキーバリア層が、電子の
注入阻止層として働き、電子、ホール共に移動できず、
電流は流れない。したがって光の入射の有無で電流が変
化し、これを図８（ｃ）の検出部１２で検出すれば光セ
ンサとして動作する。

【０００４】

【発明が解決しようとする課題】しかしながら上記従来
の光センサでＳＮ比が高く、低コストの光電変換装置を
生産するのは困難であった。以下その理由について説明
する。

【０００５】第一の理由は、図８（ａ）のＰＩＮ型、図
８（ｂ）のショットキー型は共に２カ所に注入阻止層が
必要なところにある。図８（ａ）のＰＩＮ型において注
入阻止層であるｎ層５は電子を透明電極６に導くと同時
にホールがｉ層４に注入するのを阻止する特性が必要で
ある。どちらかの特性を逸すれば光電流が低下したり、
光が入射しない時の電流（以下暗電流と記す）が発生、
増加することになりＳＮ比の低下の原因になる。この暗
電流はそれ自身がノイズと考えられると同時にショット
ノイズと呼ばれるゆらぎ、いわゆる量子ノイズを含んで
おりたとえ検出部１２で暗電流を差し引く処理をして
も、暗電流に伴う量子ノイズを小さくすることはできな
い。通常この特性を向上させるためｉ層４やｎ層５の成
膜の条件や、作成後のアニールの条件の最適化を図る必
要がある。しかし、もう一つの注入阻止層であるｐ層３
についても電子、ホールが逆ではあるが同等の特性が必
要であり、同様に各条件の最適化が必要である。通常、
前者ｎ層の最適化と後者ｐ層の最適化の条件は同一でな
く、両者の条件を同時に満足させるのは困難である。つ
まり、同一光センサ内に二カ所の注入阻止層が必要なこ
とは高ＳＮ比の光センサの形成を困難にする。これは図
８（ｂ）のショットキー型においても同様である。また
図８（ｂ）のショットキー型においては片方の注入阻止
層にショットキーバリア層を用いているが、これは下部
電極２とｉ層４の仕事関数の差を利用するもので、下部
電極２の材料が限定されたり、界面の局在準位の影響が
特性に大きく影響し、条件を満足させるのはさらに困難
である。また、さらにショットキーバリア層の特性を向
上させるために、下部電極２とｉ層４との間に１００オ
ングストローム前後の薄いシリコンや金属の酸化膜、窒
化膜を形成することも報告されているが、これはトンネ
ル効果を利用し、ホールを下部電極２に導き、電子のｉ
層４への注入を阻止する効果を向上させるもので、やは
り仕事関数の差を利用しているため下部電極２の材料の
限定は必要であるし、電子の注入の阻止とトンネル効果
によるホールの移動という逆の性質を利用するため酸化
膜や窒化膜は１００オングストローム前後と非常に薄い
ところに限定され、かつ、厚さや膜質の制御は難しく生
産性を低下させられる。

【０００６】また、注入阻止層が２カ所必要なことは生
産性を低下させコストもアップする。これは注入阻止層
が特性上重要なため２カ所中１カ所でもゴミ等で欠陥が
生じた場合、光センサとしての特性が得られないからで
ある。

【０００７】第二の理由を図９を用いて説明する。図９
は薄膜の半導体層で形成した電界効果型トランジスタ
（ＴＦＴ）の層構成を示している。ＴＦＴは光電変換装
置を形成するうえで制御部の一部として利用することが
ある。図中図８と同一なものは同番号で示してある。図
９において、７はゲート絶縁膜であり、６０は上部電極
である。形成法を順を追って説明する。絶縁基板１上に
ゲート電極（Ｇ）として働く下部電極２、ゲート絶縁膜
７、ｉ層４、ｎ層５、ソース、ドレイン電極（Ｓ、Ｄ）
として働く上部電極６０を順次成膜し、上部電極６０を
エッチングしてソース、ドレイン電極を形成し、その後
ｎ層５をエッチングしてチャネル部を構成している。

【０００８】このＴＦＴは、ゲート電極として働く下部
電極２の電位を制御することにより、上部電極６０から
なるソース、ドレイン電極間をＯＮ，ＯＦＦさせるスイ
ッチの動作を可能としているが、このＴＦＴの特性は、
ゲート絶縁膜７とｉ層４との界面の状態に大きく影響さ
れる。例えば、前述の界面に不純物が多く存在すると、
ＴＦＴをＯＮまたはＯＦＦさせるしきい値電圧が設計値
と大きくずれたり、ＴＦＴがＯＮの時における抵抗値が
高くなったり、また、ＴＦＴがＯＦＦの時の抵抗値が低
くなったりし、ＴＦＴの動作特性が良好に得られない。

【０００９】また、初期に所望のＴＦＴ特性が得られて
もＴＦＴがＯＮ，ＯＦＦの動作を繰り返す間に前述のし
きい値電圧が大きく変化し、動作不良を引き起こすとい
う問題も生じる。

【００１０】通常、良好なＴＦＴの動作特性を得る、す
なわちゲート絶縁膜７とｉ層４との界面を良好に形成す
るには、このＴＦＴのゲート絶縁膜７とｉ層４を同一真
空内で連続して形成するのが好ましい。

【００１１】しかし、従来の光センサをこのＴＦＴと同
一基板上に形成する場合この層構成が問題となりコスト
アップや特性の低下を招く。この理由は図８で示した従
来の光センサの下部電極からｉ層間の構成が、図８
（ａ）のＰＩＮ型が電極／ｐ層／ｉ層、図８（ｂ）のシ
ョットキー型が電極／ｉ層という構成であるのに対しＴ
ＦＴは電極／絶縁膜／ｉ層という構成で両者が異なり、
従来の光センサのｉ層を共用化し、ＴＦＴを形成するに
は、ＴＦＴのゲート絶縁膜７とｉ層４を同一真空内で連
続して形成することは不可能であり、光センサの特性と
ＴＦＴの動作特性の両方を良好に得ることができない。
これは、光センサとＴＦＴの各素子を形成するためのプ
ロセスを各素子ごとに順次進める必要があり、プロセス
の複雑化による歩留りの低下、コストアップを招く。

【００１２】また、ｉ層／ｎ層を共通化するにはゲート
絶縁層７やｐ層３のエッチング工程が必要となり、先に
述べた光センサの重要な層である注入阻止層のｐ層３と
ｉ層４が同一真空内で成膜できなかったり、ＴＦＴの重
要なゲート絶縁膜７とｉ層４の界面のゲート絶縁膜のエ
ッチングによる汚染が特性の劣化やＳＮ比の低下の原因
になる。

【００１３】また、前述した図８（ｂ）のショットキー
型の特性を改善するため下部電極２とｉ層４の間に酸化
膜や窒化膜を形成したものは膜構成の順は同一であるが
先に述べたように酸化膜や窒化膜は１００オングストロ
ーム前後である必要がありゲート絶縁膜と共用し、光セ
ンサとＴＦＴの両方の特性を良好に得るのは困難であ
る。図１０にゲート絶縁膜とＴＦＴの歩留まりについ
て、我々が実験した結果を示す。ゲート絶縁膜厚が１０
００オングストローム以下で歩留まりは急激に低下し、
８００オングストロームで歩留まりは約３０％、５００
オングストロームで歩留まりは０％、２５０オングスト
ロームではＴＦＴの動作すら確認できなかった。これは
トンネル効果を利用した光センサの酸化膜や窒化膜と電
子、ホールを絶縁しなければならないＴＦＴのゲート絶
縁膜を共用化は困難であることは明らかでありこれをデ
ータが示している。

【００１４】このように光電変換装置を構成するうえで
重要な素子であるＴＦＴとプロセス的にまたは特性的に
マッチングが良くないことはシステム全体を構成するう
えで問題になり、低コストで高性能多機能な装置を作る
うえで重大な問題になっていた。

【００１５】

【課題を解決するための手段】本発明の光電変換装置
は、第一の電極層、第一導電型のキャリアおよび該第一
導電型と異なる第二導電型のキャリアの通過を阻止する
第一の絶縁層、光電変換半導体層、前記第一導電型のキ
ャリアおよび前記第二導電型のキャリアの通過を阻止す
る第二の絶縁層、および第二の電極層を積層した光電変
換素子と、ゲート電極層、第三の絶縁層、半導体層、こ
の半導体層のチャネル領域となる部分を隔てた一対の第
一および第二の主電極層、およびこれらの主電極層と前
記半導体層との間にオーミックコンタクト層を積層した
スイッチ素子と、前記光電変換素子の前記第一もしくは
第二の電極層と前記スイッチ素子の第一の主電極層とを
電気的に結ぶ配線層と、を同一基板上に有するものであ
る。

【００１６】

【作用】本発明は、光電変換素子内に注入阻止層を設け
ることなく光の入射量を検出することができ、ＳＮ比の
高い低コストの光電変換装置を提供するものである。

【００１７】また、同一基板上に光電変換素子の第一の
電極層，第一の絶縁層，光電変換半導体層，および第二
の電極層と、スイッチ素子のゲート電極層，第三の絶縁
層，半導体層，および主電極とを同一プロセスの共通の
膜で構成でき、特性上重要な膜構成を同一真空内で構成
することも可能で、設計の自由度の向上、プロセスの簡
易化により低コストで多機能をもった高性能の応用製品
に展開が可能である。

【００１８】なお、同一基板上に容量素子の第三の電極
層，第四の絶縁層を有する中間層，第四の電極層を設け
れば、上記作用に加えて光電変換素子に入射した光量の
積分値を出力する高機能を同一基板に集約した光電変換
装置を提供できる。

【００１９】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。〔実施例１〕図１（ａ）は本発明の第一の実施例に係る
光電変換装置内の光電変換素子１００、ＴＦＴ２００お
よび配線層４００の層構成図、図１（ｂ）は光電変換装
置の回路図である。図１（ａ）において、１はガラスで
形成された絶縁基板、１０２はＡｌやＣｒで形成される
下部電極である。１０７および１１７は電子、ホール共
に通過を阻止する窒化シリコンＳｉＮで形成されるそれ
ぞれ下部および上部絶縁層であり、その厚さはトンネル
効果により電子、ホールが移動できないほどの厚さであ
る５００オングストローム以上に設定される。１０４は
水素化アモルファスシリコンａ−Ｓｉの真性半導体ｉ層
で形成された光電変換半導体層、１０５および１０６は
上部電極であり、１０５はａ−Ｓｉのｎ層で形成された
透明電極部、１０６はＡｌやＣｒで形成される不透明電
極部である。本実施例においては、下部電極１０２およ
び上部電極１０６を不透明電極で形成し、上部電極は、
不透明電極部１０６が透明電極部１０５を完全に覆わな
い２層の構成にし光の入射を可能にしているが、例えば
ＩＴＯ等の透明電極のみで上部電極を形成することも可
能であり、また、下部電極を透明電極で形成すれば上部
電極の不透明電極部１０６は透明電極部１０５を覆う構
成でもよく、また、透明電極部１０５を設けなくてもよ
い。

【００２０】また、２０２はＡｌやＣｒ等で形成される
ゲート電極、２０３は窒化シリコンＳｉＮで形成される
ゲート絶縁層、２０４は水素化アモルファスシリコンａ
−Ｓｉの真性半導体ｉ層で形成された半導体層、２０５
は半導体層２０４とソース電極２０６およびドレイン電
極２０７との間で電子の移動をさせるａ−Ｓｉのｎ層で
形成されるオーミックコンタクト層、２１７は、窒化シ
リコンＳｉＮで形成される半導体層２０４の表面を覆う
保護層であり、保護層２１７には、半導体層２０４とｎ
層２０５との接続のためのコンタクトホールが設けられ
ている。ソース電極２０６およびドレイン電極２０７は
ＡｌやＣｒで形成される。また光電変換素子１００の上
部電極１０６とＴＦＴ２００のソース電極２０６はＡｌ
やＣｒの配線４０６で接続している。図から明らかなよ
うに各素子の層構成は同一であり同一絶縁基板１上に同
一材料で同時に成膜することができる。また、配線層も
各素子の電極と同時に形成することが可能である。図１
（ｂ）において、１００は図１（ａ）で示した光電変換
素子を記号化したものでＵが上部電極１０６側、Ｂが下
部電極１０２側の電極を示している。１２０は検出部、
１１０は電源部であり、電源部１１０はＵ電極に正の電
位を与える正電源１１１、Ｂ電極と同じ電位であるＧＮ
Ｄ電位を与えるための結線１１２で構成される。また、
図中２１０および２１１は図１（ａ）で示したＴＦＴを
記号化したものでｇ、ｓおよびｄがそれぞれゲート電極
２０２、ソース電極２０６およびドレイン電極２０７を
示している。図１（ａ）では代表してＴＦＴ２００とし
１個のみ示しているが実際には図１（ｂ）に示したよう
にＴＦＴ２１０とＴＦＴ２１１共に同一絶縁基板上に形
成している。それぞれのゲート電極は制御部１３０に接
続されており、この制御部１３０によりリフレッシュモ
ードではｒｅｆｅｓｈ−ＴＦＴ２１０、光電変換モード
ではｒｅａｄ−ＴＦＴ２１１がＯＮするように制御され
ている。以下、図１，図２により本実施例の動作を説明
する。

【００２１】図２（ａ），（ｂ）はそれぞれ本実施例の
リフレッシュモードおよび光電変換モードの動作を示す
光電変換素子のエネルギバンド図で、図１（ａ）の下部
電極１０２から上部電極１０５までの各層の厚さ方向の
状態を表している。リフレッシュモードの図２（ａ）に
おいてＵ電極はＢ電極と同電位であるＧＮＤ電位が与え
られているため、ｉ層１０４と下部絶縁層１０７との界
面にある黒丸で示されたホールは拡散によりｉ層１０４
全体に分散する。同時にｉ層１０４と上部絶縁層１１７
との界面にある白丸で示された電子も同様にｉ層４全体
に分散される。この状態でホールと電子は、ｉ層１０４
において再結合し、十分に長い時間この状態が続けばｉ
層１０４内のホールと電子は、消滅してｉ層１０４内に
は熱によって励起される微少な電子とホールのみとな
る。この状態で光電変換モードの図２（ｂ）になるとＵ
電極はＢ電極に対して正の電位が与えられるためｉ層１
０４中の微少なホールと電子は瞬時にそれぞれＢ電極、
Ｕ電極側に導かれ、ｉ層１０４と下部絶縁層１０７との
界面、ｉ層１０４と上部絶縁層１１７との界面に達す
る。しかし、Ｂ電極とＵ電極に存在する電子とホール
は、それぞれ下部絶縁層１０７と上部絶縁層１１７を通
過することができないためｉ層１０４に導かれることは
ない。この状態でｉ層１０４内に光が入射すると、光は
吸収され電子・ホール対が発生する。この電子は電界に
よりｉ層１０４内を移動し、上部絶縁層１１７との界面
に導かれ、同様にホールはｉ層１０４内を移動しｉ層１
０４と下部絶縁層１０７との界面に達する。しかし、ホ
ール及び電子は上部及び下部絶縁層１１７，１０７内に
は移動できないため、ホールはｉ層１０４と下部絶縁層
１０７との界面に、また、電子はｉ層１０４と上部絶縁
層１１７との界面に留まるため、素子内の電気的中性を
保つため電流がＢ電極から検出部１２０に流れる。この
電流は光により発生した電子・ホール対に対応するた
め、入射した光に比例する。ある期間光電変換モードの
図２（ｂ）を保った後、再びリフレッシュモードの図２
（ａ）の状態になると、ｉ層１０４に留まっていたホー
ルと電子は前述のようにｉ層１０４内を分散し、同時に
このホールと電子に対応した電流が検出部１２０に流れ
る。このホールの量は光電変換モード期間に入射した光
の総量に対応し、検出部１２０に流れる電流は光の総量
に対応する。つまり、本実施例においての光電変換素子
１００はリアルタイムに入射する光の量を出力すると同
時に、ある期間に入射した光の総量も出力することもで
きる。このことは本実施例の大きな特徴といえる。検出
部１２０は目的に応じてどちらか一方、もしくは両方を
検出すればよい。

【００２２】ここで、図１，図２および図３を用いて、
本実施例の検出部１２０の動作について説明する。図３
は図１の光電変換装置における動作のタイミングチャー
トである。図３中Ｖ_UBは光電変換素子１００のＢ電極に
対するＵ電極の電位であり、Ｐは光の入射の状態を示
し、ＯＮで光が入射の状態、ＯＦＦで光の入射がない、
つまりダーク状態を示している。Ｉｓは検出部１２０に
流れ込む電流を示し、横軸方向は時間の経過を示す。始
めにｒｅｆｒｅｓｈ−ＴＦＴ２１０およびｒｅａｄ−Ｔ
ＦＴ２１１が共にＯＦＦの状態から制御部１３０により
ｒｅｆｒｅｓｈ−ＴＦＴ２１０がＯＮになるとリフレッ
シュモードに入り、Ｖ_UBはＧＮＤ電位である０Ｖとなり
図２（ａ）のようにｉ層４内に電子とホールが拡散する
と同時に再結合されるため電荷の動きにともない検出部
１２０には図３Ｅで示される負の突入電流Ｅが流れる。
その後リフレッシュモードは終了しｒｅｆｒｅｓｈ−Ｔ
ＦＴ２１０がＯＦＦと同時にｒｅａｄ−ＴＦＴ２１１が
ＯＮに制御されるとＶ_UBは正電圧となり光電変換素子内
の等価容量を充電する正の突入電流Ｅ′が流れ光電変換
モードにはいる。この時光が入射されているとＡで示さ
れる光電流Ａが流れる。もし同様な動作でダーク状態で
あればＡ′で示されるように電流は流れない。よって光
電流Ａを直接、もしくは一定の期間光電流Ａを積分すれ
ば光の入射を検出できる。また、Ａの状態からｒｅａｄ
−ＴＦＴ２１１をＯＦＦと同時に、ｒｅｆｒｅｓｈ−Ｔ
ＦＴ２１０がＯＮに制御されると突入電流Ｂが流れる。
これは直前の光電変換モード期間における光の入射の総
量に反映された量になり、この突入電流Ｂを積分もしく
は積分相当の値を得れば光の入射を検出できる。直前の
光電変換モードで光が入射していなければ突入電流は
Ｂ′のように小さくなり、その差を検出すれば光の入射
を検出できる。また前述の突入電流ＥやＥ′はおよそ突
入電流Ｂ′と等しいため、突入電流Ｂからこれを差し引
いてもよい。

【００２３】また、さらに同じ光電変換モード期間であ
っても光の入射の状態が変化すれば、Ｃ，Ｃ′のように
Ｉｓは変化する。これを検出しても光の入射状態を検出
できる。つまり、必ずしも検出機会ごとに毎回リフレッ
シュモードにする必要はないことを示している。

【００２４】しかしながら、何らかの理由により光電変
換モードの期間が長くなったり、入射する光の照度が強
い場合、Ｄのように光の入射があるにもかかわらず電流
が流れないことがある。これは図２（ｃ）のように、ｉ
層１０４内にホールおよび電子が多数留まり、このホー
ルおよび電子のためｉ層１０４内の電界が小さくなり、
発生した電子がｉ層１０４と上部絶縁層１１７との界面
に導かれなくなりｉ層１０４内のホールと再結合してし
まうからである。この状態で光の入射の状態が変化する
と、電流が不安定に流れることもあるが、再びリフレッ
シュモードにすればｉ層１０４内のホールと電子は消滅
し、次の光電変換モードではＡ″のようにＡと等しい電
流が得られ、これは本実施例の特徴でもある。

【００２５】以上の説明において、入射光は一定で説明
したが、入射光の強弱によりＡ，Ｂ，Ｃの電流は共に連
続で変化し、入射光の有無の検出に限らず、強弱につい
ても定量的に検出できることは言うまでもない。

【００２６】また、前述の説明において、リフレッシュ
モードでｉ層１０４内のホールと電子を消滅させる場
合、全てのホールと電子を消滅させるのが理想である
が、一部のホールを消滅させるだけでも効果はあり、光
電流であるＡもしくはＣにおいて全てを消滅させた場合
と値は変わらず、問題はない。また、常に一定量が残る
ように消滅させれば、Ｂの電流によっても光の量を定量
的に検出することができる。つまり、次の光電変換モー
ドでの検出機会において電流値がＤの状態、すなわち図
２（ｃ）の状態になっていなければよく、リフレッシュ
モードでのＶ_UBの電圧、リフレッシュモードの期間を決
めればよい。また、さらにリフレッシュモードにおい
て、Ｖ_UBの電圧は０Ｖに限定されるものでもない。ホー
ルと電子が多数ｉ層１０４に留まっている場合には例え
Ｖ_UBが正の電圧であってもｉ層内の電界はホールをＵ電
極側また電子をＢ電極側に導く方向に加わり、電子およ
びホールはｉ層４内に分散し、消滅させることができ
る。また、Ｖ_UBを負電圧に適宜設定することにより、電
子とホールのｉ層４内への分散を促す方向に電界が加わ
り、電子とホールの消滅速度を速くすることもできる。

【００２７】図７（ａ）及び図７（ｂ）は、リフレッシ
ュモードにおけるＶ_UBの電圧が正の電圧の場合及び負の
電圧の場合、それぞれについての動作を示す光電変換素
子部のエネルギーバンド図であり、Ｕ電極及びＢ電極に
かかる電位関係を除き図２と同様である。

【００２８】図２（ｃ）で示した様に、光電変換モード
において、ｉ層１０４内に電子及びホールが多数留ま
り、ｉ層１０４内の電界が小さく光の入射があるにもか
かわらず電流が流れない状態で、図７（ａ）の様にＶ_UB
の電圧を光電変換モードの時よりも小さくする、即ちＶ
_UBの電圧が正の場合のリフレッシュモードにおいて、例
えＶ_UBの電圧が０Ｖにならなくとも、それぞれの界面に
留まったｉ層１０４内の電子とホールは図７（ａ）中図
示のＡ部の電子及びＢ部のホールを除き、ｉ層１０４の
中央側へ移動する。更にｉ層１０４の中央付近では電子
とホールの再結合が行われ、十分に長い時間この状態が
続けばｉ層１０４内の電子とホールはＡ部の電子及びＢ
部のホールを除き再結合によって消滅する。この状態で
Ｖ_UBの電圧を大きく、即ち、図２（ｂ）のように光電変
換モードにすれば、光の入射に応じた光電流を検出する
ことができることは明らかである。この場合、リフレッ
シュモード及び光電変換モードにおいて、Ｕ電極側の上
部絶縁層１１７とｉ層１０４との界面である図７（ａ）
中図示のＡ部には電子が常に留まり、又同様にＢ電極側
の下部絶縁層１０７とｉ層１０４との界面である図７
（ａ）中図示のＢ部にはホールが常に留まっている。こ
のことは、リフレッシュモードと光電変換モードの切り
換えにおける遅い過渡応答の原因となる界面準位の状態
変化による悪影響が見られず、光応答の速い光電変換装
置が実現できる効果がある。

【００２９】また、図７（ｂ）の様にリフレッシュモー
ドにおいて、Ｖ_UBの電圧を負の電圧となる様に電圧を印
加すると、図７（ｂ）中図示の太矢印Ａ´の示す方向に
ホールと電子がそれぞれ移動する方向に電界がｉ層１０
４内に加わり、電子とホールはより速くｉ層４全体に分
散し、ｉ層１０４においてホールと電子を再結合（図７
（ｂ）中の矢印Ｂ´）させ消滅させることができる。こ
の場合、ｉ層１０４内でのホールと電子の移動は熱拡散
のみならず電界によって積極的に行われている為、速く
移動し、ホールと電子の消滅を速くすることができ、リ
フレッシュモードの時間を短縮できる効果がある。

【００３０】図４（ａ），（ｂ），（ｃ），（ｄ）はそ
れぞれ検出部の構成を示したものである。１２１は電流
Ａｍｐで代表される電流計、１２２は電圧計、１２３は
抵抗器、１２４はコンデンサ、１２５はスイッチ素子、
１２６はオペアンプである。図４（ａ）は直接電流を検
出するもので、電流計１２１の出力は電圧や増幅された
電流である。図４（ｂ）は電流を抵抗器１２３に流して
電圧を電圧計１２２で検出している。図４（ｃ）は電荷
をコンデンサ１２４に蓄積し、その電圧を電圧計１２２
で検出している。図４（ｄ）はオペアンプ１２６により
電流の積分値を電圧として検出している。図４（ｃ），
（ｄ）においてスイッチ素子１２５は毎回の検出に対し
て初期値を与える役割をし、検出の方法によっては高抵
抗の抵抗器に置き換えることも可能である。電流計や電
流計はトランジスタやこれを組み合わせたオペアンプ、
抵抗、コンデンサ等で構成し、高速で動作するものを使
用することができ、これら電流計、電圧計自身に積分機
能や引き算機能を含むこともできる。検出部はこれに４
種に限定するものでなく、電流もしくは電荷を直接もし
くは積分値を検出できればよく、電流もしくは電圧値を
検出する検出器と抵抗器、コンデンサ、スイッチ素子を
組み合わせ、複数の光電変換素子を同時もしくは順次出
力するように構成することもできる。ラインセンサやエ
リアセンサを構成する場合は電源部の配線やスイッチ素
子と組合わせて１０００個以上の光電変換素子の電位を
制御し、また検出する。この場合、スイッチ素子やコン
デンサ、抵抗の一部は光電変換素子と同一基板上に構成
するとＳＮ比や、コスト面で有利である。この場合、本
実施例の光電変換素子は代表的なスイッチ素子であるＴ
ＦＴと下部電極からｉ層間の層構成が同一膜構成のた
め、簡易なプロセスで同時に形成することが可能であり
低コストの高ＳＮ比の光電変換装置が実現できる。〔実施例２〕図５は本発明の光電変換装置の第二の実施
例を示す回路図である。なお、図１（ｂ）と同一部分に
は同一符号を付している。光電変換素子１００およびＴ
ＦＴ２２０〜２２２の層構成については図１（ａ）と同
一である。

【００３１】図５に示される様に、本実施例において
は、容量素子であるコンデンサ３００が光電変換素子１
００のＢ電極とＧＮＤ電位との間に接続しており、ま
た、１１４はＵ電極に正の電位を与える電源Ｖ_U、１１
５は光電変換素子のリフレッシュモードにおいてＢ電極
に所定の電位を与える電源Ｖ_Bである。この時電源１１
５は電源１１４と同等もしくは低電圧に設定されてい
る。各ＴＦＴ２２０〜２２２のゲート電極はそれぞれ制
御部１３１〜１３３でＯＮ／ＯＦＦを制御されている。
破線で囲まれている部分が検出部であり、以下述べるよ
うに光電変換素子１００に入射する光を検出している。

【００３２】本実施例では細かく４つのモードを持ち、
それぞれ光電変換素子リフレッシュモード、Ｂ電極
初期化モード、蓄積モード、検出モードである。
の光電変換素子リフレッシュモードは第一の実施例のリ
フレッシュモードと、また、、のＢ電極初期化モ
ード、蓄積モード、検出モードは第一の実施例の光電変
換モードと対応し、光電変換素子１００の各層には同じ
方向に電界が加わっており、光電変換素子１００の動作
は基本的に同じである。以下各モードについて順次説明
する。３つのＴＦＴ２２０〜２２２がＯＦＦ後、光電変
換素子リフレッシュモードでは制御部１３１によりＴ
ＦＴ２２０がＯＮし、電源１１５によってＢ電極には電
位Ｖ_Bが与えられる。Ｕ電極には電源１１４により正の
電位Ｖ_Uが与えられており、つまり、Ｕ電極のＢ電極の
電位に対しての電位Ｖ_UBは（Ｖ_U−Ｖ_B）が与えられた
ことになる。すると光電変換素子１００内のホールと電
子は消滅し、リフレッシュされる。次にＴＦＴ２２０が
ＯＦＦ後、制御部１３２によりＴＦＴ２２１がＯＮし、
Ｂ電極初期化モードに移行し、Ｂ電極はＧＮＤ電位が
与えられる。この時Ｖ_UBは正の電圧になり、光電変換素
子１００は突入電流が流れた後光電変換モードになる。
次にＴＦＴ２２１はＯＦＦし、Ｂ電極は直流的にオープ
ンになる。しかし、コンデンサ３００により電位は保た
れる。ここで光電変換素子１００に光が入射していると
対応する電流がＢ電極から流れ出し、Ｂ電極の電位は上
昇する。つまり、コンデンサ３００に光の入射情報が電
荷として蓄積される。一定の蓄積時間後制御部１３３に
よりＴＦＴ２２２がＯＮし、検出モードに移行する。
この時コンデンサ３００に蓄積された電荷はＴＦＴ２２
２を通してオペアンプ１２６側に流れるが、この電荷は
蓄積モードで光電変換素子１００から流れ出た電流の積
分値に対応し、つまり光の入射の総量としてオペアンプ
１２６、コンデンサ１２４およびスイッチ素子１２５で
構成された積分器により検出される。この積分器は検出
モードに移行する前に図示していない制御部によりス
イッチ素子１２５をＯＮしコンデンサ１２４を放電し初
期化しておく。さらに、ＴＦＴ２２２がＯＦＦ後、制御
部１３１によりＴＦＴ２２０が再びＯＮし、以下動作が
繰り返される。

【００３３】以上本実施例の特徴は簡単な素子の組み合
わせで、一定な長時間の蓄積時間に流れた電流の積分値
が、検出モードの短期間に得られるところにあり、高コ
ストであるオペアンプの負荷が軽く複数の光電変換素子
をもつ高ＳＮ比の光電変換装置が低コストで構成できる
ことを示している。本実施例の光電変換素子の動作は基
本的に第一の実施例と等しいが、異なる点は光電変換モ
ード中にＢ電位の電位が上昇し、Ｖ_UBが低下することで
ある。このことは少ない光の入射量で図２の（ｃ）で示
す状態になりやすく、正常動作における入射光量の制限
に成り得るが、これはコンデンサ３００を十分に大きく
することで改善できる。逆に少ない光の検出でよい場合
は積極的な素子としてコンデンサ３００を構成しなくて
も点線で示した光電変換素子１００の持つ浮遊容量Ｃｓ
が容量素子として働き動作可能である。この浮遊容量Ｃ
ｓは図１（ａ）で示した光電変換素子１００の上部電極
の不透明電極１０６の面積により調整することができ
る。

【００３４】図６（ａ）に図５で示した光電変換装置の
平面図、図６（ｂ）に図６（ａ）の平面図で図示したＡ
−Ｂ間の断面図を示す。図６（ａ）において、詳細に図
示できない部分は図５と同じ記号で示している。１００
は光電変換素子、２２０〜２２２はＴＦＴであり半導体
層とオーミックコンタクト層を介した主電極との接続は
保護層に形成されたコンタクトホール４１０を介し結ば
れている。３００はコンデンサ、４０２並びに４０６は
各素子を電気的に結ぶ配線でありコンタクトホール４０
８を介して接続されている。図６（ｂ）において４１２
並びに４１６は他の構成部と結ぶ配線である。

【００３５】尚、光電変換素子１００、ＴＦＴ２２０〜
２２２は、第１の実施例の図１（ａ）と同一の層構成で
ある。また、本実施例に用いたコンデンサ３００の層構
成を図６（ｃ）に示す。

【００３６】本実施例に用いたコンデンサ３００は図６
（ｃ）に示す様に、３０２はＡｌやＣｒ等で形成される
コンデンサの下部電極、３０７は窒化シリコンＳｉＮで
形成される下部絶縁層、３０４は水素化アモルファスシ
リコンａ−Ｓｉの真性半導体ｉ層で形成された半導体
層、３１７は、窒化シリコンＳｉＮで形成される上部絶
縁層、３０５および３０６は上部電極層であり、３０５
はａ−Ｓｉのｎ層で形成される透明電極部、３０６はＡ
ｌやＣｒで形成される不透明電極部である。ここで下部
絶縁層３０７／半導体層３０４／上部絶縁層３１７はコ
ンデンサ３００の中間層として働き、上部及び下部絶縁
層３０７，３１７を含んでいるためリークの少ない良好
なコンデンサが形成されている。また図６（ａ）および
（ｂ）に示す様に光電変換素子１００の下部電極２とコ
ンデンサの下部電極３０２はＡｌやＣｒの配線４０２で
接続している。

【００３７】図６（ｃ）および図１（ａ）から明らかな
ように本実施例に用いた各素子の層構成は同一であり同
一絶縁基板１上に同一材料で同時に成膜することがで
き、また配線層も各素子の電極と同時に形成することが
可能であり、共通の膜で構成することにより簡易的なプ
ロセスで形成している。

【００３８】次に、図６（ａ），（ｂ）を用いて、本実
施例の各素子の形成方法について説明する。

【００３９】まず、絶縁材料であるガラス基板１上にス
パッタ等により下部メタル層２としてＣｒを約５００オ
ングストローム堆積させ、その後フォトリソグラフィに
よりパターニングし不必要なエリアをエッチングする。
これにより光電変換素子１００の下部電極、ＴＦＴ２２
０〜２２２のゲート電極、コンデンサ３００の下部電
極、および下部電極４０２と４１２が形成される。

【００４０】次に、ＣＶＤ法により同一真空内でＳｉＮ
（７）／ｉ（４）／ＳｉＮ（１７）層をそれぞれ約２０
００／５０００／２０００オングストローム堆積する。
これら各層は光電変換素子１００の下部絶縁層／光電変
換半導体層／上部絶縁層、ＴＦＴ２２０〜２２２のゲー
ト絶縁膜／半導体層／保護層、およびコンデンサ３００
の中間層となる。また、上下配線のクロス部絶縁層とし
ても使われる。各層の厚さはこれらに限らず光電変換装
置として使用する電圧、電流、電荷、入射光量等により
最適に設計するが、少なくともＳｉＮは電子とホールが
通過できず、また、ＴＦＴのゲート絶縁膜として機能が
できる５００オングストローム以上が望ましい。

【００４１】各層堆積後、ＳｉＮ１７のコンタクトホー
ル、４１０になるエリアをエッチングし、その後、ＣＶ
Ｄ法によりｎ層５を５００オングストローム堆積させ、
続いて、不要な部分のｎ層５をフォトリソグラフィによ
りパターニングし、エッチング除去し、更にコンタクト
ホール４０８になるエリアのＳｉＮ（７）／ｉ（４）／
ＳｉＮ（１７）をエッチング除去する。これにより、光
電変換素子１００の上部の透明電極部、ＴＦＴ２００〜
２２２のオーミックコンタクト層、コンデンサ３００の
中間層・上部電極の透明電極部、およびコンタクトホー
ル４０８が形成され、ＴＦＴ２２０〜２２２の半導体層
とオーミックコンタクト層はコンタクトホール４１０を
介して接続される。

【００４２】次に上部メタル層６をスパッタ等で約１
０，０００オングストローム堆積させる。さらに上部メ
タル層６をフォトリソグラフィによりパターニングし不
必要なエリアをエッチングし光電変換素子１００の上部
電極の不透明電極部、ＴＦＴ２２０〜２２２の主電極で
あるソース電極並びにドレイン電極、コンデンサ３００
の上部電極である不透明電極部、および上部配線４０６
と４１６が形成される。同時にコンタクトホール４０８
では、下部配線４０２と上部配線４０６とが接続されて
いる。

【００４３】また、さらに不必要なＳｉＮ（７）／ｉ
（４）／ＳｉＮ（１７）層をエッチングし各素子が分離
される。これで光電変換素子１００、ＴＦＴ２２０〜２
２２、下部配線４０２，４１２、上部配線４０６，４１
６、およびコンタクトホール４０８，４１０が完成す
る。また、図示はしていないが耐久性を向上させるため
通常各素子の上部をＳｉＮ等のパッシベーション膜で覆
う。

【００４４】以上の説明の通り本実施例では光電変換素
子１００、ＴＦＴ２２０〜２２２、コンデンサ３００、
および配線部４００とが、同時に堆積された共通の下部
メタル層２、ＳｉＮ（７）／ｉ（４）／ＳｉＮ（１７）
層、ｎ層５および上部メタル層６と各層のエッチングの
みで形成することができる。また光電変換素子１００内
に注入阻止層がなく、かつ、同一真空内で形成できる。
さらにＴＦＴの特性上重要なゲート絶縁膜／ｉ層界面も
同一真空内で形成でき、また、本実施例のＴＦＴは、ゲ
ート絶縁膜，半導体層と同一真空内で形成される、光電
変換素子の上部絶縁層と同一材料同一膜厚のＳｉＮ１７
で保護層を形成することにより、ＴＦＴのチャネルに相
当する半導体表面を露出させることなく各素子および配
線の形成ができ、工程途中の種々のダメージや汚染等の
影響を受けることなく、常に安定した特性のＴＦＴが得
られる。

【００４５】またさらにコンデンサ３００の中間層が熱
によるリークの少ない絶縁層を含んでいるため良好な特
性のコンデンサが形成される。このように本実施例は低
コストで高性能の光電変換装置の生産を可能としてい
る。

【００４６】以上の説明から明らかなように、光電変換
素子は第一の実施例や第二の実施例で示したものに限定
するものではない。つまり第一の電極層、ホールおよび
電子の移動を阻止する第一の絶縁層、光電変換半導体
層、ホールおよび電子の移動を阻止する第二の絶縁層、
第二の電極層があればよい。さらに光電変換半導体は光
が入射して電子、ホール対を発生する光電変換機能をも
っていればよい。層構成も一層でなく多層で構成してい
てもよく、また連続的に特性が変化していてもよい。

【００４７】同様にＴＦＴにおいてもゲート電極、ゲー
ト絶縁膜、チャネル形成が可能な半導体層、オーミック
コンタクト層、主電極があればよい。たとえば半導体表
面を覆う保護層を設けない構成や、オーミックコンタク
ト層はｐ層でもよく、この場合ゲート電極の制御の電圧
を逆にしてホールをチャネルとして使用すればよい。

【００４８】また同様にコンデンサにおいても下部電
極、上部または下部の絶縁層を含んだ中間層、および上
部電極があればよく、たとえば上部電極の透明電極部、
上部絶縁層、半導体層を設けず、上部電極（不透明電極
部）、下部絶縁層、下部電極のみで構成したり光電変換
素子やＴＦＴと特別分離しなくとも各素子の電極部と兼
用した構成でも良い。

【００４９】またさらに絶縁基板も全て絶縁物である必
要はなく、導体もしくは半導体上に絶縁物が堆積したも
のでもよい。

【００５０】

【発明の効果】以上説明したように、本発明によれば、
光電変換装置内の光電変換素子に注入阻止層を設けるこ
となく光の入射量を検出することができ、プロセスの最
適化が容易かつ、歩留まりの向上かつ、製造コストの低
減が可能で、ＳＮ比の高い低コストの光電変換装置を提
供することができる効果がある。

【００５１】また、第一の電極または第二の電極と光電
変換半導体層との間においてトンネル効果や、ショット
キーバリアを利用していないため、電極材料は自由に選
択でき、絶縁層の厚さやその他の制御も自由度が高い。
また同時に形成する電界効果トランジスタ（ＴＦＴ）等
のスイッチ素子のゲート電極から半導体層、および主電
極は同一膜構成とすることができるため共通な膜として
同時に形成可能でかつ光電変換素子、ＴＦＴ等のスイッ
チ素子共に重要な膜構成は同一真空内で同時に形成可能
であり、さらに光電変換装置を高ＳＮ化、低コスト化す
ることができる効果がある。

【００５２】また、光電変換素子自身に光情報をキャリ
アとして蓄え、同時にリアルタイムに電流を流す性質を
持つため簡単な構成で複合的な機能をもつ光電変換装置
を形成できる効果もある。

【図面の簡単な説明】

【図１】（ａ）は本発明に係る第一の実施例における光
電変換素子およびＴＦＴの層構成図、（ｂ）は全体回路
図である。

【図２】（ａ）〜（ｃ）は光電変換素子の各動作モード
におけるエネルギバンド図である。

【図３】検出器に流れる電流のタイムチャートである。

【図４】（ａ）〜（ｄ）は検出器の構成図である。

【図５】本発明に係わる第二の実施例の全体回路図であ
る。

【図６】（ａ）は本発明に係わる第二の実施例における
平面図、（ｂ）は断面図、（ｃ）はコンデンサの層構成
図である。

【図７】（ａ），（ｂ）はリフレッシュモードにおける
Ｖ_UBの電圧が正の電圧の場合及び負の電圧の場合、それ
ぞれについての動作を示す光電変換素子のエネルギーバ
ンド図である。

【図８】（ａ）〜（ｃ）は従来の光センサの構成図であ
る。

【図９】ＴＦＴの層構成図である。

【図１０】ゲート絶縁膜の厚さに対するＴＦＴの歩留ま
りを示すグラフである。

【符号の説明】

１絶縁基板１００光電変換素子１０２下部電極１０４光電変換半導体層（ｉ層）１０５，１０６上部電極１０７下部絶縁層１１０電源部１１７上部絶縁層１２０検出部１３０制御部２００ＴＦＴ２０２ゲート電極２０３ゲート絶縁膜２０４半導体層（ｉ層）２０５オーミックコンタクト層（ｎ層）２０６ソース電極２０７ドレイン電極２１７保護層３００コンデンサ３０２コンデンサ下部電極３０４半導体層３０５，３０６コンデンサ上部電極３０７下部絶縁層３１７上部絶縁層４００配線

───────────────────────────────────────────────────── フロントページの続き (72)発明者水谷英正東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】第一の電極層、第一導電型のキャリアお
よび該第一導電型と異なる第二導電型のキャリアの通過
を阻止する第一の絶縁層、光電変換半導体層、前記第一
導電型のキャリアおよび前記第二導電型のキャリアの通
過を阻止する第二の絶縁層、および第二の電極層を積層
した光電変換素子と、ゲート電極層、第三の絶縁層、半導体層、この半導体層
のチャネル領域となる部分を隔てた一対の第一および第
二の主電極層、およびこれらの主電極層と前記半導体層
との間にオーミックコンタクト層を積層したスイッチ素
子と、前記光電変換素子の前記第一もしくは第二の電極層と前
記スイッチ素子の第一の主電極層とを電気的に結ぶ配線
層と、を同一基板上に有する光電変換装置。
【請求項２】前記スイッチ手段のオン・オフを制御す
る制御手段を有し、該制御手段は、リフレッシュ・モードにおいては、前記
光電変換半導体層内の前記第一導電型のキャリアと前記
第二導電型のキャリアとの再結合を促すように、前記光
電変換素子の第一の電極層と第二の電極層との間に電位
差を与え又は第一の電極層と第二の電極層とを同電位と
し、光電変換モードにおいては、前記光電変換半導体層に入
射した光により発生した前記第一及び第二導電型のキャ
リアをそれぞれ、前記第二の絶縁層と前記光電変換半導
体層との界面、前記第一の絶縁層と前記光電変換半導体
層との界面に導くように前記光電変換素子の第一の電極
層と第二の電極層との間に電位差を与え、前記光電変
換モードにより、前記第一の絶縁層と前記光電変換半導
体層との界面に導かれた前記第二導電型のキャリアもし
くは前記第二の絶縁層と前記光電変換半導体層との界面
に導かれた前記第一導電型のキャリアを検出するよう
に、前記スイッチ素子を制御する手段である請求項１記
載の光電変換装置。
【請求項３】前記光電変換素子と前記スイッチ素子の
前記第一の電極層と前記ゲート電極層、前記第一の絶縁層と前記第三の絶縁層、前記光電変換半導体層と前記半導体層、前記第二の電極層と前記第一及び第二の主電極層、がそ
れぞれ共通の膜で構成されてなる請求項１又は請求項２
に記載の光電変換装置。
【請求項４】第三の電極層、第四の電極層、該第三の
電極層と該第四の電極層との間にあって、少なくとも第
四の絶縁層を有する中間層を備えた容量素子と、前記光
電変換素子の前記第一もしくは第二の電極層と該容量素
子の第三もしくは第四の電極層とを電気的に結ぶ配線層
と、を前記同一基板上に有する請求項１〜請求項３のい
ずれかの請求項に記載の光電変換装置。
【請求項５】前記光電変換素子と前記容量素子の前記
第一の電極層と前記第三の電極層、前記第二の電極層と前記第四の電極層、前記第一もしくは第二の絶縁層と前記第四の絶縁層、が
それぞれ共通の膜で構成されてなる請求項４記載の光電
変換装置。
【請求項６】前記光電変換半導体層および前記半導体
層の少なくとも一部が非晶質の水素化アモルアァスシリ
コンである請求項１〜請求項５のいずれかの請求項に記
載の光電変換装置。
【請求項７】前記光電変換モードで発生した前記第一
もしくは第二導電型のキャリアの積分値を検出する検出
部を有する請求項１〜請求項６のいずれかの請求項に記
載の光電変換装置。