JPH0864837A

JPH0864837A - 薄膜半導体装置の製造方法

Info

Publication number: JPH0864837A
Application number: JP22258894A
Authority: JP
Inventors: Takenobu Urazono; 丈展浦園; Masumitsu Ino; 益充猪野; Masabumi Kunii; 正文国井; Shizuo Nishihara; 静夫西原; Hisao Hayashi; 久雄林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-08-24
Filing date: 1994-08-24
Publication date: 1996-03-08

Abstract

(57)【要約】【目的】レーザ光の照射処理を改善し薄膜半導体装置
の製造工程合理化及び品質改良を図る。【構成】薄膜半導体装置を製造する為、先ず透明絶縁
基板１の表面側に半導体薄膜２を形成する成膜工程を行
なう。次に、半導体薄膜２を素子領域として薄膜トラン
ジスタを集積形成する加工工程を行なう。この際、加工
工程の前後又は中間で透明絶縁基板１の裏面側からレー
ザ光を照射し半導体薄膜２を結晶化する処理工程を行な
う。加工工程は半導体薄膜２の上にゲート電極Ｇをパタ
ニング形成する工程を含んでおり、処理工程はゲート電
極Ｇのパタニング形成後に行なわれゲート電極Ｇの直下
に位置するチャネル部ｃｈも含めて半導体薄膜２の結晶
化を図る。又、加工工程はゲート電極Ｇのパタニング形
成後セルフアライメントにより不純物を半導体薄膜２に
注入する工程を含んでおり、処理工程は不純物の注入後
に行なわれ半導体薄膜２の結晶化と同時に不純物の活性
化を図る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜半導体装置の製造方
法に関する。より詳しくは、レーザ光照射により半導体
薄膜を熱処理する方法に関する。

【０００２】

【従来の技術】高解像度ディスプレイとして、スイッチ
ング素子に多結晶シリコン薄膜トランジスタを用いた大
型で高精細な液晶表示パネルが有望視されている。多結
晶シリコン薄膜トランジスタを用いて大型高精細の液晶
表示パネルを量産する為には、低価格のガラス基板を採
用できる低温プロセスの確立が必須である。低温プロセ
スの手法として従来から大きく期待されてきたのは、レ
ーザ光を非晶質シリコン等の半導体薄膜に照射して、低
融点ガラス基板上に高品質の多結晶シリコンを形成する
技術である。

【０００３】

【発明が解決しようとする課題】ところで、従来からレ
ーザ光照射による半導体薄膜の結晶化あるいは再結晶化
を行なう場合には、半導体薄膜の表面に予め反射防止膜
を形成しておく事が一般的である。反射防止膜はレーザ
光の照射エネルギーの吸収効率を向上でき、半導体薄膜
を完全溶融化してその結晶化を促進する上で有効であ
る。しかしながら、従来の方式では使用済みとなった反
射防止膜（例えばＳｉＯ₂膜、ＳｉＮ膜等）はエッチン
グ等により除去され、その上に半導体プロセスを適用し
て薄膜トランジスタ等を集積形成していた。一旦成膜し
た反射防止膜を除去する為薄膜半導体装置の製造工程数
増加を招いていたという課題がある。又、レーザ光照射
は半導体薄膜の結晶化に加え、半導体薄膜に注入された
不純物の活性化にも利用されている。例えば、半導体薄
膜の上にゲート電極を形成し、セルフアライメントで不
純物を注入した後、レーザ光を照射して活性化を図る。
しかしながら、この状態ではゲート電極の直下に設けら
れたチャネル部分にレーザ光が届かないので、チャネル
部分の結晶化はできない。従って、チャネル部分の結晶
化を図る為には、予めゲート電極作成前に別途レーザ光
照射を行なう必要があり工程増加を招いていたという課
題がある。さらに、半導体薄膜を成膜した段階でレーザ
光照射を行ない結晶化を図っても、後工程のトランジス
タ製造プロセスで半導体薄膜中に欠陥が生じる事もあ
る。この場合、薄膜トランジスタの作成後は高温の熱処
理ができない為に効率的な欠陥除去が困難であるという
課題がある。

【０００４】

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はレーザ光照射のプロセスに工夫を加
え薄膜半導体装置の製造効率を改善すると共に品質の向
上を図る事を目的とする。かかる目的を達成する為に以
下の手段を講じた。即ち、本発明によれば薄膜半導体装
置は以下の工程により製造される。先ず、透明絶縁基板
の表面側に半導体薄膜を形成する成膜工程を行なう。次
に、該半導体薄膜を素子領域として薄膜トランジスタを
集積形成する加工工程を行なう。本発明の特徴事項とし
て、該加工工程の前後又は中間で該透明絶縁基板の裏面
側からレーザ光を照射し該半導体薄膜を結晶化する処理
工程を行なう。例えば、前記加工工程は該半導体薄膜の
上にゲート電極をパタニング形成する工程を含んでお
り、前記処理工程は該ゲート電極のパタニング形成後に
行なわれ該ゲート電極の直下に位置する部分も含めて該
半導体薄膜の結晶化を図る。又、前記加工工程はゲート
電極のパタニング形成後これをマスクとしてセルフアラ
イメントにより該半導体薄膜に不純物を注入する工程を
含んでおり、前記処理工程は該不純物の注入後に行なわ
れ該半導体薄膜の結晶化と同時に該不純物の活性化を図
る。より一般的には、前記加工工程は該半導体薄膜に不
純物を注入する工程を含んでおり、前記処理工程は該不
純物の注入後に行なわれ該半導体薄膜の結晶化と同時に
該不純物の活性化を図る。加えて、前記加工工程は該処
理工程の後該素子領域を残して半導体薄膜の不要部分を
エッチング除去する工程を含む。さらには、薄膜トラン
ジスタを集積形成した後、個々の薄膜トランジスタに接
続する画素電極を形成する電極工程を行なう場合があ
る。

【０００５】本発明は広く薄膜半導体装置の製造方法に
適用されるが、特に好ましくはアクティブマトリクス型
液晶表示パネルの製造方法に適用可能である。この場
合、先ず透明絶縁基板の表面側に半導体薄膜を形成する
成膜工程を行なう。次に、該半導体薄膜を素子領域とし
て薄膜トランジスタを集積形成する加工工程を行なう。
特徴事項として、該加工工程の前後又は中間で該透明絶
縁基板の裏面側からレーザ光を照射し該半導体薄膜を結
晶化する処理工程を行なう。この後、個々の薄膜トラン
ジスタに接続して画素電極を形成する電極工程を行な
う。続いて、所定の間隙を介して該透明絶縁基板の表面
側に対向基板を接合する組立工程を行なう。最後に、該
間隙に液晶を注入する封止工程を行ないアクティブマト
リクス型液晶表示パネルを完成する。

【０００６】

【作用】本発明によれば、薄膜トランジスタを集積形成
する加工工程の前後又は中間で、透明絶縁基板の裏面側
からレーザ光を照射し半導体薄膜を結晶化している。透
明絶縁基板の裏面側からレーザ光を照射する事で、従来
半導体薄膜の上に成膜していたレーザ光の反射防止膜が
必要なくなり、製造工程数の削減が可能になる。レーザ
光の反射防止膜の代わりに、透明絶縁基板の厚み等を適
切に設定する事により透明絶縁基板自体が反射防止機能
を奏する事が可能である。又、薄膜トランジスタの加工
工程段階でレーザ光を照射し半導体薄膜を結晶化させる
為、薄膜トランジスタの加工工程中に生じた結晶欠陥を
効率的に除去する事ができる。本発明では、薄膜トラン
ジスタの素子領域（活性層）となる半導体薄膜を透明絶
縁基板の表面側に成膜する一方、透明絶縁基板の裏面側
からレーザ光を照射している。従って、トランジスタを
形成する加工工程の適切な段階で、容易に半導体薄膜の
結晶化及び半導体薄膜に注入された不純物の活性化を同
時に行なう事ができる。

【０００７】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる薄膜半導体装置
の製造方法を示す工程図である。先ず工程（Ａ）で、透
明絶縁基板１の表面側に半導体薄膜２を形成する。即
ち、薄膜トランジスタの素子領域（活性層）となる半導
体薄膜２を４０〜１５０nmの厚みで成膜する。例えば、
透明絶縁基板１上に直接、減圧ＣＶＤにより５００℃の
温度で非晶質シリコンからなる半導体薄膜２を６０nmの
厚みで成膜する。なお、ＣＶＤ法等で半導体薄膜２を成
膜した場合には、透明絶縁基板１の裏面側に付着膜３が
伴なう事になる。本成膜工程では、透明絶縁基板１に含
まれる不純物を抑える為、半導体薄膜２と透明絶縁基板
１との間にＳｉＯ₂やＳｉＮ等の下地膜を成膜しても良
い。但し、下地膜はレーザ光を反射吸収しない材料に限
られる。次に工程（Ｂ）で、半導体薄膜２の上にゲート
絶縁膜４を成膜する。本例では、ＳｉＯ₂を常圧ＣＶＤ
により１２０nmの厚みで成膜した。次に工程（Ｃ）で、
ゲート絶縁膜４の上にゲート電極Ｇをパタニング形成す
る。続いて工程（Ｄ）で、ゲート電極Ｇをマスクとしセ
ルフアライメントにより半導体薄膜２中に不純物を注入
しソース領域Ｓ及びドレイン領域Ｄを設ける。本例で
は、画素電極のスイッチング駆動用としてＮチャネル型
の薄膜トランジスタを形成する為、不純物としては砒素
を５×１０¹⁵／cm²のドーズ量でイオン注入した。な
お、Ｐチャネル型の薄膜トランジスタを形成する場合に
は、例えば硼素を５×１０¹⁵／cm²のドーズ量でイオン
注入すれば良い。なお、半導体薄膜２において、ゲート
電極Ｇの両側に設けられたソース領域Ｓ及びドレイン領
域Ｄの間にはチャネル領域ｃｈが規定される。このチャ
ネル領域ｃｈはゲート電極Ｇの直下に位置する。以上に
説明した（Ｂ），（Ｃ），（Ｄ）は、半導体薄膜２を素
子領域として薄膜トランジスタを集積形成する加工工程
の前段階となる。

【０００８】次に工程（Ｅ）で、透明絶縁基板１の裏面
側に堆積した諸々の付着膜３を除去する。続いて工程
（Ｆ）で、透明絶縁基板１の裏面側から適当なエネルギ
ーのレーザ光を照射し、半導体薄膜２の結晶化及び不純
物の活性化を図る。この処理工程で、ゲート電極Ｇ直下
に位置するチャネル領域ｃｈは透明絶縁基板１の裏面側
から直接レーザ光に曝露される為、その結晶化を行なう
事が可能である。同時に、ソース領域Ｓ及びドレイン領
域Ｄに注入された不純物の活性化も可能になる。本例で
はＸｅＣｌレーザを使用して、４５０mJ／cm²のエネル
ギー密度にてレーザ光照射を行なった。本発明ではレー
ザ光照射を裏面側から行なう為、透明絶縁基板１はレー
ザ光を吸収しない材料を選択する必要がある。好ましく
は、レーザ光の裏面反射を抑える為に、レーザ光の波長
に合わせて透明絶縁基板１の厚みを設定しておく事が良
い。この様にすれば、別途反射防止膜を設ける必要はな
くなる。この時、レーザ光の照射領域は、少なくとも薄
膜半導体装置のワンチップ以上に相当する面積をカバー
し、１回のレーザ光パルス照射にて結晶化及び活性化を
実現する。この薄膜半導体装置のワンチップは、後工程
でアクティブマトリクス型液晶表示パネルの組み立てに
用いられる。なお、本処理工程では、必要ならば薄膜ト
ランジスタ上に予めパシベーション膜を成膜しておいて
も良い。

【０００９】次に工程（Ｇ）で、レーザ光の照射処理を
受けた半導体薄膜２を、薄膜トランジスタの素子領域に
合わせてエッチングする。即ち、照射処理の後素子領域
を残して半導体薄膜２の不要部分をエッチング除去す
る。仮に、レーザ光の照射前に半導体薄膜２を素子領域
の形状に合わせてエッチングした場合には、レーザ光照
射による加熱の温度分布が不均一になり、半導体薄膜の
一部が失われる惧れがある。続いて工程（Ｈ）で、薄膜
トランジスタを第１パシベーション膜５で被覆する。例
えば、ＳｉＯ₂を３００nmの厚みで成膜し、第１パシベ
ーション膜５とする。さらに第１パシベーション膜５に
コンタクトホールを開口し、薄膜トランジスタのソース
領域Ｓに連通する配線６を設ける。以上説明した工程
（Ｇ），（Ｈ）が薄膜トランジスタを集積形成する加工
工程の後段階となる。従って、レーザ光の照射を行なう
処理工程は、薄膜トランジスタの一連の加工工程の中間
で行なわれる事になる。

【００１０】最後に工程（Ｉ）で、第２パシベーション
膜７を成膜し、配線６を被覆する。例えばＳｉＯ₂を３
００nmの厚みで成膜して、第２パシベーション膜７とす
る。続いて第２パシベーション膜７及び第１パシベーシ
ョン膜５を通してコンタクトホールを開口し、ドレイン
領域Ｄに接続する画素電極８を設ける。この画素電極８
はＩＴＯ等の透明導電膜からなる。以上により薄膜半導
体装置が完成する。この後、アクティブマトリクス型の
液晶表示パネルを組み立てる場合には、所定の間隙を介
して透明絶縁基板１の表面側に対向基板を接合する組立
工程を行なう。そして、該間隙に液晶を注入する封止工
程を行なってアクティブマトリクス型液晶表示パネルを
完成する。

【００１１】以上に説明した実施例では、ゲート電極の
パタニング形成後セルフアライメントにより不純物を半
導体薄膜に注入した段階で、透明絶縁基板の裏面側から
レーザ光を照射し半導体薄膜の結晶化と同時に不純物の
活性化を図っている。しかしながら、本発明はこの工程
順に限られるものではなく、一般に薄膜トランジスタの
活性層となる半導体薄膜を成膜した後、適当な工程段階
で透明絶縁基板の裏面側からレーザ光を照射し結晶化や
活性化を実施する事ができる。仮に、不純物を注入する
前の段階でレーザ光の照射を行なえば半導体薄膜の結晶
化のみを実施できる。逆に、先に結晶化された半導体薄
膜に不純物の注入を行なって、その後再度レーザ光を照
射すれば不純物の活性化を主体的に起す事も可能であ
る。

【００１２】図２は、図１に示した工程（Ｆ）で行なわ
れるレーザ光照射の具体例を表わした説明図である。一
般に透明絶縁基板１は大型のウエハからなり表示用薄膜
半導体装置（以下表示用半導体チップと呼ぶ）を多数個
取りできる様にしている。即ち透明絶縁基板１には予め
複数の区画１１が設定されており、レーザ光照射工程で
は個々の区画１１に対してレーザパルス１２を順次ワン
ショットで照射する。本例では区画１１は矩形を有して
おり、これに整合して矩形のレーザ光断面１３を有する
レーザパルス１２をワンショットで透明絶縁基板１の裏
面側から照射する。

【００１３】図３は、図１の製造方法に従って形成され
た薄膜トランジスタの電気特性を示すグラフである。な
お、（Ａ）は比較の為レーザ光照射を施されていない薄
膜トランジスタの特性を表わし、（Ｂ）はレーザ光照射
を受けた薄膜トランジスタの特性を表わしている。何れ
のグラフも、縦軸にドレイン電流Ｉｄｓをとってあり横
軸にゲート電圧Ｖｇｓをとってある。照射処理を受けて
いない薄膜トランジスタではオン電流が比較的低く、オ
フ電流が比較的高くなっている。これに対し、照射処理
を受けた薄膜トランジスタは十分に高いオン電流を有す
ると共に、オフ電流が大幅に抑制されている。従って、
アクティブマトリクス型液晶表示パネルとして組み込ん
だ場合、画素電極のスイッチング用として本発明にかか
る薄膜トランジスタは優れた特性を有している。

【００１４】図４は、本発明に従って製造された表示用
半導体チップの一例を示す模式的な斜視図である。表示
用半導体チップ５０を製造するには、先ず最初に成膜工
程を行ない比較的低融点（例えば６００℃以下）のガラ
ス材料からなる透明絶縁基板５１の上に半導体薄膜５２
を形成する。この半導体薄膜５２は前駆状態では非晶質
又は比較的小さな粒径を有する多結晶であり、例えば非
晶質シリコンや多結晶シリコンからなる。次に、半導体
薄膜５２の加熱処理を含む一連の処理を行ない、１チッ
プ分の区画５３に薄膜トランジスタを集積形成する。本
例では区画５３内に画素アレイ部５４、水平走査回路５
５、垂直走査回路５６を含んでいる。これらには何れも
薄膜トランジスタが集積形成される。最後に画素アレイ
部５４に１画面分の画素電極を形成して表示用半導体チ
ップ５０が完成する。上述した加熱処理はレーザ光照射
により行なわれ、区画５３に対してレーザパルスをワン
ショットで透明絶縁基板５１の裏面側から照射し、１チ
ップ分の半導体薄膜５２の一括加熱処理を行なう。この
レーザ光照射は一括加熱により半導体薄膜５２の結晶化
を行なう事を目的とする。例えば、半導体薄膜５２が前
駆状態で非晶質シリコンである時には、一括加熱により
一旦溶融した後結晶化し比較的大粒径の多結晶シリコン
が得られる。半導体薄膜５２が前駆状態で比較的粒径の
小さな多結晶である場合には、一括加熱により溶融した
後再び結晶化し比較的大粒径の多結晶に変換できる。な
お、このレーザ光照射は結晶化を目的とする場合に限ら
ず、半導体薄膜５２に不純物を注入した後の一括加熱に
より不純物の活性化を行なう場合にも用いられる。さら
には、一括加熱により半導体薄膜５２の結晶化及び不純
物の活性化を同時に行なう事もできる。レーザパルスと
してエキシマレーザ光を用いる事ができる。エキシマレ
ーザ光は強力なパルス紫外光である為、シリコン等から
なる半導体薄膜５２で吸収され、その部分の温度を上昇
させる。しかしながら透明絶縁基板５１はエキシマレー
ザ光を殆ど吸収しない材料が選択される為、直接レーザ
光照射を受けても基板温度が上昇する惧れはない。透明
絶縁基板５１に成膜する前駆膜としては低温で作成でき
るプラズマＣＶＤシリコン膜等を選ぶ事ができる。ガラ
ス材料からなる透明絶縁基板５１に例えば厚み３０nmの
プラズマＣＶＤシリコン膜を成膜した場合、ＸｅＣｌエ
キシマレーザ光を照射した時の溶融閾値エネルギーは１
３０mJ／cm²程度である。膜厚全体が溶融するには例え
ば２２０mJ／cm²程度のエネルギーが必要である。溶融
してから固化するまでの時間はおよそ７０nsである。

【００１５】上述の様に、本発明は大面積の表示用半導
体チップ５０をパルスエネルギーのレーザで透明絶縁基
板の裏面側から一度にアニールする事を特徴としてい
る。レーザ照射領域である区画５３には画素アレイ部５
４、水平走査回路５５、垂直走査回路５６が設けられて
おり、何れも薄膜トランジスタを含んでいる。この表示
用半導体チップ５０においては、薄膜トランジスタの総
数は１００kbit以上であり、区画５３の対角寸法は１５
mm以上である。この対角寸法は例えば３インチ程度にま
で及ぶ。区画５３に対して例えば波長が３００nm〜３５
０nmのエキシマレーザ光を基板の裏面側から照射し、そ
のエネルギー密度は２００mJ／cm²〜４５０mJ／cm²程
度に設定される。

【００１６】図５は、図４に示した様な表示用半導体チ
ップを用いて組み立てられたアクティブマトリクス型液
晶表示パネルの一例を示す模式的な斜視図である。図示
する様に、アクティブマトリクス型液晶表示パネルは透
明絶縁基板１０１と対向基板１０２と両者の間に保持さ
れた液晶１０３とを備えた積層構造を有する。透明絶縁
基板１０１には画素アレイ部１０４と駆動回路部とが集
積形成されている。駆動回路部は垂直走査回路１０５と
水平走査回路１０６とに分かれている。又透明絶縁基板
１０１の周辺部上端には外部接続用の端子部１０７が形
成されている。端子部１０７は配線１０８を介して垂直
走査回路１０５及び水平走査回路１０６に接続してい
る。画素アレイ部１０４にはマトリクス状に配列した画
素電極１０９及び対応する薄膜トランジスタ１１０が集
積形成されている。これらの画素電極１０９及び薄膜ト
ランジスタ１１０は、図１で示した工程に従い透明絶縁
基板１０１の上に集積形成されたものである。

【００１７】

【発明の効果】以上説明した様に、本発明によれば、透
明絶縁基板の裏面側からレーザ光を照射し半導体薄膜を
結晶化させている。透明絶縁基板自体が反射防止膜とし
て機能する為従来の様に半導体薄膜の上に別途反射防止
膜を設ける必要がなくなり工程数の削減が可能になると
いう効果がある。薄膜トランジスタの作成段階でレーザ
光を照射し半導体薄膜を結晶化させる為、トランジスタ
作成過程で生じた結晶欠陥を効率的に除去する事が可能
になるという効果がある。又、半導体薄膜を透明絶縁基
板の表面側に成膜する一方、裏面側からレーザ光を照射
する事により、トランジスタ作成のいかなる段階におい
ても容易に半導体薄膜の結晶化及び半導体薄膜に注入さ
れた不純物の活性化を行なう事が可能になり工程設計の
自由度が増すという効果がある。

【図面の簡単な説明】

【図１】本発明にかかる薄膜半導体装置の製造方法を示
す工程図である。

【図２】レーザ光照射の具体例を示す説明図である。

【図３】薄膜トランジスタの電気特性を示すグラフであ
る。

【図４】本発明に従って製造された薄膜半導体装置の一
例を示す斜視図である。

【図５】本発明に従って製造された薄膜半導体装置を用
いて組み立てられたアクティブマトリクス型液晶パネル
の一例を示す斜視図である。

【符号の説明】

１透明絶縁基板２半導体薄膜３付着膜４ゲート絶縁膜８画素電極１１区画１２レーザパルス１３レーザ光断面

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/268 Ｚ (72)発明者西原静夫東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者林久雄東京都品川区北品川６丁目７番35号ソニー株式会社内

Claims

【特許請求の範囲】

【請求項１】透明絶縁基板の表面側に半導体薄膜を形
成する成膜工程と、該半導体薄膜を素子領域として薄膜トランジスタを集積
形成する加工工程と、該加工工程の前後又は中間で該透明絶縁基板の裏面側か
らレーザ光を照射し該半導体薄膜を結晶化する処理工程
とを行なう薄膜半導体装置の製造方法。
【請求項２】前記加工工程は該半導体薄膜の上にゲー
ト電極をパタニング形成する工程を含んでおり、前記処
理工程は該ゲート電極のパタニング形成後に行なわれ該
ゲート電極の直下に位置する部分も含めて該半導体薄膜
の結晶化を図る請求項１記載の薄膜半導体装置の製造方
法。
【請求項３】前記加工工程はゲート電極のパタニング
形成後これをマスクとしてセルフアライメントにより該
半導体薄膜に不純物を注入する工程を含んでおり、前記
処理工程は該不純物の注入後に行なわれ該半導体薄膜の
結晶化と同時に該不純物の活性化を図る請求項２記載の
薄膜半導体装置の製造方法。
【請求項４】前記加工工程は該半導体薄膜に不純物を
注入する工程を含んでおり、前記処理工程は該不純物の
注入後に行なわれ該半導体薄膜の結晶化と同時に該不純
物の活性化を図る請求項１記載の薄膜半導体装置の製造
方法。
【請求項５】前記加工工程は、該処理工程の後該素子
領域を残して半導体薄膜の不要部分をエッチング除去す
る工程を含む請求項１記載の薄膜半導体装置の製造方
法。
【請求項６】薄膜トランジスタを集積形成した後、個
々の薄膜トランジスタに接続する画素電極を形成する電
極工程を行なう請求項１記載の薄膜半導体装置の製造方
法。
【請求項７】透明絶縁基板の表面側に半導体薄膜を形
成する成膜工程と、該半導体薄膜を素子領域として薄膜トランジスタを集積
形成する加工工程と、該加工工程の前後又は中間で該透明絶縁基板の裏面側か
らレーザ光を照射し該半導体薄膜を結晶化する処理工程
と、個々の薄膜トランジスタに接続して画素電極を形成する
電極工程と、所定の間隙を介して該透明絶縁基板の表面側に対向基板
を接合する組立工程と、該間隙に液晶を注入する封止工程とを行なうアクティブ
マトリクス型液晶表示パネルの製造方法。