JPH0864962A - 印刷回路基板の製造方法 - Google Patents
印刷回路基板の製造方法Info
- Publication number
- JPH0864962A JPH0864962A JP19351795A JP19351795A JPH0864962A JP H0864962 A JPH0864962 A JP H0864962A JP 19351795 A JP19351795 A JP 19351795A JP 19351795 A JP19351795 A JP 19351795A JP H0864962 A JPH0864962 A JP H0864962A
- Authority
- JP
- Japan
- Prior art keywords
- palladium
- plating
- copper
- electroless
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/243—Reinforcing of the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Chemically Coating (AREA)
Abstract
(57)【要約】
【課題】 表面が比較的平坦で、表面パッド上及びスル
ーホール内のはんだ付け適性が良好であり、同時に、金
又はアルミニウムワイヤでのワイヤボンディングが可能
である印刷回路基板の新規な製造方法を提供すること。 【解決手段】 回路パターンと、孔と、銅ランドとを有
する回路基板を準備する工程と、前記回路パターンをは
んだマスクで被覆する工程と、前記基板を無電解パラジ
ウム液に、パラジウムからなる最終仕上げ層を孔中及び
ランド上の銅メッキが酸化物を形成するのを防止し且つ
比較的平滑で良好なはんだ付け適性及び良好なワイヤボ
ンディング性を付与するのに十分な厚さに形成するに十
分な時間接触させる工程とを含んでなる。銅回路パター
ン、孔及びランドは、一般的に銅を基板上にメッキする
ことにより形成される。次に、パラジウム層を、銅上又
は最初に銅上にメッキした無電解ニッケル層上に直接形
成できる。
ーホール内のはんだ付け適性が良好であり、同時に、金
又はアルミニウムワイヤでのワイヤボンディングが可能
である印刷回路基板の新規な製造方法を提供すること。 【解決手段】 回路パターンと、孔と、銅ランドとを有
する回路基板を準備する工程と、前記回路パターンをは
んだマスクで被覆する工程と、前記基板を無電解パラジ
ウム液に、パラジウムからなる最終仕上げ層を孔中及び
ランド上の銅メッキが酸化物を形成するのを防止し且つ
比較的平滑で良好なはんだ付け適性及び良好なワイヤボ
ンディング性を付与するのに十分な厚さに形成するに十
分な時間接触させる工程とを含んでなる。銅回路パター
ン、孔及びランドは、一般的に銅を基板上にメッキする
ことにより形成される。次に、パラジウム層を、銅上又
は最初に銅上にメッキした無電解ニッケル層上に直接形
成できる。
Description
【０００１】
【発明の属する技術分野】本発明は、パラジウムを基板
上又は無電解ニッケルからなる中間層上に無電解メッキ
して、良好なはんだ付け適性及びワイヤボンディング性
を有するメッキされた実質的に平坦な表面を形成する印
刷回路基板の製造方法に関する。
上又は無電解ニッケルからなる中間層上に無電解メッキ
して、良好なはんだ付け適性及びワイヤボンディング性
を有するメッキされた実質的に平坦な表面を形成する印
刷回路基板の製造方法に関する。
【０００２】
【発明が解決しようとする課題】電子部品製造業者は、
改良され且つ高価でない印刷回路基板（「ＰＣＢ」）加
工方法を常に探し求めている。大きな成功をおさめた一
つのこのような方法は、表面実装法（「ＳＭＴ」）と呼
ばれている。ＳＭＴでは、部品をボンディングパッドを
介して基板に直接結合することにより、小型化をさらに
進め、且つ部品密度を増加させてコストを減少させてい
る。
改良され且つ高価でない印刷回路基板（「ＰＣＢ」）加
工方法を常に探し求めている。大きな成功をおさめた一
つのこのような方法は、表面実装法（「ＳＭＴ」）と呼
ばれている。ＳＭＴでは、部品をボンディングパッドを
介して基板に直接結合することにより、小型化をさらに
進め、且つ部品密度を増加させてコストを減少させてい
る。
【０００３】ＰＣＢの構成が発展し、今日の印刷回路基
板の数多くは、ＳＭＴと標準的なスルーホールの両方の
特徴を備えている。この「混合法」では、表面取り付け
部品のＰＣＢ表面へのはんだ付け適性が良好であるだけ
でなく、スルーホールにおける鉛被部品のはんだ付け適
性が良好であることが必要である。表面実装部品結合
は、まずはんだペーストをＰＣＢの重要なパッドに適用
し、表面実装部品をこれらのパッド上に配置し、ＰＣＢ
を加熱してはんだを溶融し、そして部品を基板に機械的
及び電気的な両方の方法で固定することによりなされ
る。
板の数多くは、ＳＭＴと標準的なスルーホールの両方の
特徴を備えている。この「混合法」では、表面取り付け
部品のＰＣＢ表面へのはんだ付け適性が良好であるだけ
でなく、スルーホールにおける鉛被部品のはんだ付け適
性が良好であることが必要である。表面実装部品結合
は、まずはんだペーストをＰＣＢの重要なパッドに適用
し、表面実装部品をこれらのパッド上に配置し、ＰＣＢ
を加熱してはんだを溶融し、そして部品を基板に機械的
及び電気的な両方の方法で固定することによりなされ
る。
【０００４】はんだ作業をうまく行うには、ＰＣＢに含
まれている回路パッドと孔の表面のはんだ付け適性が非
常に良いことが必要である。部品結合用基板パッドは、
表面が概して平坦でなければならないとともに、組立前
の全表面のはんだ付け適性は、長期保存中でも維持され
なければならない。さらに、直接チップを結合して部品
を基板上に組立後ワイヤボンディングを行う小形化法で
は、はんだ付け適性及びワイヤボンディング適性の面か
ら理想的な仕上げが必要である。
まれている回路パッドと孔の表面のはんだ付け適性が非
常に良いことが必要である。部品結合用基板パッドは、
表面が概して平坦でなければならないとともに、組立前
の全表面のはんだ付け適性は、長期保存中でも維持され
なければならない。さらに、直接チップを結合して部品
を基板上に組立後ワイヤボンディングを行う小形化法で
は、はんだ付け適性及びワイヤボンディング適性の面か
ら理想的な仕上げが必要である。
【０００５】ＳＭＴ用回路基板を作製するのに最も一般
的に実施されている方法の一つは、熱風はんだレベリン
グ法である。この方法の場合、まず基板を溶融はんだに
浸漬してはんだを適用し、上にはんだ層を有する基板を
取り出した後、熱風で過剰のはんだを吹き飛ばす。この
方法によりＰＣＢ上に生成された金属仕上げにより、基
板表面に良好なはんだ付け適性が付与されるが、得られ
たパッド上表面は、信頼性のある部品結合を行うに十分
な程度には平坦でない。さらに、金属被膜の厚さは、孔
の入口では、多くの場合薄すぎて、金属間銅−錫化合物
が最終的なはんだ付け適性に悪影響を及ぼすのを防止で
きない。したがって、部品の基板へのはんだ付けは、熱
風レベリング法を使用後比較的早く完了させなければな
らない。基板にはんだ付けする部品が基板業者以外の者
により追加されることがよくあることから、これを行う
ことは困難なことがよくある。
的に実施されている方法の一つは、熱風はんだレベリン
グ法である。この方法の場合、まず基板を溶融はんだに
浸漬してはんだを適用し、上にはんだ層を有する基板を
取り出した後、熱風で過剰のはんだを吹き飛ばす。この
方法によりＰＣＢ上に生成された金属仕上げにより、基
板表面に良好なはんだ付け適性が付与されるが、得られ
たパッド上表面は、信頼性のある部品結合を行うに十分
な程度には平坦でない。さらに、金属被膜の厚さは、孔
の入口では、多くの場合薄すぎて、金属間銅−錫化合物
が最終的なはんだ付け適性に悪影響を及ぼすのを防止で
きない。したがって、部品の基板へのはんだ付けは、熱
風レベリング法を使用後比較的早く完了させなければな
らない。基板にはんだ付けする部品が基板業者以外の者
により追加されることがよくあることから、これを行う
ことは困難なことがよくある。
【０００６】別の方法では、錫−鉛を電着後、溶融させ
る。しかしながら、この方法で得たＰＣＢも、熱風はん
だレベリングで見られるのと同じ問題がある。スルーホ
ールメッキ基板に溶融錫−鉛はんだを使用する代わり
に、金属間化合物がメッキ層に顕著に侵入しないように
十分な厚さを有する錫−鉛電気メッキ被膜を適用し、非
溶融条件で使用できる。しかしながら、非溶融錫−鉛
は、元来溶融錫−鉛よりもはんだ付け適性が劣る上に、
はんだマスク下の被膜が流動はんだ付け操作中に溶融す
ることがあり、したがって、はんだマスクの接着に悪影
響を及ぼす。さらに、錫−鉛被膜は、一般的にワイヤボ
ンディングできない。
る。しかしながら、この方法で得たＰＣＢも、熱風はん
だレベリングで見られるのと同じ問題がある。スルーホ
ールメッキ基板に溶融錫−鉛はんだを使用する代わり
に、金属間化合物がメッキ層に顕著に侵入しないように
十分な厚さを有する錫−鉛電気メッキ被膜を適用し、非
溶融条件で使用できる。しかしながら、非溶融錫−鉛
は、元来溶融錫−鉛よりもはんだ付け適性が劣る上に、
はんだマスク下の被膜が流動はんだ付け操作中に溶融す
ることがあり、したがって、はんだマスクの接着に悪影
響を及ぼす。さらに、錫−鉛被膜は、一般的にワイヤボ
ンディングできない。
【０００７】熱風はんだレベリングの代替としてＳＭＴ
用に考えられてきた他の仕上げ処理には、有機被膜、典
型的にはトリアゾール誘導体が含まれる。これらの物質
は、ＰＣＢの銅表面と反応して極薄保護層を形成する。
有機被膜は適用するのには安価であるが、銅のはんだ付
け適性を長期間保持する能力は比較的低い。さらに、こ
れらの物質に対するワイヤボンディングができない。
用に考えられてきた他の仕上げ処理には、有機被膜、典
型的にはトリアゾール誘導体が含まれる。これらの物質
は、ＰＣＢの銅表面と反応して極薄保護層を形成する。
有機被膜は適用するのには安価であるが、銅のはんだ付
け適性を長期間保持する能力は比較的低い。さらに、こ
れらの物質に対するワイヤボンディングができない。
【０００８】錫−鉛の無電解メッキは魅力のある代替法
であり、ある種の無電解錫及び錫−鉛法が過去に提案さ
れたが、高価であるとともに操作が困難であることから
工業的に広く普及しなかった。いままで、完全に満足の
いく無電解錫又は錫−鉛法は見出されておらず、錫−鉛
メッキに関する制限がまだそのまま適用される。耐蝕性
が高く且つ平坦であることから、比較的厚い（即ち、
２．５μｍ）非孔質無電解金被膜を使用することも考え
られるが、脆性金−錫金属間化合物が形成するためはん
だ接合部の信頼性が悪い。さらに、この被膜のコストが
極めて高く、経済的な面で実行できない。
であり、ある種の無電解錫及び錫−鉛法が過去に提案さ
れたが、高価であるとともに操作が困難であることから
工業的に広く普及しなかった。いままで、完全に満足の
いく無電解錫又は錫−鉛法は見出されておらず、錫−鉛
メッキに関する制限がまだそのまま適用される。耐蝕性
が高く且つ平坦であることから、比較的厚い（即ち、
２．５μｍ）非孔質無電解金被膜を使用することも考え
られるが、脆性金−錫金属間化合物が形成するためはん
だ接合部の信頼性が悪い。さらに、この被膜のコストが
極めて高く、経済的な面で実行できない。
【０００９】より最近では、平坦性と長期はんだ付け適
性の両方の基準を満足するようにした系が登場した。こ
の系では、薄浸漬金被膜を、無電解ニッケル−リン合金
被膜（Ｎｉ−８％Ｐ）上に付着させて使用している。無
電解ニッケル被膜（約５５μｍ）は、耐蝕性が高く、且
つ銅が素地から拡散するのを防止する。薄金被膜（０．
１μｍ未満）は、ニッケル被膜の酸化を防止し、それに
よりはんだ付け適性を高める。
性の両方の基準を満足するようにした系が登場した。こ
の系では、薄浸漬金被膜を、無電解ニッケル−リン合金
被膜（Ｎｉ−８％Ｐ）上に付着させて使用している。無
電解ニッケル被膜（約５５μｍ）は、耐蝕性が高く、且
つ銅が素地から拡散するのを防止する。薄金被膜（０．
１μｍ未満）は、ニッケル被膜の酸化を防止し、それに
よりはんだ付け適性を高める。
【００１０】しかしながら、無電解ニッケル／浸漬金系
では、浸漬金層が必要な接着強度を得るほど十分な厚さ
を有していないので、金線でのワイヤボンディングがで
きない。浸漬金法は、置換機構によるので、可能な最大
厚さについて自体限界がある。より厚くすることのでき
る無電解金法が、金ワイヤボンディング用途について考
えることができるが、これらの方法では、通常極めてア
ルカリ性であり、遊離シアン化物が含有される。したが
って、はんだマスクに対して腐食性があるので、はんだ
マスクの適用後は使用できない。また、もしこれらの方
法をはんだマスクの適用前に使用するならば、はるかに
大きな面積がはんだ付けされることにより、既に高価で
ある方法のコストが大きく増加する。さらに、ワイヤボ
ンディングだけでなくはんだ付け性も必要である場合に
は、金の厚さが大きくなるほど、上記した理由ではんだ
接合部が脆くなる。
では、浸漬金層が必要な接着強度を得るほど十分な厚さ
を有していないので、金線でのワイヤボンディングがで
きない。浸漬金法は、置換機構によるので、可能な最大
厚さについて自体限界がある。より厚くすることのでき
る無電解金法が、金ワイヤボンディング用途について考
えることができるが、これらの方法では、通常極めてア
ルカリ性であり、遊離シアン化物が含有される。したが
って、はんだマスクに対して腐食性があるので、はんだ
マスクの適用後は使用できない。また、もしこれらの方
法をはんだマスクの適用前に使用するならば、はるかに
大きな面積がはんだ付けされることにより、既に高価で
ある方法のコストが大きく増加する。さらに、ワイヤボ
ンディングだけでなくはんだ付け性も必要である場合に
は、金の厚さが大きくなるほど、上記した理由ではんだ
接合部が脆くなる。
【００１１】
【課題を解決するための手段】本発明は、回路パターン
と、孔と、銅ランドとを有する回路基板を準備する工程
と、前記回路パターンをはんだマスクで被覆する工程
と、前記基板を無電解パラジウム液に、パラジウム又は
パラジウム合金からなる最終仕上げ層を孔中及びランド
上の銅メッキが酸化物を形成するのを防止し且つ比較的
平滑で平坦で良好なはんだ付け適性又は良好なワイヤボ
ンディング性を付与するのに十分な厚さに形成するに十
分な時間接触させる工程とを含んでなる印刷回路基板の
製造方法に関する。回路パターン、孔及びランドは、銅
を基板にメッキ、好ましくは無電解メッキすることによ
り形成できる。
と、孔と、銅ランドとを有する回路基板を準備する工程
と、前記回路パターンをはんだマスクで被覆する工程
と、前記基板を無電解パラジウム液に、パラジウム又は
パラジウム合金からなる最終仕上げ層を孔中及びランド
上の銅メッキが酸化物を形成するのを防止し且つ比較的
平滑で平坦で良好なはんだ付け適性又は良好なワイヤボ
ンディング性を付与するのに十分な厚さに形成するに十
分な時間接触させる工程とを含んでなる印刷回路基板の
製造方法に関する。回路パターン、孔及びランドは、銅
を基板にメッキ、好ましくは無電解メッキすることによ
り形成できる。
【００１２】一つの実施例では、前記パラジウムを、前
記基板の孔及びランドの露出銅表面に、厚さ約０．０２
５〜２．５μｍ、好ましくは約０．１〜１μｍに直接メ
ッキする。代替法として、無電解ニッケル層を前記基板
の孔及びランドの露出銅表面に最初にメッキ後、ニッケ
ルメッキ層上に前記パラジウムをメッキする。この実施
例では、ニッケルを、厚さ約０．５〜１０μｍ、好まし
くは０．５〜５μｍにメッキできる。
記基板の孔及びランドの露出銅表面に、厚さ約０．０２
５〜２．５μｍ、好ましくは約０．１〜１μｍに直接メ
ッキする。代替法として、無電解ニッケル層を前記基板
の孔及びランドの露出銅表面に最初にメッキ後、ニッケ
ルメッキ層上に前記パラジウムをメッキする。この実施
例では、ニッケルを、厚さ約０．５〜１０μｍ、好まし
くは０．５〜５μｍにメッキできる。
【００１３】無電解パラジウムは、基板の銅孔及びラン
ド上に、はんだマスクに悪影響を及ぼすことなくメッキ
する。これは、基板上の回路の鮮明度を保持するのに重
要である。また、パラジウムを、銅がそこを通って拡散
するのを防止するに十分な厚さにメッキできる。したが
って、ワイヤを回路基板孔にボンディングして、初期及
び１７５°Ｆで１時間エージングした後の両方において
少なくとも約５ｇの引張力を得ることができる。
ド上に、はんだマスクに悪影響を及ぼすことなくメッキ
する。これは、基板上の回路の鮮明度を保持するのに重
要である。また、パラジウムを、銅がそこを通って拡散
するのを防止するに十分な厚さにメッキできる。したが
って、ワイヤを回路基板孔にボンディングして、初期及
び１７５°Ｆで１時間エージングした後の両方において
少なくとも約５ｇの引張力を得ることができる。
【００１４】本発明の方法により、表面が比較的平坦
で、表面パッド上及びスルーホール内におけるはんだ付
け適性が良好で、金又はアルミニウムワイヤでワイヤボ
ンディングできるＰＣＢが提供される。上記したよう
に、この方法は、無電解自触媒パラジウム被膜を、ＰＣ
Ｂの銅表面に直接か、無電解ニッケルの中間層上に適用
することを基本としている。
で、表面パッド上及びスルーホール内におけるはんだ付
け適性が良好で、金又はアルミニウムワイヤでワイヤボ
ンディングできるＰＣＢが提供される。上記したよう
に、この方法は、無電解自触媒パラジウム被膜を、ＰＣ
Ｂの銅表面に直接か、無電解ニッケルの中間層上に適用
することを基本としている。
【００１５】無電解パラジウムメッキ液は、当該技術分
野において容易に入手でき、それらのほとんどは本発明
に使用するのに適当である。このようなメッキ液は、浸
漬パラジウムを記載している「Ｔｈｅ Ｍｅｔａｌ Ｆ
ｉｎｉｓｈｉｎｇ Ｇｕｉｄｅｂｏｏｋ」並びに米国特
許第５，２９２，３６１号、第４，４２４，２４１号、
第４，３４１，８４６号、第４，２７９，９５１号及び
第４，２５５，１９４号（これらに記載されている内容
は、引用することにより本明細書の開示の一部とされ
る）に記載されている。上記特許には、無電解法による
パラジウム及びパラジウム合金メッキ法及びメッキ液が
記載されているが、いずれにも、ＰＣＢの製造方法又は
そのような基板の製造における無電解パラジウムの使用
については開示していない。
野において容易に入手でき、それらのほとんどは本発明
に使用するのに適当である。このようなメッキ液は、浸
漬パラジウムを記載している「Ｔｈｅ Ｍｅｔａｌ Ｆ
ｉｎｉｓｈｉｎｇ Ｇｕｉｄｅｂｏｏｋ」並びに米国特
許第５，２９２，３６１号、第４，４２４，２４１号、
第４，３４１，８４６号、第４，２７９，９５１号及び
第４，２５５，１９４号（これらに記載されている内容
は、引用することにより本明細書の開示の一部とされ
る）に記載されている。上記特許には、無電解法による
パラジウム及びパラジウム合金メッキ法及びメッキ液が
記載されているが、いずれにも、ＰＣＢの製造方法又は
そのような基板の製造における無電解パラジウムの使用
については開示していない。
【００１６】無電解パラジウムメッキを施すべきＰＣＢ
は、すでに基板の一方又は両方の面に回路パターンを有
し、一般的に多数のスルーホールも含んでいる。基板
を、単純に所望の無電解メッキ液に、好ましくはパラジ
ウムを少なくとも約０．２〜０．５μｍメッキするに十
分な時間浸漬できる。これにより、金ワイヤボンディン
グ用途に必要とされる０．１μｍを超える厚さを容易に
得ることができる。これらのメッキ層は、比較的平滑で
あり、ワイヤボンディング性が良好であるだけでなく、
はんだ付け適性も良好である。ワイヤは、サーモソニッ
クか超音波法によりうまくボンディングできる。
は、すでに基板の一方又は両方の面に回路パターンを有
し、一般的に多数のスルーホールも含んでいる。基板
を、単純に所望の無電解メッキ液に、好ましくはパラジ
ウムを少なくとも約０．２〜０．５μｍメッキするに十
分な時間浸漬できる。これにより、金ワイヤボンディン
グ用途に必要とされる０．１μｍを超える厚さを容易に
得ることができる。これらのメッキ層は、比較的平滑で
あり、ワイヤボンディング性が良好であるだけでなく、
はんだ付け適性も良好である。ワイヤは、サーモソニッ
クか超音波法によりうまくボンディングできる。
【００１７】本方法は、パラジウムのコストが金のコス
トの約３分の１である点で経済的である。さらに、パラ
ジウム被膜の密度は、金よりも顕著に小さく、したがっ
て、同じ厚さでは金に対するパラジウムの重量が実質的
に小さく、パラジウムメッキは、コスト的にはるかに魅
力的となる。本方法の別の利点は、回路パターンから銅
がパラジウムを介して容易には拡散しないので、銅上に
パラジウムを直接適用するのは困難ではない。金の場
合、ニッケルバリア層を適用して、銅が金層に拡散する
のを防止しなければならない。無電解ニッケル処理工程
を省略することによるコスト面での利点の他に、銅は、
無電解ニッケル工程のＮｉ−Ｐ合金よりも固有的によく
はんだ付けする。パラジウムが、銅が酸化物を形成する
のを防止するに十分な程度に厚く、同時に、流動はんだ
付け中にはんだに十分溶解するように十分薄い（即ち、
約０．１〜０．２μｍ）ことを条件に、銅／パラジウム
被膜により、Ｎｉ−Ｐ／浸漬金又はＮｉ−Ｐ／パラジウ
ム被膜よりもはんだ付け適性が良い。パラジウムは、金
よりもはるかにゆっくりと錫と金属間化合物を形成する
ので、この金属を使用してより信頼性のあるはんだ接合
部を得ることができる。
トの約３分の１である点で経済的である。さらに、パラ
ジウム被膜の密度は、金よりも顕著に小さく、したがっ
て、同じ厚さでは金に対するパラジウムの重量が実質的
に小さく、パラジウムメッキは、コスト的にはるかに魅
力的となる。本方法の別の利点は、回路パターンから銅
がパラジウムを介して容易には拡散しないので、銅上に
パラジウムを直接適用するのは困難ではない。金の場
合、ニッケルバリア層を適用して、銅が金層に拡散する
のを防止しなければならない。無電解ニッケル処理工程
を省略することによるコスト面での利点の他に、銅は、
無電解ニッケル工程のＮｉ−Ｐ合金よりも固有的によく
はんだ付けする。パラジウムが、銅が酸化物を形成する
のを防止するに十分な程度に厚く、同時に、流動はんだ
付け中にはんだに十分溶解するように十分薄い（即ち、
約０．１〜０．２μｍ）ことを条件に、銅／パラジウム
被膜により、Ｎｉ−Ｐ／浸漬金又はＮｉ−Ｐ／パラジウ
ム被膜よりもはんだ付け適性が良い。パラジウムは、金
よりもはるかにゆっくりと錫と金属間化合物を形成する
ので、この金属を使用してより信頼性のあるはんだ接合
部を得ることができる。
【００１８】無電解パラジウム法のさらなる利点は、こ
の方法の化学的メークアップと操作条件が、ＰＣＢ製造
に使用される典型的なはんだマスク材料を腐食しないこ
とであろう。はんだマスクは、回路を画像形成し、現像
し、酸性銅で電気メッキした後、ＰＣＢ製造の終わり近
くに適用される永久被膜である。はんだマスクを適用
後、続いてのはんだ又はボンディング操作に関与するＰ
ＣＢの領域のみを露出する。これは、主に、流動はんだ
付けによる鉛被部品アタッチメント用メッキスルーホー
ルと、はんだペーストの適用による表面実装部品アタッ
チメント用表面ランドとからなる。はんだマスクは、一
定の回路が流動はんだ操作中にはんだ付けされるのを防
止する。もし全ての回路が溶融はんだ波に暴露される
と、互いに近接した微細銅微量物が互いにはんだ付けさ
れ、回路間にブリッジを形成し、ＰＣＢが完全に使いも
のにならなくなる。
の方法の化学的メークアップと操作条件が、ＰＣＢ製造
に使用される典型的なはんだマスク材料を腐食しないこ
とであろう。はんだマスクは、回路を画像形成し、現像
し、酸性銅で電気メッキした後、ＰＣＢ製造の終わり近
くに適用される永久被膜である。はんだマスクを適用
後、続いてのはんだ又はボンディング操作に関与するＰ
ＣＢの領域のみを露出する。これは、主に、流動はんだ
付けによる鉛被部品アタッチメント用メッキスルーホー
ルと、はんだペーストの適用による表面実装部品アタッ
チメント用表面ランドとからなる。はんだマスクは、一
定の回路が流動はんだ操作中にはんだ付けされるのを防
止する。もし全ての回路が溶融はんだ波に暴露される
と、互いに近接した微細銅微量物が互いにはんだ付けさ
れ、回路間にブリッジを形成し、ＰＣＢが完全に使いも
のにならなくなる。
【００１９】はんだマスクを適用後直ちに、ＰＣＢを切
断し、ルーティングを行い、もはや電流が流れる連続経
路が提供されないようにする。これは、電解法よりむし
ろ無電解法が、製造のこの段階で必要とされているから
である。無電解又は電解メッキ液がこのはんだマスクに
悪影響を与えたり除去したりしないことが必要であり、
さもないと回路パターンが適切に形成されない。本発明
の無電解パラジウム液は、はんだマスクがこれらの液に
接触したときに比較的影響されないので、この点に関し
ては十分許容できるものである。
断し、ルーティングを行い、もはや電流が流れる連続経
路が提供されないようにする。これは、電解法よりむし
ろ無電解法が、製造のこの段階で必要とされているから
である。無電解又は電解メッキ液がこのはんだマスクに
悪影響を与えたり除去したりしないことが必要であり、
さもないと回路パターンが適切に形成されない。本発明
の無電解パラジウム液は、はんだマスクがこれらの液に
接触したときに比較的影響されないので、この点に関し
ては十分許容できるものである。
【００２０】一定条件下では、銅回路パターンにまず無
電解ニッケルメッキ層を設けてから、無電解パラジウム
メッキを適用する。ニッケルは、下に設けられた銅に対
して優れた耐蝕バリアとなり、一方、パラジウム金属か
らなる上層は、ニッケルメッキ層よりもはんだ付け適性
が良好な実質的に平坦なメッキ層を提供する。この配置
において、ニッケルメッキ層は好ましくは厚さ約２〜４
μｍであり、パラジウム層は好ましくは厚さ約０．１〜
０．５μｍである。
電解ニッケルメッキ層を設けてから、無電解パラジウム
メッキを適用する。ニッケルは、下に設けられた銅に対
して優れた耐蝕バリアとなり、一方、パラジウム金属か
らなる上層は、ニッケルメッキ層よりもはんだ付け適性
が良好な実質的に平坦なメッキ層を提供する。この配置
において、ニッケルメッキ層は好ましくは厚さ約２〜４
μｍであり、パラジウム層は好ましくは厚さ約０．１〜
０．５μｍである。
【００２１】無電解ニッケル法は、当該技術分野におい
て周知である。典型的な方法が、Ｄ．Ｃｒｏｔｔｙ、
「Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｂａｔｈ
Ｔｙｐｅｓ，Ｃｈｅｍｉｓｔｒｙ ａｎｄ Ｕｓｅ
ｓ」； Ｐｒｏｃｅｅｄｉｎｇｓｏｆ ＥＮ Ｃｏｎｆ
ｅｒｅｎｃｅ ９３； １９９３年１１月１０〜１２
日、及びＧ．Ｍａｌｌｏｒｙ，「Ｔｈｅ Ｅｌｅｃｔｒ
ｏｌｅｓｓ ＮｉｃｋｅｌＰｌａｔｉｎｇ Ｂａｔ
ｈ」； Ｐｒｏｃｅｅｄｉｇｓ ｏｆ ｔｈｅ Ｅｌｅ
ｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｃｏｎｆｅｒｅｎｃ
ｅ； １９７９年１１月６〜７日に開示されている。こ
れらに開示されている内容は、引用することにより本明
細書の開示の一部とされる。
て周知である。典型的な方法が、Ｄ．Ｃｒｏｔｔｙ、
「Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｂａｔｈ
Ｔｙｐｅｓ，Ｃｈｅｍｉｓｔｒｙ ａｎｄ Ｕｓｅ
ｓ」； Ｐｒｏｃｅｅｄｉｎｇｓｏｆ ＥＮ Ｃｏｎｆ
ｅｒｅｎｃｅ ９３； １９９３年１１月１０〜１２
日、及びＧ．Ｍａｌｌｏｒｙ，「Ｔｈｅ Ｅｌｅｃｔｒ
ｏｌｅｓｓ ＮｉｃｋｅｌＰｌａｔｉｎｇ Ｂａｔ
ｈ」； Ｐｒｏｃｅｅｄｉｇｓ ｏｆ ｔｈｅ Ｅｌｅ
ｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｃｏｎｆｅｒｅｎｃ
ｅ； １９７９年１１月６〜７日に開示されている。こ
れらに開示されている内容は、引用することにより本明
細書の開示の一部とされる。
【００２２】
【発明の実施の形態】以下、本発明を実施例によりさら
に説明するが、これらの実施例は本発明の一定の好まし
い方法を説明するためのものであり、本発明の範囲を限
定するものであると解釈されるべきではない。全ての試
験に使用された基板は、エポキシとＰＣＢ工業において
一般的に使用されるガラス繊維との複合体である銅被覆
ラミネート、ＦＲ−４型であった。試験前に、ＰＣＢを
まず酸性銅で電気メッキし、当該技術分野において一般
的に公知である手法を用いたはんだマスクを設ける。
に説明するが、これらの実施例は本発明の一定の好まし
い方法を説明するためのものであり、本発明の範囲を限
定するものであると解釈されるべきではない。全ての試
験に使用された基板は、エポキシとＰＣＢ工業において
一般的に使用されるガラス繊維との複合体である銅被覆
ラミネート、ＦＲ−４型であった。試験前に、ＰＣＢを
まず酸性銅で電気メッキし、当該技術分野において一般
的に公知である手法を用いたはんだマスクを設ける。
【００２３】
【実施例】実施例１ 以下のプロセスシーケンスを、はんだマスク適用後孔パ
ッドに露出銅を有し、表面ランドを有するＰＣＢに適用
した。 １．ＰＣＢを、工業で典型的に使用されている酸性洗浄
液に温度４０°Ｃで３分間浸漬することにより清浄にす
る。
ッドに露出銅を有し、表面ランドを有するＰＣＢに適用
した。 １．ＰＣＢを、工業で典型的に使用されている酸性洗浄
液に温度４０°Ｃで３分間浸漬することにより清浄にす
る。
【００２４】２．周囲温度で脱イオン化水により完全に
ゆすぐ。 ３．露出銅を、過硫酸ナトリウムの酸性溶液で、３５°
Ｃ、１分間ミクロエッチングする。 ４．周囲温度で脱イオン化水により完全にゆすぐ。 ５．ＰＣＢを、２０％（ｖ／ｖ）塩酸溶液に、周囲温度
で１分間浸漬する。
ゆすぐ。 ３．露出銅を、過硫酸ナトリウムの酸性溶液で、３５°
Ｃ、１分間ミクロエッチングする。 ４．周囲温度で脱イオン化水により完全にゆすぐ。 ５．ＰＣＢを、２０％（ｖ／ｖ）塩酸溶液に、周囲温度
で１分間浸漬する。
【００２５】６．ＰＣＢを、パラジウム１００ｐｐｍ含
有の酸性塩化パラジウム溶液に、周囲温度で１分間浸漬
することにより、銅表面を活性化する。 ７．周囲温度で脱イオン化水により完全にゆすぐ。 ８．ニッケルイオンと、ニッケル錯化剤と、還元剤とし
て次亜リン酸ナトリウムを含有する溶液を用いて、８５
°Ｃで２０〜２５分間無電解ニッケルメッキすることに
より、総厚約３μｍのニッケル−リン合金被膜を得る。
有の酸性塩化パラジウム溶液に、周囲温度で１分間浸漬
することにより、銅表面を活性化する。 ７．周囲温度で脱イオン化水により完全にゆすぐ。 ８．ニッケルイオンと、ニッケル錯化剤と、還元剤とし
て次亜リン酸ナトリウムを含有する溶液を用いて、８５
°Ｃで２０〜２５分間無電解ニッケルメッキすることに
より、総厚約３μｍのニッケル−リン合金被膜を得る。
【００２６】９．周囲温度で脱イオン化水により完全に
ゆすぐ。 １０．パラジウムイオンと、パラジウム錯化剤と、還元
剤として次亜リン酸ナトリウムを含有する溶液を用い
て、６０°Ｃで６〜８分間無電解パラジウムメッキする
ことにより、厚さ約０．５μｍのパラジウム−リン合金
被膜を得る。 １１．６０°Ｃで脱イオン化水により完全にゆすぐ。
ゆすぐ。 １０．パラジウムイオンと、パラジウム錯化剤と、還元
剤として次亜リン酸ナトリウムを含有する溶液を用い
て、６０°Ｃで６〜８分間無電解パラジウムメッキする
ことにより、厚さ約０．５μｍのパラジウム−リン合金
被膜を得る。 １１．６０°Ｃで脱イオン化水により完全にゆすぐ。
【００２７】１２．乾燥する。 得られたメッキ層は、光沢があり且つ均一であった。湿
潤バランス法により行ったはんだ付け適性試験では、広
範な加速エージング条件にわたって、平均湿潤力が２秒
で２００μＮ／ｍｍであった。実施例２ （比較例） 以下のプロセスシーケンスを、はんだマスク適用後実施
例１に使用したのと同じＰＣＢに適用した。
潤バランス法により行ったはんだ付け適性試験では、広
範な加速エージング条件にわたって、平均湿潤力が２秒
で２００μＮ／ｍｍであった。実施例２ （比較例） 以下のプロセスシーケンスを、はんだマスク適用後実施
例１に使用したのと同じＰＣＢに適用した。
【００２８】１．ＰＣＢを、工業で典型的に使用されて
いる酸性洗浄液に温度４０°Ｃで３分間浸漬することに
より清浄にする。 ２．周囲温度で脱イオン化水により完全にゆすぐ。 ３．露出銅を、過硫酸ナトリウムの酸性溶液で、３５°
Ｃ、１分間ミクロエッチングする。
いる酸性洗浄液に温度４０°Ｃで３分間浸漬することに
より清浄にする。 ２．周囲温度で脱イオン化水により完全にゆすぐ。 ３．露出銅を、過硫酸ナトリウムの酸性溶液で、３５°
Ｃ、１分間ミクロエッチングする。
【００２９】４．周囲温度で脱イオン化水により完全に
ゆすぐ。 ５．ＰＣＢを、２０％（ｖ／ｖ）塩酸溶液に、周囲温度
で１分間浸漬する。 ６．ＰＣＢを、パラジウム１００ｐｐｍ含有の酸性塩化
パラジウム溶液に、周囲温度で１分間浸漬することによ
り、銅表面を活性化する。 ７．周囲温度で脱イオン化水により完全にゆすぐ。
ゆすぐ。 ５．ＰＣＢを、２０％（ｖ／ｖ）塩酸溶液に、周囲温度
で１分間浸漬する。 ６．ＰＣＢを、パラジウム１００ｐｐｍ含有の酸性塩化
パラジウム溶液に、周囲温度で１分間浸漬することによ
り、銅表面を活性化する。 ７．周囲温度で脱イオン化水により完全にゆすぐ。
【００３０】８．ニッケルイオンと、ニッケル錯化剤
と、還元剤として次亜リン酸ナトリウムを含有する溶液
を用いて、８５°Ｃで２０〜２５分間無電解ニッケルメ
ッキすることにより、総厚約３μｍのニッケル−リン合
金被膜を得る。 ９．周囲温度で脱イオン化水により完全にゆすぐ。 １０．シアン化カリウム金と有機カルボン酸とを含有す
る溶液を用いて、約８５°Ｃの温度で１５分間浸漬金メ
ッキすることにより、総厚さ約０．１μｍの金被膜を得
る。
と、還元剤として次亜リン酸ナトリウムを含有する溶液
を用いて、８５°Ｃで２０〜２５分間無電解ニッケルメ
ッキすることにより、総厚約３μｍのニッケル−リン合
金被膜を得る。 ９．周囲温度で脱イオン化水により完全にゆすぐ。 １０．シアン化カリウム金と有機カルボン酸とを含有す
る溶液を用いて、約８５°Ｃの温度で１５分間浸漬金メ
ッキすることにより、総厚さ約０．１μｍの金被膜を得
る。
【００３１】１１．６０°Ｃで脱イオン化水により完全
にゆすぐ。 １２．乾燥する。 得られたメッキ層は、光沢があり且つ均一であった。湿
潤バランス法により行ったはんだ付け適性試験では、広
範な加速エージング条件にわたって、平均湿潤力が２秒
で２００μＮ／ｍｍであった。しかしながら、この方法
の総コストは、この方法に金金属を使用したことによる
コストの増加により、実施例１のコストよりも約２０％
大きかった。実施例３ 以下のプロセスシーケンスを、はんだマスク適用後実施
例１に使用したのと同じＰＣＢに適用した。
にゆすぐ。 １２．乾燥する。 得られたメッキ層は、光沢があり且つ均一であった。湿
潤バランス法により行ったはんだ付け適性試験では、広
範な加速エージング条件にわたって、平均湿潤力が２秒
で２００μＮ／ｍｍであった。しかしながら、この方法
の総コストは、この方法に金金属を使用したことによる
コストの増加により、実施例１のコストよりも約２０％
大きかった。実施例３ 以下のプロセスシーケンスを、はんだマスク適用後実施
例１に使用したのと同じＰＣＢに適用した。
【００３２】１．ＰＣＢを、工業で典型的に使用されて
いる酸性洗浄液に温度４０°Ｃで３分間浸漬することに
より清浄にする。 ２．周囲温度で脱イオン化水により完全にゆすぐ。 ３．露出銅を、過硫酸ナトリウムの酸性溶液で、３５°
Ｃ、１分間ミクロエッチングする。
いる酸性洗浄液に温度４０°Ｃで３分間浸漬することに
より清浄にする。 ２．周囲温度で脱イオン化水により完全にゆすぐ。 ３．露出銅を、過硫酸ナトリウムの酸性溶液で、３５°
Ｃ、１分間ミクロエッチングする。
【００３３】４．周囲温度で脱イオン化水により完全に
ゆすぐ。 ５．ＰＣＢを、２０％（ｖ／ｖ）塩酸溶液に、周囲温度
で１分間浸漬する。 ６．ＰＣＢを、パラジウム１００ｐｐｍ含有の酸性塩化
パラジウム溶液に、周囲温度で１分間浸漬することによ
り、銅表面を活性化する。 ７．周囲温度で脱イオン化水により完全にゆすぐ。
ゆすぐ。 ５．ＰＣＢを、２０％（ｖ／ｖ）塩酸溶液に、周囲温度
で１分間浸漬する。 ６．ＰＣＢを、パラジウム１００ｐｐｍ含有の酸性塩化
パラジウム溶液に、周囲温度で１分間浸漬することによ
り、銅表面を活性化する。 ７．周囲温度で脱イオン化水により完全にゆすぐ。
【００３４】８．パラジウムイオンと、パラジウム錯化
剤と、還元剤として次亜リン酸ナトリウムを含有する溶
液を用いて、６０°Ｃで３〜４分間無電解パラジウムメ
ッキすることにより、約０．１５μｍのパラジウム−リ
ン合金被膜を得る。 ９．６０°Ｃで脱イオン化水により完全にゆすぐ。 １０．乾燥する。
剤と、還元剤として次亜リン酸ナトリウムを含有する溶
液を用いて、６０°Ｃで３〜４分間無電解パラジウムメ
ッキすることにより、約０．１５μｍのパラジウム−リ
ン合金被膜を得る。 ９．６０°Ｃで脱イオン化水により完全にゆすぐ。 １０．乾燥する。
【００３５】得られたメッキ層は、半光沢であり且つ均
一であった。はんだ付け適性試験は、流動はんだ付けを
行い、はんだで湿潤された面積％を評価することにより
行った。パネルは、種々の加速エージング条件にわたっ
て良好なはんだ付け適性を示した。実施例４ （比較例） 以下のプロセスシーケンスを、はんだマスク適用後実施
例１に使用したのと同じＰＣＢに適用した。
一であった。はんだ付け適性試験は、流動はんだ付けを
行い、はんだで湿潤された面積％を評価することにより
行った。パネルは、種々の加速エージング条件にわたっ
て良好なはんだ付け適性を示した。実施例４ （比較例） 以下のプロセスシーケンスを、はんだマスク適用後実施
例１に使用したのと同じＰＣＢに適用した。
【００３６】１．ＰＣＢを、工業で典型的に使用されて
いる酸性洗浄液に温度４０°Ｃで３分間浸漬することに
より清浄にする。 ２．周囲温度で脱イオン化水により完全にゆすぐ。 ３．露出銅を、過硫酸ナトリウムの酸性溶液で、３５°
Ｃ、１分間ミクロエッチングする。
いる酸性洗浄液に温度４０°Ｃで３分間浸漬することに
より清浄にする。 ２．周囲温度で脱イオン化水により完全にゆすぐ。 ３．露出銅を、過硫酸ナトリウムの酸性溶液で、３５°
Ｃ、１分間ミクロエッチングする。
【００３７】４．周囲温度で脱イオン化水により完全に
ゆすぐ。 ５．ＰＣＢを、２０％（ｖ／ｖ）塩酸溶液に、周囲温度
で１分間浸漬する。 ６．ＰＣＢを、パラジウム１００ｐｐｍ含有の酸性塩化
パラジウム溶液に、周囲温度で１分間浸漬することによ
り、銅表面を活性化する。 ７．周囲温度で脱イオン化水により完全にゆすぐ。
ゆすぐ。 ５．ＰＣＢを、２０％（ｖ／ｖ）塩酸溶液に、周囲温度
で１分間浸漬する。 ６．ＰＣＢを、パラジウム１００ｐｐｍ含有の酸性塩化
パラジウム溶液に、周囲温度で１分間浸漬することによ
り、銅表面を活性化する。 ７．周囲温度で脱イオン化水により完全にゆすぐ。
【００３８】８．ニッケルイオンと、ニッケル錯化剤
と、還元剤として次亜リン酸ナトリウムを含有する溶液
を用いて、８５°Ｃで２０〜２５分間無電解ニッケルメ
ッキすることにより、総厚約３μｍのニッケル−リン合
金被膜を得る。 ９．周囲温度で脱イオン化水により完全にゆすぐ。 １０．シアン化カリウム金と有機カルボン酸とを含有す
る溶液を用いて、約８５°Ｃの温度で１５分間浸漬金メ
ッキすることにより、厚さ約０．１μｍの金被膜を得
る。
と、還元剤として次亜リン酸ナトリウムを含有する溶液
を用いて、８５°Ｃで２０〜２５分間無電解ニッケルメ
ッキすることにより、総厚約３μｍのニッケル−リン合
金被膜を得る。 ９．周囲温度で脱イオン化水により完全にゆすぐ。 １０．シアン化カリウム金と有機カルボン酸とを含有す
る溶液を用いて、約８５°Ｃの温度で１５分間浸漬金メ
ッキすることにより、厚さ約０．１μｍの金被膜を得
る。
【００３９】１１．６０°Ｃで脱イオン化水により完全
にゆすぐ。 １２．乾燥する。 得られたメッキ層は、光沢があり且つ均一であった。は
んだ付け適性試験は、流動はんだ付けを行い、はんだで
湿潤された面積％を評価することにより行った。パネル
は、種々の加速エージング条件にわたって良好なはんだ
付け適性を示した。しかしながら、この方法の総コスト
は、この方法に金金属を使用したことと無電解ニッケル
の使用によるコストの増加により、実施例３のコストよ
りも約５００％大きかった。実施例５ 直径１ミルの金線と超音波法を用いて、多数の異なる無
電解メッキについてワイヤボンディング試験を行った。
上記したように、基板は、印刷回路基板工業で広範に使
用されている通常の銅メッキＦＲ−４ラミネートであっ
た。結果を、表１に示す。
にゆすぐ。 １２．乾燥する。 得られたメッキ層は、光沢があり且つ均一であった。は
んだ付け適性試験は、流動はんだ付けを行い、はんだで
湿潤された面積％を評価することにより行った。パネル
は、種々の加速エージング条件にわたって良好なはんだ
付け適性を示した。しかしながら、この方法の総コスト
は、この方法に金金属を使用したことと無電解ニッケル
の使用によるコストの増加により、実施例３のコストよ
りも約５００％大きかった。実施例５ 直径１ミルの金線と超音波法を用いて、多数の異なる無
電解メッキについてワイヤボンディング試験を行った。
上記したように、基板は、印刷回路基板工業で広範に使
用されている通常の銅メッキＦＲ−４ラミネートであっ
た。結果を、表１に示す。
【００４０】
【表１】
【００４１】結果から、銅回路上に設けた厚さ約０．５
μｍ無電解パラジウムメッキ層又は無電解ニッケルメッ
キ層上に設けた厚さ約０．１５μｍの無電解パラジウム
メッキ層は、初期状態及び１７５°Ｆで１時間後の両方
で金線に対して良好なボンディングを示すことが分か
る。
μｍ無電解パラジウムメッキ層又は無電解ニッケルメッ
キ層上に設けた厚さ約０．１５μｍの無電解パラジウム
メッキ層は、初期状態及び１７５°Ｆで１時間後の両方
で金線に対して良好なボンディングを示すことが分か
る。
【００４２】本発明の好ましい実施の形態であると考え
られるものを示し且つ記載したが、実施の形態及び詳細
において種々の修正及び変化が本発明の精神から離脱す
ることなく容易になすことができることは、無論理解さ
れるところであろう。したがって、本発明は、ここに示
し且つ記載したそのままの形態及び詳細に限定されない
だけでなく、ここに請求の範囲として開示した本発明全
体よりも狭い範囲にも限定されない。
られるものを示し且つ記載したが、実施の形態及び詳細
において種々の修正及び変化が本発明の精神から離脱す
ることなく容易になすことができることは、無論理解さ
れるところであろう。したがって、本発明は、ここに示
し且つ記載したそのままの形態及び詳細に限定されない
だけでなく、ここに請求の範囲として開示した本発明全
体よりも狭い範囲にも限定されない。
【００４３】
【発明の効果】以上説明したように、本発明の方法によ
り、表面が比較的平坦で、表面パッド上及びスルーホー
ル内におけるはんだ付け適性が良好で、金又はアルミニ
ウムワイヤでボンディングできる印刷回路基板が低コス
トで提供される。
り、表面が比較的平坦で、表面パッド上及びスルーホー
ル内におけるはんだ付け適性が良好で、金又はアルミニ
ウムワイヤでボンディングできる印刷回路基板が低コス
トで提供される。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミリアナ・カンズラー アメリカ合衆国 ニューヨーク、ベイ・シ ョアー、ガーディナー・ドライヴ 1063 (72)発明者 ジェームズ・エル・マーティン アメリカ合衆国 ニューヨーク、マーリッ ク、ウィルソン・アヴェニュー 1753 (72)発明者 ウィリアム・アール・ブラッシュ アメリカ合衆国 ニューヨーク、ネスコン セット、カンターバーリー・レーン 11767 (72)発明者 ジェラルド・エイ・オブライエン アメリカ合衆国 ニューヨーク、ベイ・シ ョアー、デボラ・コート 36
Claims (14)
- 【請求項１】 回路パターンと、孔と、銅ランドとを有
する回路基板を準備する工程と、 前記回路パターンをはんだマスクで被覆する工程と、 前記基板を無電解パラジウム液に、パラジウム又はパラ
ジウム合金からなる最終仕上げ層を前記孔中及び前記銅
ランド上の銅メッキが酸化物を形成するのを防止し且つ
比較的平滑で平坦で良好なはんだ付け適性を付与するの
に十分な厚さに形成するに十分な時間接触させる工程と
を含んでなる印刷回路基板の製造方法。 - 【請求項２】 回路パターンと、孔と、銅ランドとを有
する回路基板を準備する工程と、 前記回路パターンをはんだマスクで被覆する工程と、 前記基板を無電解パラジウム液に、パラジウム又はパラ
ジウム合金からなる最終仕上げ層を前記孔中及び前記銅
ランド上の銅メッキが酸化物を形成するのを防止し且つ
比較的平滑で平坦で良好なワイヤボンディング適性を付
与するのに十分な厚さに形成するに十分な時間接触させ
る工程とを含んでなる印刷回路基板の製造方法。 - 【請求項３】 前記回路パターンと、孔と、ランドと
を、前記基板上に無電解銅により形成する工程をさらに
含んでなる請求項１又は２に記載の方法。 - 【請求項４】 前記パラジウムを前記基板の孔及びラン
ドの露出銅表面に直接メッキする工程をさらに含んでな
る請求項１又は２に記載の方法。 - 【請求項５】 前記パラジウムを、厚さ約０．０２５〜
２．５μｍにメッキする工程をさらに含んでなる請求項
１又は２に記載の方法。 - 【請求項６】 前記パラジウムを厚さ約０．１〜１μｍ
にメッキする工程をさらに含んでなる請求項１又は２に
記載の方法。 - 【請求項７】 無電解ニッケル層を前記基板の孔及びラ
ンドの露出銅表面にメッキ後、ニッケルメッキ層上に前
記パラジウムをメッキする工程をさらに含んでなる請求
項１又は２に記載の方法。 - 【請求項８】 前記無電解ニッケル層を厚さ約０．５〜
１０μｍにメッキ後、前記パラジウムを前記ニッケル層
上にメッキする工程をさらに含んでなる請求項７に記載
の方法。 - 【請求項９】 前記無電解ニッケル層を厚さ約０．５〜
５μｍにメッキ後、前記パラジウムを前記ニッケル層上
にメッキする工程をさらに含んでなる請求項７に記載の
方法。 - 【請求項１０】 前記パラジウムを厚さ約０．０２５〜
２．５μｍにメッキする工程をさらに含んでなる請求項
８又は９に記載の方法。 - 【請求項１１】 前記パラジウムを厚さ約０．１〜１μ
ｍにメッキする工程をさらに含んでなる請求項８又は９
に記載の方法。 - 【請求項１２】 前記無電解パラジウムを、銅メッキ層
上に、前記はんだマスクに悪影響を及ぼすことなくメッ
キする請求項１又は２に記載の方法。 - 【請求項１３】 前記パラジウムを銅の拡散を防止する
に十分な厚さでメッキする工程をさらに含んでなる請求
項１２に記載の方法。 - 【請求項１４】 ワイヤを回路基板ランドに結合して、
初期及び１７５°Ｆで１時間エージングした後の両方に
おいて少なくとも約５ｇの引張力を得る工程をさらに含
んでなる請求項１１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US28672694A | 1994-08-05 | 1994-08-05 | |
| US08-286-726 | 1994-08-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864962A true JPH0864962A (ja) | 1996-03-08 |
Family
ID=23099897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19351795A Pending JPH0864962A (ja) | 1994-08-05 | 1995-07-28 | 印刷回路基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0697805A1 (ja) |
| JP (1) | JPH0864962A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011122177A (ja) * | 2009-12-08 | 2011-06-23 | Tosoh Corp | 複合体微粒子、その製造方法、並びにそれを用いた導電膜形成用組成物、及び導電膜の形成方法 |
| KR20180089547A (ko) * | 2010-12-23 | 2018-08-08 | 아토테크더치랜드게엠베하 | 인쇄 회로 기판 및 ic-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10018025A1 (de) | 2000-04-04 | 2001-10-18 | Atotech Deutschland Gmbh | Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern |
| US7129158B2 (en) | 2001-09-28 | 2006-10-31 | Ibiden Co., Ltd. | Printed wiring board and production method for printed wiring board |
| EP1956114A1 (en) * | 2007-01-30 | 2008-08-13 | ATOTECH Deutschland GmbH | A layer assembly, a method of forming said layer assembly and a circuit carrier comprising said layer assembly |
| TWI551361B (zh) * | 2010-12-23 | 2016-10-01 | 德國艾托特克公司 | 獲得用於在印刷電路板及積體電路基材上之銅打線接合之鈀表面處理之方法及由其製備之製品 |
| US20140256083A1 (en) * | 2013-03-06 | 2014-09-11 | Macdermid Acumen, Inc. | High Speed Copper Plating Process |
| EP2887779A1 (en) | 2013-12-20 | 2015-06-24 | ATOTECH Deutschland GmbH | Silver wire bonding on printed circuit boards and IC-substrates |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4279951A (en) | 1979-01-15 | 1981-07-21 | Mine Safety Appliances Company | Method for the electroless deposition of palladium |
| US4255194A (en) | 1979-01-15 | 1981-03-10 | Mine Safety Appliances Company | Palladium alloy baths for the electroless deposition |
| US4341846A (en) | 1980-07-03 | 1982-07-27 | Mine Safety Appliances Company | Palladium boron plates by electroless deposition alloy |
| US4424241A (en) | 1982-09-27 | 1984-01-03 | Bell Telephone Laboratories, Incorporated | Electroless palladium process |
| US4946563A (en) * | 1988-12-12 | 1990-08-07 | General Electric Company | Process for manufacturing a selective plated board for surface mount components |
| JPH0828561B2 (ja) * | 1991-01-18 | 1996-03-21 | 石原薬品株式会社 | プリント配線板の製造法 |
| JPH0539580A (ja) | 1991-08-02 | 1993-02-19 | Okuno Seiyaku Kogyo Kk | 無電解パラジウムめつき液 |
| JPH05129761A (ja) * | 1991-10-31 | 1993-05-25 | Ibiden Co Ltd | プリント配線板 |
-
1995
- 1995-07-20 EP EP95111433A patent/EP0697805A1/en not_active Withdrawn
- 1995-07-28 JP JP19351795A patent/JPH0864962A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011122177A (ja) * | 2009-12-08 | 2011-06-23 | Tosoh Corp | 複合体微粒子、その製造方法、並びにそれを用いた導電膜形成用組成物、及び導電膜の形成方法 |
| KR20180089547A (ko) * | 2010-12-23 | 2018-08-08 | 아토테크더치랜드게엠베하 | 인쇄 회로 기판 및 ic-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0697805A1 (en) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6517893B2 (en) | Method of manufacture of printed wiring boards having multi-purpose finish | |
| KR100688833B1 (ko) | 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판 | |
| JPS59145553A (ja) | 複合構造体及びその形成方法 | |
| EP0643903A1 (en) | TIN-BISMUTH WELDS WITH IMPROVED HIGH TEMPERATURE PROPERTIES AND THEIR PROCESS. | |
| JPH08273431A (ja) | 樹枝状結晶粉末材料 | |
| CN1318644C (zh) | 电子设备的层叠结构和无电镀金方法 | |
| JPH0864962A (ja) | 印刷回路基板の製造方法 | |
| CN100426590C (zh) | 连接器用连接端子及其表面处理方法 | |
| JP2000077593A (ja) | 半導体用リードフレーム | |
| JP5978587B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH05327187A (ja) | プリント配線板及びその製造法 | |
| JP2000260230A (ja) | 溶融半田浴の汚染が少ないリード線とその半田付け法 | |
| JPH07268640A (ja) | 無電解金めっき方法 | |
| WO2000078109A1 (en) | Improved bga solder ball shear strength | |
| CN113993291A (zh) | 基于电子产品加工的镍金施工工艺 | |
| JP2006083410A (ja) | 電子部品の製造方法 | |
| JP2008042071A (ja) | 無電解めっき方法 | |
| Beigle | Alternate metal finishes for wire bond and soldering applications | |
| JP2002111187A (ja) | 配線基板 | |
| JP2007063042A (ja) | セラミクス基板およびセラミクス基板を用いた電子部品 | |
| Fan et al. | Ductile nickel/palladium multilayer surface finishes designed for leadframe packaging | |
| JPH09291375A (ja) | 鉄基材に被膜を備えた物品 | |
| JPH081980B2 (ja) | プリント配線板及びその製造方法 | |
| JP2003347716A (ja) | 配線基板 | |
| JP2899549B2 (ja) | ２層メッキのリード線とリードフレーム |