JPH0865577A - 文字重畳回路 - Google Patents
文字重畳回路Info
- Publication number
- JPH0865577A JPH0865577A JP19571094A JP19571094A JPH0865577A JP H0865577 A JPH0865577 A JP H0865577A JP 19571094 A JP19571094 A JP 19571094A JP 19571094 A JP19571094 A JP 19571094A JP H0865577 A JPH0865577 A JP H0865577A
- Authority
- JP
- Japan
- Prior art keywords
- character
- circuit
- signal
- character pattern
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】
【目的】 文字を指定した濃度階調で映像に重畳する。
【構成】 映像信号１をＡ／Ｄ変換部２でディジタル信
号に変換し、画像メモリ３に記録する。文字パターン発
生回路４でＲＯＭ等の文字データを読出し、演算回路５
に入力して画像メモリよりのデータと演算し、Ｄ／Ａ変
換部６でアナログ信号に変換して出力する。画像メモリ
と文字パターン発生回路は、同期分離部７よりの同期信
号を基準とするアドレス発生カウンタ８よりの信号に基
づいて同行同列のデータを同時に演算回路に入力する。
演算回路は論理積回路と論理和回路で構成し、文字パタ
ーン発生回路よりのデータに基づいて論理積演算若しく
は論理和演算し、これにより、文字のビット数がｎであ
れば２のｎ乗の中の何れかの階調の文字を映像に重畳す
る。
号に変換し、画像メモリ３に記録する。文字パターン発
生回路４でＲＯＭ等の文字データを読出し、演算回路５
に入力して画像メモリよりのデータと演算し、Ｄ／Ａ変
換部６でアナログ信号に変換して出力する。画像メモリ
と文字パターン発生回路は、同期分離部７よりの同期信
号を基準とするアドレス発生カウンタ８よりの信号に基
づいて同行同列のデータを同時に演算回路に入力する。
演算回路は論理積回路と論理和回路で構成し、文字パタ
ーン発生回路よりのデータに基づいて論理積演算若しく
は論理和演算し、これにより、文字のビット数がｎであ
れば２のｎ乗の中の何れかの階調の文字を映像に重畳す
る。
Description
【０００１】
【産業上の利用分野】本発明は映像中に文字を重畳して
表示する文字重畳回路に係り、文字を任意の濃度階調で
表示する、あるいは文字を任意の位置に表示するものに
関する。
表示する文字重畳回路に係り、文字を任意の濃度階調で
表示する、あるいは文字を任意の位置に表示するものに
関する。
【０００２】
【従来の技術】文字重畳回路は、キャラクタジェネレー
タを内蔵、若しくは漢字ＲＯＭ等を接続したディスプレ
イコントローラにより、被重畳映像信号より分離した同
期信号に基づいて同期をとって文字信号を発生させ、高
速スイッチにより映像信号と切換えて映像に重畳して出
力する。しかし、キャラクタジェネレータを内蔵するも
のでは文字の種類が限られ、漢字ＲＯＭを使用するもの
では、大型のＲＯＭを用いることにより文字種を多くで
きるが外部から指令信号を入力しなければならない他、
双方共、文字を構成するドット数が予め決められている
等の制限を受ける。また、文字色は黒（若しくは白）の
みのもの、あるいは濃度階調を変えることはできるが可
変可能な階調数が少ない等の問題がある。
タを内蔵、若しくは漢字ＲＯＭ等を接続したディスプレ
イコントローラにより、被重畳映像信号より分離した同
期信号に基づいて同期をとって文字信号を発生させ、高
速スイッチにより映像信号と切換えて映像に重畳して出
力する。しかし、キャラクタジェネレータを内蔵するも
のでは文字の種類が限られ、漢字ＲＯＭを使用するもの
では、大型のＲＯＭを用いることにより文字種を多くで
きるが外部から指令信号を入力しなければならない他、
双方共、文字を構成するドット数が予め決められている
等の制限を受ける。また、文字色は黒（若しくは白）の
みのもの、あるいは濃度階調を変えることはできるが可
変可能な階調数が少ない等の問題がある。
【０００３】
【発明が解決しようとする課題】本発明はこのような点
に鑑み、文字の濃度（階調）を任意に設定でき、あるい
は文字の表示位置を任意に設定できるようにすることに
ある。
に鑑み、文字の濃度（階調）を任意に設定でき、あるい
は文字の表示位置を任意に設定できるようにすることに
ある。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、映像信号をディジタル信号に変換するＡ／
Ｄ変換部と、Ａ／Ｄ変換部よりの信号を記録する画像メ
モリと、文字パターンを出力する文字パターン発生回路
と、画像メモリよりの信号および文字パターン発生回路
よりの信号を演算する論理積回路および論理和回路から
なる演算回路と、演算回路よりの信号をアナログ信号に
変換するＤ／Ａ変換部と、前記映像信号より同期信号を
分離する同期分離部と、同期分離部よりの信号を基準と
して前記画像メモリおよび文字パターン発生回路にアド
レスを出力するアドレス発生カウンタとで構成、あるい
は、前記同期分離部よりの信号を基準として前記画像メ
モリにアドレスを出力する画像メモリアドレス発生カウ
ンタと、前記同期分離部よりの信号を基準として文字パ
ターン発生回路にアドレスを出力する文字パターンアド
レス発生カウンタと、文字パターンのアドレスの選択を
入力するアドレス選択部とを設けて構成した文字重畳回
路を提供するものである。
決するため、映像信号をディジタル信号に変換するＡ／
Ｄ変換部と、Ａ／Ｄ変換部よりの信号を記録する画像メ
モリと、文字パターンを出力する文字パターン発生回路
と、画像メモリよりの信号および文字パターン発生回路
よりの信号を演算する論理積回路および論理和回路から
なる演算回路と、演算回路よりの信号をアナログ信号に
変換するＤ／Ａ変換部と、前記映像信号より同期信号を
分離する同期分離部と、同期分離部よりの信号を基準と
して前記画像メモリおよび文字パターン発生回路にアド
レスを出力するアドレス発生カウンタとで構成、あるい
は、前記同期分離部よりの信号を基準として前記画像メ
モリにアドレスを出力する画像メモリアドレス発生カウ
ンタと、前記同期分離部よりの信号を基準として文字パ
ターン発生回路にアドレスを出力する文字パターンアド
レス発生カウンタと、文字パターンのアドレスの選択を
入力するアドレス選択部とを設けて構成した文字重畳回
路を提供するものである。
【０００５】
【作用】以上のように構成したので、本発明による文字
重畳回路においては、文字パターン発生部は、アドレス
発生カウンタよりのアドレスに基づいて文字信号を出力
し、演算回路で画像メモリよりの信号と演算し、映像の
所要位置に重畳する。演算回路は、文字パターンのビッ
トに応じて論理積演算若しくは論理和演算を行うので、
文字はビット数に対応する濃度階調に設定が可能とな
る。あるいは、アドレス発生カウンタを画像メモリ用と
文字パターン発生回路用に別々に設け、文字パターンの
アドレスを任意に選択することにより、映像中の適宜の
位置に文字を重畳するようにできる。
重畳回路においては、文字パターン発生部は、アドレス
発生カウンタよりのアドレスに基づいて文字信号を出力
し、演算回路で画像メモリよりの信号と演算し、映像の
所要位置に重畳する。演算回路は、文字パターンのビッ
トに応じて論理積演算若しくは論理和演算を行うので、
文字はビット数に対応する濃度階調に設定が可能とな
る。あるいは、アドレス発生カウンタを画像メモリ用と
文字パターン発生回路用に別々に設け、文字パターンの
アドレスを任意に選択することにより、映像中の適宜の
位置に文字を重畳するようにできる。
【０００６】
【実施例】以下、図面に基づいて本発明による文字重畳
回路の実施例を詳細に説明する。図１は本発明による文
字重畳回路の一実施例の要部ブロック図、図３は本発明
による文字重畳回路の他の実施例の要部ブロック図であ
る。
回路の実施例を詳細に説明する。図１は本発明による文
字重畳回路の一実施例の要部ブロック図、図３は本発明
による文字重畳回路の他の実施例の要部ブロック図であ
る。
【０００７】図１において、１は映像信号、２はＡ／Ｄ
変換部で、映像信号１はＡ／Ｄ変換部２に入力し、ディ
ジタル信号に変換する。３はＶＲＡＭ等でなる画像メモ
リで、Ａ／Ｄ変換部２よりの信号を記録する。４は文字
パターン発生回路で、ＲＯＭ若しくはＲＡＭ等を用い
る。５は演算回路で、画像メモリ３より読出したデータ
および文字パターン発生回路４よりのデータを演算す
る。６はＤ／Ａ変換部で、演算回路５よりの信号をアナ
ログ信号に変換する。７は同期分離部で、映像信号１よ
り同期信号を分離する。８はアドレス発生カウンタで、
同期分離部４よりの同期信号を基準にして画像メモリ３
および文字パターン発生回路４にアドレスを出力する。
変換部で、映像信号１はＡ／Ｄ変換部２に入力し、ディ
ジタル信号に変換する。３はＶＲＡＭ等でなる画像メモ
リで、Ａ／Ｄ変換部２よりの信号を記録する。４は文字
パターン発生回路で、ＲＯＭ若しくはＲＡＭ等を用い
る。５は演算回路で、画像メモリ３より読出したデータ
および文字パターン発生回路４よりのデータを演算す
る。６はＤ／Ａ変換部で、演算回路５よりの信号をアナ
ログ信号に変換する。７は同期分離部で、映像信号１よ
り同期信号を分離する。８はアドレス発生カウンタで、
同期分離部４よりの同期信号を基準にして画像メモリ３
および文字パターン発生回路４にアドレスを出力する。
【０００８】図３において、符号１乃至７は図１と同じ
であるので説明を省く。11は画像メモリ用のアドレス発
生カウンタ、12は文字パターン発生回路用のアドレス発
生カウンタで、それぞれ同期分離部７よりの同期信号を
基準にして画像メモリ３あるいは文字パターン発生回路
４にアドレスを出力する。13はアドレス選択部で、文字
パターン発生回路用のアドレス発生カウンタ12のアドレ
スを適宜に選択し、文字表示位置を設定する。
であるので説明を省く。11は画像メモリ用のアドレス発
生カウンタ、12は文字パターン発生回路用のアドレス発
生カウンタで、それぞれ同期分離部７よりの同期信号を
基準にして画像メモリ３あるいは文字パターン発生回路
４にアドレスを出力する。13はアドレス選択部で、文字
パターン発生回路用のアドレス発生カウンタ12のアドレ
スを適宜に選択し、文字表示位置を設定する。
【０００９】次に、本発明による文字重畳回路の動作を
説明する。図１の場合、映像信号１はＡ／Ｄ変換部２に
入力し、例えば、８ビットのディジタルデータに変換す
る。ディジタル変換されたデータはＶＲＡＭ等で構成さ
れる画像メモリ３に取込まれ、１画像分ずつ書込まれ
る。文字パターン発生回路４のＲＯＭ等には予め文字パ
ターンが書込まれている。あるいはＲＡＭを用いて適宜
の文字パターンを書込むようにしてもよい。文字パター
ン発生回路４はアドレス発生カウンタ８よりの信号に応
じてＲＯＭ等の文字パターンを読出して出力し、演算回
路５に入力する。演算回路５に入力されるデータは、画
像メモリ３と文字パターン発生回路４に同一のアドレス
を用いるので、画像メモリ３および文字発生パターン発
生回路４より同行同列のデータが同時に入力する。
説明する。図１の場合、映像信号１はＡ／Ｄ変換部２に
入力し、例えば、８ビットのディジタルデータに変換す
る。ディジタル変換されたデータはＶＲＡＭ等で構成さ
れる画像メモリ３に取込まれ、１画像分ずつ書込まれ
る。文字パターン発生回路４のＲＯＭ等には予め文字パ
ターンが書込まれている。あるいはＲＡＭを用いて適宜
の文字パターンを書込むようにしてもよい。文字パター
ン発生回路４はアドレス発生カウンタ８よりの信号に応
じてＲＯＭ等の文字パターンを読出して出力し、演算回
路５に入力する。演算回路５に入力されるデータは、画
像メモリ３と文字パターン発生回路４に同一のアドレス
を用いるので、画像メモリ３および文字発生パターン発
生回路４より同行同列のデータが同時に入力する。
【００１０】演算回路５は上記画像メモリ３よりのデー
タと文字パターン発生回路４よりのデータを演算するの
であるが、論理積回路（ＡＮＤゲート）および論理和回
路（ＯＲゲート）を設け、文字のビット構成に応じて論
理積演算若しくは論理和演算を行う。すなわち、例え
ば、文字を「１ＡＨ」（＝「０００１１０１０」）の階
調で出力する場合、文字パターン発生回路４はこのビッ
ト構成に従って、下位ビットから１、３、６、７、８番
目でそれぞれデータ「０」を、また、下位ビットから
２、４、５番目でそれぞれデータ「１」をＲＯＭ等より
読出して出力する。これを、図２に示す如く、文字ビッ
トが「０」の場合は画像メモリ３よりのデータと論理積
演算し、文字データ「０」では文字データ「０」を出力
し、文字データ「１」では画像メモリ３よりのデータを
出力するようにし、また、文字ビットが「１」の場合は
論理和演算を行うこととし、文字データ「０」では画像
メモリ３よりのデータを出力し、文字データ「１」では
文字データ「１」を出力するようにする。これにより
「１ＡＨ」の階調の文字が出力する。このように、文字
のビット数がｎであれば２のｎ乗の中の何れかの階調で
出力することができるもので、文字のビット構成を変え
ることによって濃度階調を自在に変えることができる。
演算回路５よりのデータはＤ／Ａ変換部６でアナログ信
号に変換して出力する。
タと文字パターン発生回路４よりのデータを演算するの
であるが、論理積回路（ＡＮＤゲート）および論理和回
路（ＯＲゲート）を設け、文字のビット構成に応じて論
理積演算若しくは論理和演算を行う。すなわち、例え
ば、文字を「１ＡＨ」（＝「０００１１０１０」）の階
調で出力する場合、文字パターン発生回路４はこのビッ
ト構成に従って、下位ビットから１、３、６、７、８番
目でそれぞれデータ「０」を、また、下位ビットから
２、４、５番目でそれぞれデータ「１」をＲＯＭ等より
読出して出力する。これを、図２に示す如く、文字ビッ
トが「０」の場合は画像メモリ３よりのデータと論理積
演算し、文字データ「０」では文字データ「０」を出力
し、文字データ「１」では画像メモリ３よりのデータを
出力するようにし、また、文字ビットが「１」の場合は
論理和演算を行うこととし、文字データ「０」では画像
メモリ３よりのデータを出力し、文字データ「１」では
文字データ「１」を出力するようにする。これにより
「１ＡＨ」の階調の文字が出力する。このように、文字
のビット数がｎであれば２のｎ乗の中の何れかの階調で
出力することができるもので、文字のビット構成を変え
ることによって濃度階調を自在に変えることができる。
演算回路５よりのデータはＤ／Ａ変換部６でアナログ信
号に変換して出力する。
【００１１】図３の場合、文字パターン発生回路４は文
字パターン回路アドレス発生カウンタ12よりの信号に応
じてＲＯＭ等の文字パターンを読出し、演算回路５に入
力し、画像メモリ３は画像メモリアドレス発生カウンタ
11よりの信号に応じて記録された画像データを読出し、
演算回路５に入力する。演算回路５は、例えば、論理積
回路で構成し、画像メモリ３よりのデータと文字パター
ン発生回路４よりのデータを演算する。文字パターン発
生回路４に入力されるアドレスは、アドレス選択部13の
指定に基づく文字パターン回路アドレス発生カウンタ12
よりのアドレスであり、画像メモリ３に印加されるアド
レスとは異なるタイミングに設定できるので、例えば、
図４に示す如く、設定に応じて映像中に任意のタイミン
グで文字を重畳することができる。従って、ＲＯＭ等は
必要とされる数の文字データを記憶できる容量があれば
よく、あるいは、ＲＯＭ等の容量が大きい場合、多数の
文字をＲＯＭ等に記憶させておき、この中から文字を選
択し、選択された文字を指定した位置に表示するように
できる。
字パターン回路アドレス発生カウンタ12よりの信号に応
じてＲＯＭ等の文字パターンを読出し、演算回路５に入
力し、画像メモリ３は画像メモリアドレス発生カウンタ
11よりの信号に応じて記録された画像データを読出し、
演算回路５に入力する。演算回路５は、例えば、論理積
回路で構成し、画像メモリ３よりのデータと文字パター
ン発生回路４よりのデータを演算する。文字パターン発
生回路４に入力されるアドレスは、アドレス選択部13の
指定に基づく文字パターン回路アドレス発生カウンタ12
よりのアドレスであり、画像メモリ３に印加されるアド
レスとは異なるタイミングに設定できるので、例えば、
図４に示す如く、設定に応じて映像中に任意のタイミン
グで文字を重畳することができる。従って、ＲＯＭ等は
必要とされる数の文字データを記憶できる容量があれば
よく、あるいは、ＲＯＭ等の容量が大きい場合、多数の
文字をＲＯＭ等に記憶させておき、この中から文字を選
択し、選択された文字を指定した位置に表示するように
できる。
【００１２】
【発明の効果】以上に説明したように、本発明による文
字重畳回路によれば、文字を任意の階調（濃度）で表示
できるものであるから、機器の用途に応じて文字を目立
たせて表示する、あるいは画像の邪魔にならないように
表示する等が可能となる。また、文字パターンＲＯＭ等
より読出した文字を映像中の指定した位置に重畳するこ
とができるので、ＲＯＭ等に多数の文字を記憶させてお
き、この中から文字を選択し、指定した位置に重畳する
等が可能になるものである。
字重畳回路によれば、文字を任意の階調（濃度）で表示
できるものであるから、機器の用途に応じて文字を目立
たせて表示する、あるいは画像の邪魔にならないように
表示する等が可能となる。また、文字パターンＲＯＭ等
より読出した文字を映像中の指定した位置に重畳するこ
とができるので、ＲＯＭ等に多数の文字を記憶させてお
き、この中から文字を選択し、指定した位置に重畳する
等が可能になるものである。
【図１】本発明による文字重畳回路の一実施例の要部ブ
ロック図である。
ロック図である。
【図２】文字データと画像データの演算を説明する図で
ある。
ある。
【図３】本発明による文字重畳回路の他の実施例の要部
ブロック図である。
ブロック図である。
【図４】文字の重畳を説明する図である。
【図５】従来の文字パターンＲＯＭを説明する図であ
る。
る。
１ 映像入力 ２ Ａ／Ｄ変換部 ３ 画像メモリ ４ 文字パターン発生回路 ５ 演算回路 ６ Ｄ／Ａ変換部 ８ アドレス発生カウンタ 11 画像メモリアドレス発生カウンタ 12 文字パターン回路アドレス発生カウンタ 13 アドレス選択部
Claims (7)
- 【請求項１】 映像信号をディジタル信号に変換するＡ
／Ｄ変換部と、Ａ／Ｄ変換部よりの信号を記録する画像
メモリと、文字パターンを出力する文字パターン発生回
路と、画像メモリよりの信号および文字パターン発生回
路よりの信号を演算する論理積回路および論理和回路か
らなる演算回路と、演算回路よりの信号をアナログ信号
に変換するＤ／Ａ変換部と、前記映像信号より同期信号
を分離する同期分離部と、同期分離部よりの信号を基準
として前記画像メモリおよび文字パターン発生回路にア
ドレスを出力するアドレス発生カウンタとで構成した文
字重畳回路。 - 【請求項２】 前記演算回路にて、前記文字パターン発
生回路よりのデータに応じてビット別に論理積演算若し
くは論理和演算を行い、所要の階調の文字に生成するよ
うにしてなる請求項１記載の文字重畳回路。 - 【請求項３】 前記文字パターン発生回路は文字パター
ンＲＯＭを用いて構成してなる請求項１または請求項２
記載の文字重畳回路。 - 【請求項４】 前記文字パターン発生回路をＲＡＭで構
成し、文字パターンの変更あるいは文字表示位置の移動
を可能なるようにした請求項１または請求項２記載の文
字重畳回路。 - 【請求項５】 映像信号をディジタル信号に変換するＡ
／Ｄ変換部と、Ａ／Ｄ変換部よりの信号を記録する画像
メモリと、文字パターンを出力する文字パターン発生回
路と、画像メモリよりの信号および文字パターン発生回
路よりの信号を演算する論理積回路でなる演算回路と、
演算回路よりの信号をアナログ信号に変換するＤ／Ａ変
換部と、前記映像信号より同期信号を分離する同期分離
部と、同期分離部よりの信号を基準として前記画像メモ
リにアドレスを出力する画像メモリアドレス発生カウン
タと、前記同期分離部よりの信号を基準として文字パタ
ーン発生回路にアドレスを出力する文字パターンアドレ
ス発生カウンタと、文字パターンのアドレスの選択を入
力するアドレス選択部とで構成した文字重畳回路。 - 【請求項６】 前記文字パターン発生回路は文字パター
ンＲＯＭを用いて構成してなる請求項５記載の文字重畳
回路。 - 【請求項７】 前記文字パターン発生回路をＲＡＭで構
成し、文字サイズの変更あるいは文字の追加が可能なる
ようにした請求項５記載の文字重畳回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19571094A JPH0865577A (ja) | 1994-08-19 | 1994-08-19 | 文字重畳回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19571094A JPH0865577A (ja) | 1994-08-19 | 1994-08-19 | 文字重畳回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0865577A true JPH0865577A (ja) | 1996-03-08 |
Family
ID=16345692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19571094A Pending JPH0865577A (ja) | 1994-08-19 | 1994-08-19 | 文字重畳回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0865577A (ja) |
-
1994
- 1994-08-19 JP JP19571094A patent/JPH0865577A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH087567B2 (ja) | 画像表示装置 | |
| US5977946A (en) | Multi-window apparatus | |
| US4639721A (en) | Data selection circuit for the screen display of data from a personal computer | |
| JPH09179538A (ja) | グラフィックオーバレイ装置 | |
| EP0205908A2 (en) | Method and system for smooth-scrolling | |
| JPH071428B2 (ja) | 表示制御装置 | |
| JPH0865577A (ja) | 文字重畳回路 | |
| JP2637821B2 (ja) | スーパーインポーズ装置 | |
| JPH0683295A (ja) | マルチメディア表示システム | |
| JPH0284686A (ja) | 画像音声出力装置 | |
| JPH0292170A (ja) | デイジタルスーパーインポーズ方式 | |
| JPH02137070A (ja) | 画像処理装置 | |
| JPH03236097A (ja) | 画像表示方法および装置 | |
| JPH07104733A (ja) | 画像処理装置およびその方法 | |
| JP3017093B2 (ja) | パレット回路 | |
| JPH04114195A (ja) | 画像記憶装置 | |
| JP2781924B2 (ja) | スーパーインポーズ装置 | |
| JP2825964B2 (ja) | 映像信号拡大装置 | |
| JP3621746B2 (ja) | ディジタル画像データの書込み装置および読取装置ならびに書込み方法および読取方法 | |
| JPS62160490A (ja) | 表示回路 | |
| JP2737154B2 (ja) | 画像拡大表示回路 | |
| JPH10105150A (ja) | キャラクタ記憶回路および表示制御装置 | |
| JPH0533589B2 (ja) | ||
| JPH07281653A (ja) | 画像処理装置 | |
| JPH0522660A (ja) | 映像信号発生装置 |