JPH0870250A - アナログ／デジタル変換器 - Google Patents

アナログ／デジタル変換器

Info

Publication number
JPH0870250A
JPH0870250A JP6203526A JP20352694A JPH0870250A JP H0870250 A JPH0870250 A JP H0870250A JP 6203526 A JP6203526 A JP 6203526A JP 20352694 A JP20352694 A JP 20352694A JP H0870250 A JPH0870250 A JP H0870250A
Authority
JP
Japan
Prior art keywords
register
data
analog
channel
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6203526A
Other languages
English (en)
Inventor
Akihiko Wakimoto
昭彦 脇本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp, Mitsubishi Electric Semiconductor Systems Corp filed Critical Renesas Design Corp
Priority to JP6203526A priority Critical patent/JPH0870250A/ja
Priority to US08/516,076 priority patent/US5691719A/en
Priority to DE19531036A priority patent/DE19531036C2/de
Publication of JPH0870250A publication Critical patent/JPH0870250A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Human Computer Interaction (AREA)
  • Computational Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【目的】 アナログ信号をアナログ／デジタル変換した
データを、意味付けできるアナログ／デジタル変換器の
提供。 【構成】 アナログ信号をデジタル信号に変換するアナ
ログ／デジタル変換部２と、アナログ／デジタル変換し
たデータを格納する変換結果レジスタ３と、変化結果レ
ジスタ３のデータＡ及び変換結果レジスタ４のデータＢ
を大小比較する比較器５と、比較器５の出力Ｃに基づい
て、変換結果レジスタ４へ格納する変換結果レジスタ３
のデータを入断制御する開閉回路６とを備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はアナログ信号をデジタル
信号に変換するアナログ／デジタル変換器に関するもの
である。
【０００２】
【従来の技術】図14は従来のアナログ／デジタル変換器
の要部構成を示すブロック図である。アナログ入力端子
１に入力されたアナログ信号はアナログ／デジタル変換
器２へ入力され、アナログ／デジタル変換部２でアナロ
グ／デジタル変換される。アナログ／デジタル変換され
たデジタル信号のデータは、アナログ／デジタル変換が
完了する都度、順次変換結果レジスタ３へ格納される。
変換結果レジスタ３に格納したデータを、図示していな
いCPU 等の制御装置により読出し、読出したデータは、
図示しない機器の動作を制御するのに用いられる。
【０００３】
【発明が解決しようとする課題】前述したように従来の
アナログ／デジタル変換器は、アナログ／デジタル変換
したデータを順次、変換結果レジスタに格納するため、
変換結果レジスタに格納されたデータには意味付けがな
く、単にアナログ信号のアナログ／デジタル変換結果を
格納しているにすぎない。そのため、変換結果レジスタ
に格納されたデータにより機器の動作を制御する場合
は、CPU が毎回変換結果レジスタのデータを読出し、デ
ータの変化を判別する必要があってCPU の負荷が増大す
るという問題がある。本発明は斯かる問題に鑑み、アナ
ログ／デジタル変換したデータを意味付けして格納する
アナログ／デジタル変換器を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】第１発明に係るアナログ
／デジタル変換器は、アナログ信号をアナログ／デジタ
ル変換したデータを格納する第１レジスタと、該第１レ
ジスタのデータが、開閉手段を介して入力される第２レ
ジスタと、第１レジスタ及び第２レジスタのデータを大
小比較する比較器とを備える。
【０００５】第２発明に係るアナログ／デジタル変換器
は、アナログ／デジタル変換部へ入力すべき多チャネル
のアナログ信号をチャネルごとに入断する第１開閉手段
と、チャネルに対応させた記憶領域を有し、アナログ／
デジタル変換したデータが入力される第１レジスタと、
該第１レジスタのデータが第２開閉手段を介して入力さ
れる第２レジスタと、第１レジスタ及び第２レジスタの
データを大小比較する比較器と、チャネルを選択し、選
択したチャネルに対応する前記第１開閉手段及び第１レ
ジスタの記憶領域を選択するセレクタとを備える。
【０００６】第３発明に係るアナログ／デジタル変換器
は、アナログ／デジタル変換部へ入力されるアナログ信
号をチャネルごとに入断する第１開閉手段と、チャネル
に対応させた記憶領域を有し、アナログ／デジタル変換
したデータが入力される第１レジスタと、該第１レジス
タのデータが第２開閉手段を介して入力され、チャネル
に対応させた記憶領域を有する第２レジスタと、第１レ
ジスタ及び第２レジスタのデータを大小比較する比較器
と、チャネルを選択し前記第１開閉手段、第１レジスタ
及び第２レジスタの記憶領域を選択するセレクタとを備
える。
【０００７】第４発明に係るアナログ／デジタル変換器
は、アナログ／デジタル変換部へ入力される多チャネル
のアナログ信号をチャネルごとに入断する第１開閉手段
と、チャネルに対応させた記憶領域を有し、アナログ／
デジタル変換したデータが入力される第１レジスタと、
該第１レジスタのデータが第２開閉手段を介して入力さ
れる第２レジスタと、第１レジスタ及び第２レジスタの
データを大小比較する比較器と、チャネルを選択し、第
１開閉手段及び第１レジスタの記憶領域を選択するセレ
クタと、セレクタが選択したチャネルのデータが第３開
閉手段を介して入力される第３レジスタとを備える。
【０００８】第５発明に係るアナログ／デジタル変換器
は、アナログ／デジタル変換部へ入力される多チャネル
のアナログ信号をチャネルごとに入断する第１開閉手段
と、アナログ／デジタル変換したデータが入力される第
１レジスタと、該第１レジスタのデータが第２開閉手段
を介して入力される第２レジスタと、第１レジスタ及び
第２レジスタのデータを大小比較する比較器と、チャネ
ルを選択し第１開閉手段を選択するセレクタと、セレク
タが選択したチャネルのデータが第３開閉手段を介して
入力される第３レジスタとを備える。
【０００９】第６発明に係るアナログ／デジタル変換器
は、アナログ／デジタル変換部によりアナログ／デジタ
ル変換したデータを格納する第１レジスタのデータが、
開閉手段を介して入力される第２レジスタと、第１レジ
スタのデータと比較すべき基準データを格納する第４レ
ジスタと、第１レジスタ及び第４レジスタのデータを大
小比較する比較器とを備える。
【００１０】第７発明に係るアナログ／デジタル変換器
は、アナログ信号をアナログ／デジタル変換したデータ
と所定データとを比較する比較器に、比較動作を切換え
るデータを格納する第５レジスタを備える。
【００１１】第８発明に係るアナログ／デジタル変換器
は、多チャネルのアナログ信号をアナログ／デジタル変
換したデータと、所定データとを比較する比較器に、チ
ャネルに対応した記憶領域を有しており、該記憶領域に
比較器の比較動作を切換えるデータを格納する第５レジ
スタと、チャネルを選択して前記記憶領域を選択するセ
レクタとを備える。
【００１２】第９発明に係るアナログ／デジタル変換器
は、アナログ／デジタル変換部からアナログ／デジタル
変換が完了する都度出力される変換完了信号をカウント
するカウンタと、アナログ／デジタル変換したデータを
格納する第１レジスタのデータが開閉手段を介して入力
される第２レジスタと、第１レジスタ及び第２レジスタ
のデータを大小比較する比較器とを備える。
【００１３】第10発明に係るアナログ／デジタル変換器
は、アナログ／デジタル変換部へ入力すべき多チャネル
のアナログ信号をチャネルごとに入断する第１開閉手段
と、チャネルに対応させた記憶領域を有し、アナログ／
デジタル変換したデータが入力される第１レジスタと、
該第１レジスタのデータが第２開閉手段を介して入力さ
れる第２レジスタと、第１レジスタ及び第２レジスタの
データを大小比較する比較器と、チャネルに対応した記
憶領域を有し、比較器の比較動作を切換えるデータを格
納する第５レジスタと、チャネルを選択し選択したチャ
ネルのデータにより第１開閉手段、第１レジスタ及び第
５レジスタの記憶領域を選択するセレクタとを備える。
【００１４】第11発明に係るアナログ／デジタル変換器
は、アナログ／デジタル変換部へ入力すべき多チャネル
のアナログ信号をチャネルごとに入断する第１開閉手段
と、チャネルに対応させた記憶領域を有し、アナログ／
デジタル変換したデータが入力される第１レジスタと、
該第１レジスタのデータが第２開閉手段を介して入力さ
れ、チャネルに対応する記憶領域を有する第２レジスタ
と、第１レジスタ及び第２レジスタのデータを大小比較
する比較器と、比較器の比較動作を切換えるデータを格
納する第５レジスタと、チャネルを選択し選択したチャ
ネルのデータにより第１開閉手段、第１レジスタ及び第
５レジスタの記憶領域を選択するセレクタとを備える。
【００１５】
【作用】第１発明では、アナログ信号をアナログ／デジ
タル変換したデータを第１レジスタに格納する。第１レ
ジスタのデータ及び第２レジスタに格納しているデータ
を比較器により大小比較し、第１レジスタのデータが第
２レジスタのデータより大 (又は小) である場合は、開
閉手段を閉路し、第１レジスタのデータを第２レジスタ
に格納する。第１レジスタのデータが第２レジスタのデ
ータより小 (又は大) である場合は開閉手段を開路し、
第１レジスタのデータを第２レジスタに格納しない。こ
れにより、第２レジスタには、アナログ／デジタル変換
した、いままでのデータの最大値 (又は最小値) を格納
できる。
【００１６】第２発明では、セレクタによりチャネルを
選択し、選択したチャネルに対応している第１開閉手段
及び第１レジスタの記憶領域を選択する。選択した第１
開閉手段が閉路し、その第１開閉手段を通るアナログ信
号をアナログ／デジタル変換して、第１レジスタの選択
した記憶領域に格納する。第１レジスタの選択した記憶
領域のデータ及び第２レジスタのデータを大小比較し、
第１レジスタの選択した記憶領域のデータが第２レジス
タのデータより大 (又は小) である場合は第２開閉手段
を閉路し、第１レジスタの選択した記憶領域のデータを
第２レジスタに格納する。第１レジスタの選択した記憶
領域のデータが第２レジスタのデータより小 (又は大)
である場合は第２開閉手段を開路し、第１レジスタの選
択した記憶領域のデータを第２レジスタに格納しない。
これにより、第２レジスタにはアナログ／デジタル変換
した、いままでのデータの最大値 (又は最小値) を格納
できる。
【００１７】第３発明では、セレクタによりチャネルを
選択し、選択したチャネルに対応している第１開閉手
段、第１レジスタ及び第２レジスタの記憶領域を選択す
る。選択した第１開閉手段が閉路して、その第１開閉手
段を通るアナログ信号をアナログ／デジタル変換して、
第１レジスタの選択した記憶領域に格納する。第１レジ
スタの選択した記憶領域及び第２レジスタの選択した記
憶領域のデータを比較器により大小比較し、第１レジス
タの選択した記憶領域のデータが第２レジスタの選択し
た記憶領域のデータより大 (又は小) である場合は第２
開閉手段を閉路し、第１レジスタの選択した記憶領域の
データを第２レジスタの選択した記憶領域に格納する。
第１レジスタのデータが第２レジスタのデータより小
(又は大) である場合は開閉手段を開路し、第１レジス
タの選択した記憶領域のデータを第２レジスタの選択し
た記憶領域に格納しない。これにより、第２レジスタに
はアナログ／デジタル変換した、いままでのデータの最
大値 (又は最小値) をチャネルごとに格納できる。
【００１８】第４発明では、セレクタによりチャネルを
選択し、選択したチャネルに対応している第１開閉手段
及び第１レジスタの記憶領域を選択する。選択した第１
開閉手段が閉路して、その第１開閉手段を通るアナログ
信号をアナログ／デジタル変換して、第１レジスタの選
択した記憶領域に格納する。第１レジスタの選択した記
憶領域及び第２レジスタのデータを大小比較し、第１レ
ジスタの選択した記憶領域のデータが第２レジスタのデ
ータより大 (又は小) である場合は、第２開閉手段及び
第３開閉手段を閉路し、第１レジスタの選択した記憶領
域のデータを第２レジスタに格納し、選択したチャネル
のデータを第３レジスタに格納する。第１レジスタの選
択した記憶領域のデータが第２レジスタのデータより小
(又は大) である場合は第２開閉手段及び第３開閉手段
を開路し、第１レジスタの選択した記憶領域のデータを
第２レジスタに格納せず、選択したチャネルのデータを
第３レジスタに格納しない。これにより、第２レジスタ
にはアナログ／デジタル変換した、いままでのデータの
最大値 (又は最小値) を格納でき、第３レジスタには、
第２レジスタに格納しているデータに対応しているチャ
ネルのデータを格納できる。
【００１９】第５発明では、セレクタによりチャネルを
選択し、選択したチャネルに対応している第１開閉手段
を選択する。選択した第１開閉手段が閉路して、その第
１開閉手段を通るアナログ信号をアナログ／デジタル変
換して、第１レジスタに格納する。第１レジスタ及び第
２レジスタのデータを大小比較し、第１レジスタのデー
タが第２レジスタのデータより大 (又は小) である場合
は、第２開閉手段及び第３開閉手段を閉路し、第１レジ
スタのデータを第２レジスタに格納し、選択したチャネ
ルのデータを第３レジスタに格納する。第１レジスタの
データが第２レジスタのデータより小 (又は大) である
場合は、第２開閉手段及び第３開閉手段を開路し、第１
レジスタのデータを第２レジスタに格納せず、選択した
チャネルのデータを第３レジスタに格納しない。これに
より、第２レジスタにはアナログ／デジタル変換した、
いままでのデータの最大値 (又は最小値) を格納でき、
第３レジスタには第２レジスタに格納しているデータに
対応しているチャネルのデータを格納できる。
【００２０】第６発明では、アナログ／デジタル変換を
完了するとアナログ／デジタル変換部から変換完了信号
を出力する。アナログ／デジタル変換したデータを第１
レジスタに格納する。第１レジスタ及び基準データを格
納している第４レジスタのデータを大小比較し、第１レ
ジスタのデータが第２レジスタの基準データより大 (又
は小) である場合は、第１レジスタのデータを第２レジ
スタに格納する。第１レジスタのデータが第２レジスタ
の基準データより小 (又は大) である場合は、第１レジ
スタのデータを第２レジスタに格納しない。これによ
り、第２レジスタにはアナログ／デジタル変換した基準
データより大きい (又は小さい) データを格納できる。
【００２１】第７発明では、第５レジスタのデータに応
じて、比較器の比較動作が切換わる。これにより、比較
したデータの一方が他方のデータより大又は小であって
も同じ比較出力が得られる。
【００２２】第８発明では、セレクタが選択したチャネ
ルのデータにより第５レジスタの記憶領域を選択する。
第５レジスタの記憶領域のデータに応じてチャネルごと
に比較器の比較動作が切換わる。これにより、比較した
データの一方が他方のデータより大又は小であっても同
じ比較出力がチャネルごとに得られる。
【００２３】第９発明では、アナログ信号をアナログ／
デジタル変換したデータを第１レジスタに格納する。第
１レジスタのデータ及び第２レジスタのデータを比較器
により大小比較し第１レジスタのデータが第２レジスタ
のデータより大 (又は小) である場合は、開閉手段を閉
路し、第１レジスタのデータを第２レジスタに格納する
とともに、カウンタをクリアする。アナログ／デジタル
変換が完了する都度出力される変換完了信号をカウンタ
がカウントし、カウント値が所定値になると、第１レジ
スタのデータを第２レジスタに格納する。第１レジスタ
のデータが第２レジスタのデータより小 (又は大) であ
る場合は開閉手段を開路し第１レジスタのデータを第２
レジスタへ格納しない。またカウント値が所定値に達す
るまでは第１レジスタのデータを第２レジスタへ格納し
ない。これにより、第２レジスタには所定期間内でアナ
ログ／デジタル変換した、いままでのデータの最大値
(又は最小値) を格納できる。
【００２４】第10発明では、セレクタによりチャネルを
選択し、選択したチャネルに対応している第１開閉手
段、第１レジスタの記憶領域及び第５レジスタの記憶領
域を選択する。選択した第１開閉手段が閉路し、その第
１開閉手段を通るアナログ信号をアナログ／デジタル変
換して、第１レジスタの選択した記憶領域に格納する。
第１レジスタの選択した記憶領域のデータ及び第２レジ
スタのデータを、第５レジスタのデータによる比較動作
によって大小比較し、第１レジスタの選択した記憶領域
のデータが第２レジスタのデータより大 (又は小) であ
る場合は、第２開閉手段を閉路し、第１レジスタの選択
した記憶領域のデータを第２レジスタに格納する。第１
レジスタの選択した記憶領域のデータが、第２レジスタ
のデータより小 (又は大) である場合は第２開閉手段を
開路し、第１レジスタの選択した記憶領域のデータを第
２レジスタに格納しない。これにより、チャネルに応じ
て比較器の比較動作を切換えでき、アナログ／デジタル
変換した、いままでのデータの最大値を調べたいチャネ
ル又は最小値を調べたいチャネルを選択できる。また大
小比較しないチャネルも選択できる。
【００２５】第11発明では、セレクタによりチャネルを
選択し、選択したチャネルに対応している第１開閉手
段、第１レジスタの記憶領域、第２レジスタの記憶領域
及び第５レジスタの記憶領域を選択する。選択した第１
開閉手段が閉路し、その第１開閉手段を通るアナログ信
号をアナログ／デジタル変換して、第１レジスタの選択
した記憶領域に格納する。第１レジスタの選択した記憶
領域のデータ及び第２レジスタの選択した記憶領域のデ
ータを、第５レジスタの選択した記憶領域のデータによ
る比較動作により大小比較し、第１レジスタの選択した
記憶領域のデータが第２レジスタのデータより小 (又は
大) である場合は第２開閉手段を閉路し、第１レジスタ
の選択した記憶領域のデータを、第２レジスタの選択し
た記憶領域に格納する。第１レジスタの選択した記憶領
域のデータが第２レジスタの選択した記憶領域のデータ
より小 (又は大) である場合は第２開閉手段を開路し、
第１レジスタの選択した記憶領域のデータを、第２レジ
スタの選択した記憶領域に格納しない。これにより、チ
ャネルに応じて比較器の比較動作を切換えでき、第２レ
ジスタの各記憶領域にはアナログ／デジタル変換した、
いままでのデータの最大値又は最小値のデータをチャネ
ルごとに格納できる。
【００２６】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係るアナログ／デジタル変換器
の第１実施例の構成を示すブロック図である。アナログ
入力端子１に入力されたアナログ信号はアナログ／デジ
タル変換部 (以下A/D 変換部という) ２へ入力される。
A/D 変換部２から出力されるアナログ／デジタル変換結
果であるデータＡは第１変換結果レジスタたる変換結果
レジスタ３へ入力され、また比較器５の一入力端子5aへ
入力される。変換結果レジスタ３に格納されたデータは
開閉回路６を介して第２変換結果レジスタたる変換結果
レジスタ４へ入力される。変換結果レジスタ４に格納さ
れているデータＢは比較器５の他入力端子5bへ入力され
る。比較器５の出力Ｃは開閉信号として開閉回路６へ与
えられる。データＡ及びデータＢを比較器５により大小
比較した結果、Ａ＞Ｂの場合は比較器５の出力Ｃが
“１”になり、開閉回路６が閉路する。またＡ≦Ｂの場
合は開閉回路６が開路するようになっている。
【００２７】次にこのように構成したアナログ／デジタ
ル変換器の動作を説明する。アナログ入力端子１にアナ
ログ信号を入力すると、このアナログ信号をA/D 変換部
２がアナログ／デジタル変換 (以下A/D 変換という）
し、変換結果であるデータＡを変換結果レジスタ３及び
比較器５の一入力端子5aへ入力する。比較器５の他入力
端子5bには、いままでの最大値のデータを格納している
変換結果レジスタ４のデータＢが入力され、比較器５は
データＡとデータＢとを大小比較する。比較した結果Ａ
＞Ｂの場合は比較器５の出力が“１”になり開閉回路６
が閉路して、変換結果レジスタ３のデータを変換結果レ
ジスタ４へ入力して格納する。
【００２８】比較した結果Ａ≦Ｂの場合は比較器５の出
力が“０”になり、開閉回路６が開路して変換結果レジ
スタ３のデータを変換結果レジスタ４へ入力せず、格納
しない。したがって、所定時間内でA/D 変換したデータ
の最大値のデータを変換結果レジスタ４に格納でき、Ａ
＞Ｂの場合に変換結果レジスタ４のデータを更新するこ
とになる。これによりA/D 変換したデータに基づいて機
器の動作を制御する場合、従来のようにA/D 変換する都
度、CPU により変換結果レジスタからデータを読出し、
それまでのデータと比較して、データの変化を判別する
データ処理の必要がなく、最大値のデータを格納してい
る変換結果レジスタからデータを読出すだけでよいから
CPU の負荷を軽減できる。そして、最大値のデータを格
納している変換結果レジスタのデータに基づき、機器の
動作の制御を短時間に開始できる。なおＡ＜Ｂの場合に
比較器５の出力Ｃを“１”になるようにすれば変換結果
レジスタ４には最小値のデータを格納できて、最大値の
データを格納している場合と同様に機器の動作の制御を
短時間に開始できる。
【００２９】図２は本発明に係るアナログ／デジタル変
換器の第２実施例の構成を示すブロック図である。多チ
ャネルのチャネルch0 ，ch1 …chn に対応しているアナ
ログ入力端子１0 ，１1 …１n に入力されたアナログ信
号は開閉回路８0 ，８1 …８n を各別に介してA/D 変換
部２へ入力される。A/D 変換部２から出力される変換結
果であるデータは、変換結果レジスタ３へ入力される。
変換結果レジスタ３はチャネル、つまりアナログ入力端
子１0 ，１1 …１n に対応させている記憶領域Ｍ0 ，Ｍ
1 …Ｍn を有している。チャネルセレクタ７から出力さ
れるチャネル選択信号は開閉回路８0 ，８1 …８n 及び
変換結果レジスタ３へ与えられる。それ以外の構成は図
１における構成と同様となっており、同一構成部分には
同一符号を付している。
【００３０】次にこのアナログ／デジタル変換器の動作
を説明する。チャネルセレクタ７から例えばチャネルch
1 を選択するチャネル選択信号を出力すると、開閉回路
８1 のみが選択されて閉路し、また変換結果レジスタ３
の記憶領域Ｍ1 を選択する。そしてアナログ入力端子１
1 に入力されているアナログ信号がA/D 変換部２へ入力
されてA/D 変換される。その変換結果のデータＡを、選
択している記憶領域Ｍ1 に格納し、また比較器５の一入
力端子5aへ入力する。比較器５の他入力端子5bには、い
ままでの最大値のデータを格納している変換結果レジス
タのデータＢが入力され、比較器５はデータＡとデータ
Ｂとを大小比較する。比較した結果Ａ＞Ｂの場合は比較
器の出力が“１”になり開閉回路６が閉路して、変換結
果レジスタ３の記憶領域Ｍ1 のデータを変換結果レジス
タ４へ入力し格納する。比較した結果Ａ≦Ｂの場合は比
較器５の出力が“０”になり、開閉回路６が開路して、
記憶領域Ｍ1 のデータを変換結果レジスタ４へ格納しな
い。これによりチャネルch1 のアナログ信号を所定時間
内でA/D 変換したデータの最大値のデータを変換結果レ
ジスタ４に格納し、Ａ＞Ｂの場合に変換結果レジスタ４
のデータを更新することになる。
【００３１】また、変化結果レジスタ４に記憶領域Ｍ1
のデータを格納した後、チャネルセレクタ７のチャネル
選択信号により、例えばチャネルch0 を選択した場合
は、チャネルch1 を選択した場合と同様にそのアナログ
信号をA/D 変換し、変換したデータを変換結果レジスタ
３の記憶領域Ｍ0 に格納して、記憶領域Ｍ0 のデータＡ
と変換結果レジスタ４のデータＢとを大小比較し、比較
結果がＡ＞Ｂの場合は変換結果レジスタ４に、記憶領域
Ｍ0 のデータを格納することになる。以下同様に他のチ
ャネルを選択した場合も同様の動作をする。なお、前述
したと同様にして比較動作を変更すれば最小値のデータ
を変換結果レジスタ４に格納できる。したがって、変換
結果レジスタ４には全チャネルch0 〜chn における最大
値又は最小値のデータを格納できる。
【００３２】これにより、複数チャネル夫々のアナログ
信号をA/D 変換したデータから最大値のデータを求める
場合、従来のようにCPU により１つのチャネルのアナロ
グ信号をA/D 変換したデータを変換結果レジスタから読
出し、続いて他のチャネルのアナログ信号をA/D 変換し
たデータを他の変換結果レジスタから読出して大小比較
するデータ処理をする必要がないから全チャネル内の最
大値のデータを求めるための時間を短縮できる。またA/
D 変換したデータを各チャネルずつ比較する場合は比較
し終わったチャネルのデータを格納する変換結果レジス
タにA/D 変換した次の新たなデータを格納することが起
こり得て、実時間に沿って全チャネルにおける最大値又
は最小値のデータによって機器の動作を制御することが
できないが、本発明によれば、どのチャネルのアナログ
信号がどのような順序でA/D 変換された場合でも、A/D
変換されたいずれの時点においても全チャネルのデータ
内の最大値又は最小値のデータが変換結果レジスタに格
納されるので、その変換結果レジスタのデータに基づき
機器の動作の制御を短時間に開始できる。
【００３３】図３は本発明に係るアナログ／デジタル変
換器の第３実施例の構成を示すブロック図である。変換
結果レジスタ４はチャネルch0 ，ch1 …chn に対応した
記憶領域Ｍ0 ，Ｍ1 …Ｍn を有する。チャネルセレクタ
７から出力されるチャネル選択信号は開閉回路８0 ，８
1 …８n 、変換結果レジスタ３及び変換結果レジスタ４
に与えられる。それ以外の構成は図２に示すアナログ／
デジタル変換器の構成と同様となっており、同一構成部
分には同一符号を付している。
【００３４】次にこのアナログ／デジタル変換器の動作
を説明する。チャネルセレクタ７から例えばチャネルch
1 を選択するチャネル選択信号を出力すると、開閉回路
８1 のみが選択されて閉路し、また変換結果レジスタ３
及び変換結果レジスタ４夫々の記憶領域Ｍ1 ，Ｍ1 を選
択する。それにより変換結果レジスタ４の記憶領域Ｍ1
のデータＢを比較器５の他入力端子5bへ入力する。そし
てアナログ入力端子１1 に入力されているアナログ信号
を、A/D 変換部２によりA/D 変換し、A/D 変換したデー
タＡを変換結果レジスタ３の記憶領域Ｍ1 に格納すると
ともに、比較器５の一入力端子5aへ入力する。
【００３５】比較器５はデータＡ及びデータＢを大小比
較し、比較結果がＡ＞Ｂである場合は比較器５の出力が
“１”になり開閉回路６が閉路する。開閉回路６の閉路
により変換結果レジスタ３の記憶領域Ｍ1 のデータを、
変換結果レジスタ４の記憶領域Ｍ1 に格納する。また比
較結果がＡ≦Ｂである場合は、比較器５の出力が“０”
になり開閉回路が開路し、変換結果レジスタ３の記憶領
域Ｍ1 のデータを変換結果レジスタ４の記憶領域Ｍ1 に
格納しない。つまり、レジスタ４の記憶領域Ｍ1 にはチ
ャネルch1 における過去の最大値のデータを格納するこ
とになる。
【００３６】そしてこのような動作を、チャネルセレク
タ７により他のチャネルを選択した場合も同様に行っ
て、アナログ入力端子１1 ，１2 …１n のアナログ信号
をA/D変換したデータを、アナログ入力端子、即ちチャ
ネルと対応している変換結果レジスタ３の記憶領域Ｍ
0 ，Ｍ1 …Ｍn にチャネルごとに格納する。また、変換
結果レジスタ４の記憶領域Ｍ0 ，Ｍ1 …Ｍn には、A/D
変換されたデータの最大値又は最小値のデータをチャネ
ルごとに格納する。
【００３７】これにより、A/D 変換したデータの最大値
又は最小値のデータをチャネルごとに変換結果レジスタ
に格納できるので、チャネルごとのデータに基づき、機
器の異なる動作の制御を行わせることができる。また、
前述したと同様に全チャネル内の最大値のデータを求め
るデータ処理を高速化できる。更に最大値又は最小値の
データを格納しているレジスタのデータに基づいて機器
の動作の制御を短時間に開始させ得る。
【００３８】図４は本発明に係るアナログ／デジタル変
換器の第４実施例の構成を示すブロック図である。チャ
ネルセレクタ７から出力されるチャネル選択信号は第３
開閉手段たる開閉回路10を介してチャネルレジスタ９へ
入力される。比較器５の出力Ｃは第２開閉手段たる開閉
回路６及び第３開閉手段たる開閉回路10へも与えられ
る。それ以外の構成は図２に示したアナログ／デジタル
変換器の構成と同様となっており、同一構成部分には同
一符号を付している。
【００３９】次にこのアナログ／デジタル変換器の動作
を説明する。チャネルセレクタ７から例えばチャネルch
1 を選択するチャネル選択信号が出力されると、開閉回
路８1 のみが閉路し、変換結果レジスタ３の記憶領域Ｍ
1 を選択する。そして、アナログ入力端子１1 に入力さ
れているアナログ信号がA/D変換部２へ入力されてA/D
変換される。その変換結果のデータＡを、選択している
記憶領域Ｍ1 に格納し、比較器５の一入力端子5aへ入力
する。比較器５の他入力端子5bには、いままでの最大値
のデータを格納している変換結果レジスタ４のデータが
入力され、比較器５はデータＡとデータＢとを大小比較
する。比較した結果Ａ＞Ｂの場合は、比較器５の出力が
“１”になり、開閉回路６及び開閉回路10がともに閉路
する。それにより変換結果レジスタ３の記憶領域Ｍ1 の
データを変換結果レジスタ４へ格納する。またチャネル
選択信号によるチャネルのデータをチャネルレジスタ９
へ格納する。
【００４０】一方、比較した結果Ａ≦Ｂの場合は、比較
器５の出力が“０”になり、開閉回路６及び開閉回路10
がともに開路して、記憶領域Ｍ1 のデータを変換結果レ
ジスタ４へ格納させない。またチャネルセレクタ７から
のチャネル選択信号によるチャネルのデータをチャネル
レジスタ９へ格納させない。即ち、変換結果レジスタ４
の最大値のデータを更新した場合は、更新したデータに
対応しているチャネルデータをチャネルレジスタ９に格
納する。また、チャネルセレクタ７から出力されるチャ
ネル選択信号によりチャネルch1 以外のチャネルを選択
した場合も前述したと同様にして、比較器５により大小
比較し、その比較結果により最大値のデータを変換結果
レジスタ４へ格納し、そのデータに対応するチャネルの
データをチャネルレジスタ９へ格納する。
【００４１】これにより、チャネルごとに設けているア
ナログ入力端子１1 ，１2 …１n のいずれかのアナログ
入力端子のアナログ信号をA/D 変換したデータが最大値
又は最小値であるかを容易に認識できる。従来では、変
換結果レジスタ３のデータを各チャネルに対して読出し
ては比較し、その内の最大値のデータを求めていたの
で、そのような比較をするための演算を繰り返す必要が
あり、最大値のデータを求めるのに長いデータ処理時間
を要し、また演算中にA/D 変換した新たなデータが変換
結果レジスタ３に格納されることがあり、実時間での最
大値のデータを求めるデータ処理が困難であったが、本
発明によれば、変換結果レジスタ４のデータと、チャネ
ルレジスタ９のチャネルデータとを読出せば、その時点
での最大値又は最小値のデータと、そのデータのチャネ
ルとを直ちに認識することができ、最大値又は最小値の
データによって、機器の動作の制御を短時間に開始する
ことができる。
【００４２】図５は本発明に係るアナログ／デジタル変
換器の第５実施例の構成を示すブロック図である。A/D
変換部２から出力されるA/D 変換されたデータＡは、１
つのデータを格納する変換結果レジスタ３へ入力され
る。それ以外の構成は図４に示したアナログ／デジタル
変換器の構成と同様となっており、同一構成部分には同
一符号を付している。
【００４３】次にこのアナログ／デジタル変換器の動作
を説明する。チャネルセレクタ７から例えばチャネルch
1 を選択するチャネル選択信号を出力すると、開閉回路
８1 のみが選択されて閉路し、アナログ入力端子１1 に
入力されているアナログ信号がA/D 変換部２へ入力され
てA/D 変換される。その変換結果のデータＡを変換結果
レジスタ３に格納し、比較器５の一入力端子5aへ入力す
る。比較器５の他入力端子5bには、いままでの最大値の
データを格納している変換結果レジスタ４のデータが入
力され、比較器５はデータＡとデータＢとを大小比較す
る。比較した結果、Ａ＞Ｂの場合は、比較器５の出力が
“１”になり、開閉回路６及び開閉回路10がともに閉路
する。そして変換結果レジスタ３のデータを変換結果レ
ジスタ４に格納する。またチャネル選択信号によるチャ
ネルのデータをチャネルレジスタ９に格納する。
【００４４】比較した結果Ａ≦Ｂの場合は、比較器５の
出力が“０”になり、開閉回路６及び開閉回路10が開路
して、変換結果レジスタ３のデータを変換結果レジスタ
４へ格納しない。そして変換結果レジスタ４の最大値の
データを更新した場合は、更新したデータに対応するチ
ャネルデータをチャネルレジスタ９に格納する。またチ
ャネルセレクタ７から出力されるチャネル選択信号によ
り、チャネルch1 以外のチャネルを選択した場合も前述
したと同様にして、比較器５により比較し、その比較結
果により最大値のデータを変換結果レジスタ４へ格納
し、そのデータに対応するチャネルデータをチャネルレ
ジスタ９へ格納する。
【００４５】これにより、チャネルごとに設けているア
ナログ入力端子１1 ，１2 …１n のいずれのアナログ入
力端子のアナログ信号をA/D 変換したデータが最大値又
は最小値であるかを容易に認識できる。従来は、変換結
果レジスタ３のデータを、選択したチャネルごとに読出
しては比較し、その内の最大値のデータを求めていたの
で、そのような比較のための演算を繰り返すデータ処理
をする必要があり、最大値のデータを求めるのに長いデ
ータ処理時間を要した。また演算中にA/D 変換した新た
なデータが変換結果レジスタ３に格納されることがあ
り、実時間での最大値のデータを求めるデータ処理が困
難であったが、本発明によれば変換結果レジスタ４のデ
ータとチャネルレジスタ９のチャネルデータとを単に読
出せば、その時点での最大値のデータと、そのデータが
どのチャネルのアナログ信号によるものであるかを直ち
に認識でき、最大値又は最小値のデータに基づき機器の
動作の制御を短時間に開始できる。更に変換結果レジス
タ３は各チャネルに対し共用するので、変換結果レジス
タの数を最小限になし得て、回路を簡素にできアナログ
／デジタル変換器の小型化が図れる。
【００４６】図６は本発明に係るアナログ／デジタル変
換器の第６実施例の構成を示すブロック図である。アナ
ログ入力端子１に入力されたアナログ信号はA/D 変換部
２へ入力される。A/D 変換部２からA/D 変換を完了した
ときに変換完了信号20が出力される。A/D 変換部２から
出力される変換結果のデータＡは１つのデータを格納す
る変換結果レジスタ３へ入力される。変換結果レジスタ
３のデータは比較器５の一入力端子5aへ入力され、また
開閉回路６を介して１つのデータを格納する変換結果レ
ジスタ４へ入力される。変換結果レジスタ４のデータは
比較器５の他入力端子5bへ入力され、比較器５の出力Ｃ
は開閉信号として開閉回路６へ与えられ、また割込み信
号21として出力される。
【００４７】次にこのアナログ／デジタル変換器の動作
を説明する。アナログ入力端子１にアナログ信号が入力
されるとA/D 変換部２はアナログ信号をA/D 変換し、変
換したデータＡを変換結果レジスタ３に格納するととも
に、比較器５の一入力端子5aへ入力する。そしてA/D 変
換を完了したときにA/D 変換部２から変換完了信号20を
出力する。比較器５の他入力端子5bには、いままでの最
大値のデータを格納している変換結果レジスタ４のデー
タＢが入力される。
【００４８】比較器５はデータＡとデータＢとを大小比
較し、その比較結果がＡ＞Ｂの場合は比較器５の出力が
“１”になり、割込み信号21を出力し、開閉回路６を閉
路する。これにより変換結果レジスタ３のデータを変換
結果レジスタ４に格納する。また比較結果がＡ≦Ｂの場
合は比較器５の出力が“０”になり開閉回路６を開路す
る。それにより変換結果レジスタ３のデータを変換結果
レジスタ４に格納せず、Ａ＞Ｂの場合に変換結果レジス
タ４のデータを更新することになる。
【００４９】ところで、A/D 変換したデータから最大値
のデータを求めるデータ処理をする場合、A/D 変換が完
了したことを示す変換完了信号を用いて、A/D 変換した
データを読出してデータ処理をすることがある。この場
合、従来ではA/D 変換が完了すると、A/D 変換したデー
タとは無関係に、A/D 変換が完了する都度、変換完了信
号を発生させ、その変換完了信号が発生するごとにA/D
変換したデータを読出して演算し、その演算結果により
最大値のデータを求めるデータ処理をしていた。そのた
め、A/D 変換したデータが所定値に達するまで、データ
処理をする必要がない場合でも、変換したデータの内容
が判らないので、常にA/D 変換したデータを調べる必要
があった。
【００５０】しかし本発明は、A/D 変換したデータをA/
D 変換が完了する都度発生する変換完了信号20と、A/D
変換した、いままでの最大値のデータを格納している変
換結果レジスタ４のデータと、A/D 変換した最新のデー
タとを大小比較した比較器５の出力Ｃを割込み信号21と
して出力し得るようにした。A/D 変換が完了するごとに
A/D 変換したデータの内容を調べる必要がある場合は、
変換完了信号20を用いて、例えば割込処理等で従来通
り、最大値のデータを求めるデータ処理が可能となる。
【００５１】また割込み信号21を用いることにより、例
えば新しくA/D 変換したデータが、いままでのA/D 変換
したデータより大であることを認識できる。そのため、
A/D変換したデータの最大値のデータを求めるデータ処
理を、A/D 変換が完了する都度することなく、A/D 変換
したデータが所定の大きさになったときに、本来の機器
の動作の制御を開始することができるので、A/D 変換し
たデータを調べて最大値のデータを求めるデータ処理を
し続ける必要がない。そして割込み信号21が得られたと
きに、格納している最大値のデータに基づき機器の動作
の制御を短時間に開始できる。なお、変換結果レジスタ
４には前述したように最小値のデータも格納できる。ま
た、変換完了信号20及び比較器５の出力Ｃたる割込み信
号21は、適宜選択して用いることができる。
【００５２】図７は本発明に係るアナログ／デジタル変
換器の第７実施例の構成を示すブロック図である。変換
値設定レジスタ11を設けており、この変換値設定レジス
タ11のデータは比較器５の他入力端子5bへ入力される。
変換値設定レジスタ11には、例えばアナログ信号が所定
値以上になると、機器の動作を制御するという目的で予
め所定値を設定する。それ以外の構成は図６に示したア
ナログ／デジタル変換器の構成と同様であり、同一構成
部分には同一符号を付している。
【００５３】次にこのアナログ／デジタル変換器の動作
を説明する。アナログ入力端子１へ入力されたアナログ
信号はA/D 変換部２によりA/D 変換される。A/D 変換さ
れたデータは変換結果レジスタ３へ格納され、そのデー
タＡは比較器５の一入力端子5aへ入力される。比較器５
はデータＡと、変換値設定レジスタ11に予め設定してい
る所定値のデータＢとを大小比較し、その比較結果がＡ
＞Ｂである場合、比較器５の出力が“１”となり開閉回
路６が閉路され、変換結果レジスタ３のデータを変換結
果レジスタ４へ格納する。また比較結果がＡ≦Ｂの場
合、比較器５の出力は“０”になり開閉回路６が開路
し、変換結果レジスタ３のデータを変換結果レジスタ４
に格納しない。
【００５４】このように変換値設定レジスタ11のデータ
Ｂより、A/D 変換したデータＡが大きい場合にのみ、変
換結果レジスタ３のデータを、変換結果レジスタ４へ格
納する。本発明はこのようにしたので、予め設定した値
と、アナログ信号との大, 小関係を判別してA/D 変換し
たデータを変換結果レジスタ４に格納できる。そのた
め、A/D 変換する都度、A/D 変換したデータを調べる必
要がなく、データを調べる基準データを定めて、A/D 変
換したデータが基準データに達したときにのみ、機器の
動作の制御を開始することができる。
【００５５】図８は本発明に係るアナログ／デジタル変
換器における比較器の他の実施例の構成を示すブロック
図である。比較器５の一入力端子5aには変換結果レジス
タ３のデータＡが入力され、他入力端子5bには変換結果
レジスタ４あるいは変換値設定レジスタ11のデータＢが
入力される。比較器５には比較切換えレジスタ12のデー
タが与えられる。比較器５から出力Ｃが得られる。比較
切換えレジスタ12のデータは図示しないCPU 又はハード
ウェアにより設定される。比較切換えレジスタ12のデー
タにより、比較器５がデータＡとデータＢとを大小比較
する比較動作を切換え得るようにする。例えば、比較切
換えレジスタ12のデータを“０”にすると、Ａ＞Ｂのと
きのみ出力Ｃが“１”になり、比較切換えレジスタ12の
データを“１”にするとＡ≦Ｂのときのみ出力Ｃが
“１”になるようにする。また比較動作を行わないよう
にする。
【００５６】このようにすると、比較器５の出力Ｃのデ
ータを格納する変換結果レジスタ４には、いままでA/D
変換したデータの最大値又は最小値いずれかのデータを
適宜に格納することができ、アナログ入力信号がどのよ
うな値になった場合に、機器の動作をどのように制御す
るかを、不要なデータ処理時間を要せずに、目的とする
機器の動作の制御を短時間に開始し得る。またA/D 変換
したデータの最大値,最小値を選択的に用いられるの
で、変換結果レジスタ４に格納されたデータの意味付け
も広がり、多様なデータ処理を実現できる。
【００５７】図９は本発明に係るアナログ／デジタル変
換器における比較器の更に他の実施例の構成を示すブロ
ック図である。比較器５の一入力端子5aには変換結果レ
ジスタ３のデータＡが入力され、他入力端子5bには変換
結果レジスタ４のデータあるいは変換値設定レジスタ11
のデータＢが入力される。チャネルセレクタ７から出力
されるチャネル選択信号は、多チャネルのアナログ信号
のチャネルに対応した記憶領域Ｍ0 …Ｍn-1 ，Ｍn を有
する比較切換えレジスタ12へ記憶領域の選択信号として
与えられる。比較器５には、比較切換えレジスタ12のデ
ータが与えられる。チャネルセレクタ７のデータは図示
しないCPU により設定される。比較切換えレジスタ12の
データにより比較器５がデータＡとデータＢとを大小比
較する比較動作を切換え得るようにする。
【００５８】例えば、比較切換えレジスタ12の記憶領域
Ｍ0 のデータを“０”にするとＡ＞Ｂのときのみ出力Ｃ
が“１”になり、記憶領域Ｍ0 のデータを“１”にする
とＡ≦Ｂのときのみ出力Ｃが“１”になるようにする。
或いは、比較動作を行わないようにする。更に、複数の
チャネルに対して夫々比較動作を切換えるデータを設定
できるようにする。複数チャネルからなるアナログ信号
は、チャネルセレクタ７により選択され、選択されたア
ナログ信号をA/D 変換部２でA/D 変換する。このとき、
チャネルを選択するチャネルセレクタ７のデータは、比
較切換えレジスタ12に与えられるので、選択しているチ
ャネルに対応して比較器５の比較動作を比較切換えレジ
スタ12のデータにより行わせることができる。
【００５９】これにより、複数チャネルのアナログ信号
の夫々に対して、いままでA/D 変換したデータの最大値
又は最小値を、選択的に判別できるため、チャネルに対
応したアナログ信号の性質に合わせて変換結果に対応で
きる。そして多様なアナログ信号のデータ処理をアナロ
グ／デジタル変換した結果に対し必要なときに実行で
き、不要な処理を除くことができる。
【００６０】図10は本発明に係るアナログ／デジタル変
換器の第８実施例の構成を示すブロック図である。アナ
ログ信号端子１に入力されたアナログ信号はA/D 変換部
２へ入力される。A/D 変換部２から出力される変換完了
信号20はカウンタ15へカウント対象として入力され、A/
D 変換されたデータは変換結果レジスタ３へ入力され
る。変換結果レジスタ３のデータＡは比較器５の一入力
端子5aへ入力され、また開閉回路６を介して変換結果レ
ジスタ４へ入力される。変換結果レジスタ４のデータＢ
は比較器５の他入力端子5bへ入力される。比較器５の出
力Ｃは、OR回路14の一入力端子14a へ入力され、またク
リア信号としてカウンタ15へ入力される。カウンタ15が
変換完了信号20をカウントし所定値をカウントしたとき
に出力される信号22はOR回路14の他入力端子14b へ入力
される。OR回路14の出力は開閉信号として開閉回路６へ
与えられる。
【００６１】このアナログ／デジタル変換器は例えばア
ナログ信号が大きくなる方向に変化する場合において、
その時の最大値を変換結果レジスタ４に格納している場
合、一時的にアナログ信号が最大値になり、しばらくし
てアナログ信号がその最大値未満で定常状態になった場
合には、その定常状態においてA/D 変換したデータを変
換結果レジスタ４に格納するようにしている。そして、
アナログ信号が逐次変化している場合と、定常状態の場
合とのいずれの場合でもアナログ信号の現在値を認識で
きるようにしている。
【００６２】次にこのアナログ／デジタル変換器の動作
を説明する。アナログ入力端子１へ入力されたアナログ
信号はA/D 変換部２でA/D 変換され、A/D 変換されたデ
ータは変換結果レジスタ３へ格納される。変換結果レジ
スタ３のデータＡと、変換結果レジスタ４のデータＢと
が夫々比較器５へ入力されて大小比較する。ここで、例
えばデータＡ, データＢがＡ＞Ｂの場合のみ比較器５の
出力Ｃを“１”になるようにすると、出力Ｃが“１”の
ときには開閉回路６が閉路し、変換結果レジスタ３のデ
ータを変換結果レジスタ４に格納し、カウンタ15のカウ
ント値をクリアする。これにより変換結果レジスタ４に
は、いままでA/D 変換したデータの最大値を格納でき
る。
【００６３】一方、アナログ信号が、ある時点で最大と
なり、しばらくして最大値未満で定常状態となる場合に
対応して、予めカウンタ15に設定しておいたカウント数
だけA/D 変換を実行しても、比較器５の出力Ｃが“１”
にならない場合、カウンタ15からカウントを完了したこ
とを示す信号22が“１”になったとき開閉回路６を閉路
させ、変換結果レジスタ３のデータを変換結果レジスタ
４へ格納する。即ち、所定回数だけA/D 変換しても例え
ば連続してＡ≦Ｂであれば、アナログ信号が定常状態で
あるとして、そのA/D 変換したデータを変換結果レジス
タ４へ格納する。また、最大値を変換結果レジスタ４へ
格納後、所定回数A/D 変換した値が定常状態でなく、そ
の最大値以下であるときも同様である。
【００６４】このとき、カウンタ15には適宜回数の値を
設定でき、また設定した回数の数値のカウントを完了
し、信号22が“１”になった後は、再び設定した回数の
カウントを開始する。更にカウンタ15は、比較結果が例
えばＡ＞Ｂとなり、その出力Ｃが“１”になったとき、
この出力Ｃがカウンタ15のクリア信号として機能し、新
たなアナログ信号が変換結果レジスタ４のデータよりも
大きい値であればカウンタ15のカウント値が初期化され
てカウント動作を継続する。
【００６５】なお、カウント値の初期化は比較結果がＡ
＞Ｂのときのみ、出力Ｃが“１”になるときでも、Ａ＜
Ｂのときのみ出力Ｃが“１”になるときのいずれであっ
てもよい。アナログ信号が定常状態にならず、例えば、
次第に大きくなる方向に変化し最大値まで一旦達した後
に、小さくなる方向に変化した場合でも、カウンタ15に
設定した値にあったとき、変換結果レジスタ４にA/D 変
換したデータを格納できる。
【００６６】また、カウンタ15は変換完了信号20をカウ
ントせず、所定期間でクロックをカウントして、所定値
をカウントしたときに、変換結果レジスタ３のデータを
変換結果レジスタ４へ入力することもできる。このよう
にすれば、アナログ信号が増大又は減少する方向にある
ときには、逐次その方向の大きい値のみを捉え、所定時
点からアナログ信号が変化する方向が反転した状態、あ
るいは定常状態になった場合は、設定した期間後に、そ
のアナログ信号の大きさを調べることができる。そのた
め、従来ではA/D 変換を完了するごとに毎回、A/D 設定
したデータを読出し、そのデータが前のデータとどのよ
うに変化したかを演算しては、アナログ信号の状態を捉
えて、それによって機器の動作の制御を開始させていた
が、本発明によれば変換結果レジスタ４のデータが意味
づけされているので、機器の動作の制御を短時間に開始
させることができる。
【００６７】なお、カウンタ15の出力22をOR回路14へ入
力せず、割込み信号等に用いると、変換結果レジスタ４
のデータが保持され、変換結果レジスタ３のデータを読
み出すことにより、A/D 変換した最新のデータを認識で
きる。
【００６８】図11は本発明に係るアナログ／デジタル変
換器の第９実施例の構成を示すブロック図である。複数
チャネルのアナログ信号が各別入力されるアナログ入力
端子１0 ，１1 …１n に入力されたアナログ信号は開閉
回路８0 ，８1 …８n を介してA/D 変換部２へ入力され
る。A/D 変換部２から出力されるA/D 変換したデータＡ
は記憶領域Ｍ0 ，Ｍ1 …Ｍn を有する変換結果レジスタ
３へ入力される。変換結果レジスタ３のデータＡは比較
器５の一入力端子5aへ入力され、開閉回路６を介して変
換結果レジスタ４へ入力される。変換結果レジスタ４の
データは比較器５の他入力端子5bへ入力される。比較器
５の出力Ｃは開閉信号として開閉回路６へ与えられる。
【００６９】チャネルセレクタ７から出力されるチャネ
ル選択信号は、開閉回路８0 ，８1…８n 、変換結果レ
ジスタ３及び比較切換えレジスタ12へ与えられる。比較
切換えレジスタ12はチャネルに対応させた記憶領域Ｍ
0 ，Ｍ1 …Ｍn を有している。比較切換えレジスタ12に
より、各アナログ入力端子１0 ，１1 …１n に対応して
比較器５の比較動作を切換えるデータが格納される。デ
ータＡ, データＢを比較した場合、Ａ＞Ｂのとき、比較
器５の出力Ｃが“１”に、Ａ＜Ｂのとき、比較器５の出
力Ｃが“１”に、あるいは比較動作を行わない状態とに
比較動作を切換えられるようになっている。
【００７０】次にこのアナログ／デジタル変換器の動作
を説明する。チャネルセレクタ７から例えばチャネルch
1 を選択するチャネル選択信号を出力すると、開閉回路
８1が選択されて閉路し、また変換結果レジスタ３及び
比較切換えレジスタ12の記憶領域Ｍ1 が選択される。ま
た変換結果レジスタ４のデータＢが比較器５の他入力端
子5bへ入力される。そしてアナログ入力端子１1 に入力
されたアナログ信号をA/D 変換部２によりA/D 変換し、
A/D 変換したデータＡを変換結果レジスタ３の記憶領域
Ｍ1 に格納するとともに、比較器５の一入力端子5aへ入
力する。
【００７１】ここで比較切換えレジスタ12の記憶領域Ｍ
1 に、Ａ＞Ｂのとき比較器５の出力Ｃが“１”になるデ
ータを格納していれば、比較器５によりデータＡとデー
タＢとを大小比較し、比較結果がＡ＞Ｂである場合は、
比較器５の出力Ｃが“１”になり、開閉回路６が閉路
し、変換結果レジスタ４には変換結果レジスタ３の記憶
領域Ｍ1 のデータを格納し、変換結果レジスタ４のデー
タをより大きい値に更新する。反対に比較切換えレジス
タ12の記憶領域Ｍ1 に、Ａ＜Ｂのとき比較器５の出力が
“１”になるデータを格納していれば、比較結果がＡ＜
Ｂである場合は比較器５の出力が“１”になり開閉回路
６が閉路し、変換結果レジスタ４には変換結果レジスタ
３の記憶領域Ｍ1 のデータが格納され、より小さいデー
タに更新される。あるいは比較切換えレジスタ12に比較
動作を行わないデータを格納していれば変換結果レジス
タ４のデータを更新しない。このような動作は、他のチ
ャネルのアナログ信号についても同様に行われる。
【００７２】これにより、複数チャネルのアナログ信号
の内、最大のアナログ信号又は最小のアナログ信号を調
べるチャネルの選択が可能となり、あるいはデータを大
小比較しないチャネルの選択も可能になり、各チャネル
のアナログ信号の性質にしたがって、チャネル間のアナ
ログ信号の関係も容易に認識できる。
【００７３】図12は本発明に係るアナログ／デジタル変
換器の第10実施例の構成を示すブロック図である。変換
結果レジスタ４はチャネルch0 ，ch1 …chn に対応した
記憶領域Ｍ0 ，Ｍ1 …Ｍn を有している。それ以外の構
成は図11に示したアナログ／デジタル変換器の構成と同
様となっており、同一構成部分には同一符号を付してい
る。
【００７４】次にこのアナログ／デジタル変換器の動作
を説明する。このアナログ／デジタル変換器は図11に示
したアナログ／デジタル変換器と同様の動作をする。そ
して、比較器５の出力Ｃが“１”になると、変換結果レ
ジスタ３の記憶領域のデータが、その記憶領域と対応す
る変換結果レジスタ４の記憶領域に格納する。これによ
り、各チャネルのアナログ信号ごとに、そのチャネルに
おけるA/D 変換したデータの最大値又は最小値を格納す
ることができる。そして、チャネル単位にデータの最大
値又は最小値にするかの比較動作の切換えは、比較切換
えレジスタ12の各記憶領域Ｍ0 ，Ｍ1 …Ｍn のデータに
より行うことができる。このようなデータの設定はソフ
トウェア又はハードウェアにより行ない得る。そして、
各チャネルを独立してアナログ信号の変化を調べる必要
がある場合には有効である。
【００７５】図13は本発明に係るアナログ／デジタル変
換器の第11実施例の構成を示すブロック図である。アナ
ログ信号端子１に入力されたアナログ信号はA/D 変換部
２へ入力され、A/D 変換されたデータは変換結果レジス
タ３へ入力される。変換結果レジスタ３のデータは比較
器５の一入力端子5aへ入力され、また開閉回路６を介し
て変換結果レジスタ４へ入力される。変換結果レジスタ
４のデータは比較器５の他入力端子5bへ入力される。カ
ウンタ17の出力23はOR回路16の一入力端子16a へ入力さ
れ、他入力端子16b には例えば外部からのリセット信号
RST が入力される。OR回路16の出力25は変換結果レジス
タ４へ与えられる。
【００７６】次にこのアナログ／デジタル変換器の動作
を説明する。アナログ信号端子１に入力されたアナログ
信号はA/D 変換部２でA/D 変換され変換結果レジスタ３
へ格納される。前述したように変換結果レジスタ３のデ
ータＡと、変換結果レジスタ４のデータＢとを比較器５
で大小比較し、例えばＡ＞Ｂのときのみ比較器５の出力
Ｃが“１”となり、開閉回路６が閉路して変換結果レジ
スタ３のデータを変換結果レジスタ４へ格納する。これ
により変換結果レジスタ４には、いままでA/D 変換した
内の最大値のデータが格納される。
【００７７】ところで、このアナログ／デジタル変換器
は、変換結果レジスタ４に格納された最大値のデータ
が、どの時点からA/D 変換した期間のものかを判別する
ために変換結果レジスタ４のデータをクリアするように
している。いま、カウンタ17が、それに予め設定された
数値だけカウントすると、カウンタ17の出力信号23が
“１”となり、OR回路16の出力25が“１”になって変換
結果レジスタ４のデータをクリアする。
【００７８】このようにカウンタ17を用いれば所定期間
ごとに変換結果レジスタ４のデータがクリアされて、変
換結果レジスタ４には、設定された期間内でのデータの
最大値を格納できる。なお、カウンタ17に設定する所定
値を適宜に設定できるようにしてもよく、固定するよう
にしてもよい。またリセット信号RST を使用する場合
は、外部から信号を入力して変換結果レジスタ４のデー
タをクリアし、その時点からのA/D 変換したデータの最
大値を変換結果レジスタ４に格納できる。このリセット
信号はソフトウェアで発生させても、その発生時点から
のA/D 変換結果のデータの最大値を認識できる。
【００７９】なお、前述したように比較動作を変更すれ
ば、変換結果レジスタ４にデータの最小値を格納でき
る。このようにすれば、どの時点からA/D 変換したデー
タの最大値又は最小値を認識できる。そして現状のアナ
ログ信号に対して機器の動作の制御を微細に対応し得
る。なお、このような機能は前述した各実施例にも同様
に適用できる。
【００８０】
【発明の効果】以上詳述したように本発明によれば、ア
ナログ信号をアナログ／デジタル変換したデータを格納
する第１レジスタと、該第１レジスタのデータが開閉手
段を介して入力される第２レジスタと、第１レジスタ及
び第２レジスタのデータを大小比較する比較器とを備え
て、比較器の比較結果に関連して第１レジスタのデータ
を第２レジスタに格納するようにしたので、第２レジス
タにはアナログ／デジタル変換したデータの最大値又は
最小値である意味付けしたデータを格納できる。そのた
め、アナログ信号に関連して機器の動作を制御する場
合、第２レジスタのデータに基づいて機器の動作の制御
を短時間に実行できる。またアナログ／デジタル変換し
たデータの最大値又は最小値を求めるデータ処理をCPU
により行う必要がないのでCPU の負荷を低減できる等の
優れた効果を奏する。
【００８１】そして第１発明では、アナログ信号をアナ
ログ／デジタル変換したデータの最大値又は最小値を第
２レジスタに簡単な構成により格納できる。第２発明で
は、多チャネルのアナログ信号をアナログ／デジタル変
換した全チャネルのデータ内の最大値又は最小値を、第
２レジスタに格納できる。第３発明では、多チャネルの
アナログ信号をアナログ／デジタル変換したデータの最
大値又は最小値のデータを、チャネルごとに第２レジス
タに格納できる。
【００８２】第４発明では、多チャネルのアナログ信号
をアナログ／デジタル変換したデータの最大値又は最小
値のデータを第２レジスタに格納でき、格納したデータ
に対応するチャネルのデータを第３レジスタに格納でき
る。第５発明では、多チャネルのアナログ信号をアナロ
グ／デジタル変換したデータの最大値又は最小値のデー
タを第２レジスタに格納でき、格納したデータのチャネ
ルのデータを第３レジスタに格納でき、第１レジスタを
各チャネルに共用したので小型化が図れる。
【００８３】第６発明では、アナログ／デジタル変換を
完了したことを示す変換完了信号、及び第１レジスタの
データを第２レジスタに格納した場合に割込み信号を出
力できる。第７発明では、第１レジスタのデータと比較
する基準データを設定できる。また、その基準データを
変更できる。第８発明では、比較器の比較動作を切換え
できる。第９発明では、比較器の比較動作をチャネルご
とに切換えできる。
【００８４】第10発明では、アナログ信号が増大又は減
少する方向にあるときには、逐次その方向の大きい値の
みを捉え、アナログ信号が変化する方向が反転した状態
あるいは定常状態になった場合は、そのアナログ信号を
アナログ／デジタル変換したデータを第２レジスタに格
納できる。第11発明では、複数チャネルのアナログ信号
の内の最大のアナログ信号、最小のアナログ信号のチャ
ネル又は比較を行わないチャネルを選択できる。第12発
明では、各チャネルのアナログ信号ごとに、そのチャネ
ルにおけるアナログ／デジタル変換したデータの最大値
又は最小値を第２レジスタに格納できる。
【図面の簡単な説明】
【図１】 本発明に係るアナログ／デジタル変換器の第
１実施例の構成を示すブロック図である。
【図２】 本発明に係るアナログ／デジタル変換器の第
２実施例の構成を示すブロック図である。
【図３】 本発明に係るアナログ／デジタル変換器の第
３実施例の構成を示すブロック図である。
【図４】 本発明に係るアナログ／デジタル変換器の第
４実施例の構成を示すブロック図である。
【図５】 本発明に係るアナログ／デジタル変換器の第
５実施例の構成を示すブロック図である。
【図６】 本発明に係るアナログ／デジタル変換器の第
６実施例の構成を示すブロック図である。
【図７】 本発明に係るアナログ／デジタル変換器の第
７実施例の構成を示すブロック図である。
【図８】 本発明に係るアナログ／デジタル変換器の比
較器の他の実施例の構成を示すブロック図である。
【図９】 本発明に係るアナログ／デジタル変換器の比
較器の更に他の実施例の構成を示すブロック図である。
【図１０】 本発明に係るアナログ／デジタル変換器の
第８実施例の構成を示すブロック図である。
【図１１】 本発明に係るアナログ／デジタル変換器の
第９実施例の構成を示すブロック図である。
【図１２】 本発明に係るアナログ／デジタル変換器の
第10実施例の構成を示すブロック図である。
【図１３】 本発明に係るアナログ／デジタル変換器の
第11実施例の構成を示すブロック図である。
【図１４】 従来のアナログ／デジタル変換器の構成を
示すブロック図である。
【符号の説明】
１ アナログ入力端子、２ アナログ／デジタル変換
部、３，４ 変換結果レジスタ、５ 比較器、６ 開閉
回路、７ チャネルセレクタ、９ チャネルレジスタ、
11 変換値設定レジスタ、12 比較切換えレジスタ、1
5, 17 カウンタ、Ｍ0 ，Ｍ1 …Ｍn 記憶領域。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 アナログ信号をアナログ／デジタル変換
    部によりアナログ／デジタル変換し、変換したデータを
    第１レジスタに格納するアナログ／デジタル変換器にお
    いて、前記第１レジスタのデータが開閉手段を介して入
    力される第２レジスタと、第１レジスタ及び第２レジス
    タのデータを大小比較する比較器とを備え、該比較器の
    比較結果に関連して前記開閉手段を開閉すべく構成して
    あることを特徴とするアナログ／デジタル変換器。
  2. 【請求項２】 多チャネルのアナログ信号をアナログ／
    デジタル変換部によりアナログ／デジタル変換するアナ
    ログ／デジタル変換器において、前記アナログ／デジタ
    ル変換部へ入力すべきアナログ信号をチャネルごとに入
    断する第１開閉手段と、チャネルに対応させた記憶領域
    を有しアナログ／デジタル変換したデータが入力される
    第１レジスタと、該第１レジスタのデータが第２開閉手
    段を介して入力される第２レジスタと、第１レジスタ及
    び第２レジスタのデータを大小比較する比較器と、チャ
    ネルを選択し選択したチャネルに対応する前記第１開閉
    手段及び前記第１レジスタの記憶領域を選択するセレク
    タとを備え、前記比較器の出力に関連して前記開閉手段
    を開閉し、第２レジスタにアナログ／デジタル変換した
    全チャネルのデータの最大値又は最小値を格納すべく構
    成してあることを特徴とするアナログ／デジタル変換
    器。
  3. 【請求項３】 多チャネルのアナログ信号をアナログ／
    デジタル変換部によりアナログ／デジタル変換するアナ
    ログ／デジタル変換器において、前記アナログ／デジタ
    ル変換部へ入力されるアナログ信号をチャネルごとに入
    断する第１開閉手段と、チャネルに対応させた記憶領域
    を有し、アナログ／デジタル変換したデータが入力され
    る第１レジスタと、該第１レジスタのデータが第２開閉
    手段を介して入力され、チャネルに対応させた記憶領域
    を有する第２レジスタと、第１レジスタ及び第２レジス
    タのデータを大小比較する比較器と、チャネルを選択し
    前記第１開閉手段、第１レジスタ及び第２レジスタの記
    憶領域を選択するセレクタとを備え、前記比較器の出力
    に関連して前記第２開閉手段を開閉し、第２レジスタの
    選択した記憶領域に、第１レジスタの選択した記憶領域
    のデータの最大値又は最小値を格納すべく構成してある
    ことを特徴とするアナログ／デジタル変換器。
  4. 【請求項４】 多チャネルのアナログ信号をアナログ／
    デジタル変換部によりアナログ／デジタル変換するアナ
    ログ／デジタル変換器において、前記アナログ／デジタ
    ル変換部へ入力される前記アナログ信号をチャネルごと
    に入断する第１開閉手段と、チャネルに対応させた記憶
    領域を有しアナログ／デジタル変換したデータが入力さ
    れる第１レジスタと、該第１レジスタのデータが第２開
    閉手段を介して入力される第２レジスタと、第１レジス
    タ及び第２レジスタのデータを大小比較する比較器と、
    チャネルを選択し第１開閉手段及び第１レジスタの記憶
    領域を選択するセレクタと、該セレクタが選択したチャ
    ネルのデータが第３開閉手段を介して入力される第３レ
    ジスタとを備え、前記比較器の出力に関連して前記第２
    及び第３開閉手段を開閉し、第１レジスタの選択した記
    憶領域のデータを第２レジスタに格納し、第２レジスタ
    に格納したデータに対応するチャネルのデータを第３レ
    ジスタに格納すべく構成してあることを特徴とするアナ
    ログ／デジタル変換器。
  5. 【請求項５】 多チャネルのアナログ信号をアナログ／
    デジタル変換部によりアナログ／デジタル変換するアナ
    ログ／デジタル変換器において、前記アナログ／デジタ
    ル変換部へ入力されるアナログ信号をチャネルごとに入
    断する第１開閉手段と、アナログ／デジタル変換したデ
    ータが入力される第１レジスタと、該第１レジスタのデ
    ータが第２開閉手段を介して入力される第２レジスタ
    と、第１レジスタ及び第２レジスタのデータを大小比較
    する比較器と、チャネルを選択し第１開閉手段を選択す
    るセレクタと、セレクタが選択したチャネルのデータが
    第３開閉手段を介して入力される第３レジスタとを備
    え、前記比較器の出力に関連して前記第２及び第３開閉
    手段を開閉し、第１レジスタのデータを第２レジスタに
    格納し、第２レジスタに格納したデータに対応するチャ
    ネルのデータを第３レジスタに格納すべく構成してある
    ことを特徴とするアナログ／デジタル変換器。
  6. 【請求項６】 アナログ／デジタル変換を完了した場合
    に、アナログ／デジタル変換部から信号を出力し、比較
    器から出力される信号により、第１レジスタのデータを
    第２レジスタへ入力するときに、当該信号を外部へ出力
    すべく構成してある請求項１、請求項２、請求項３、請
    求項４又は請求項５のいずれかに記載のアナログ／デジ
    タル変換器。
  7. 【請求項７】 アナログ信号をアナログ／デジタル変換
    部によりアナログ／デジタル変換し、変換したデータを
    第１レジスタに格納するアナログ／デジタル変換器にお
    いて、前記第１レジスタのデータが開閉手段を介して入
    力される第２レジスタと、第１レジスタのデータと比較
    すべき基準データを格納する第４レジスタと、第１レジ
    スタのデータ及び第４レジスタのデータを大小比較する
    比較器とを備え、前記基準データを変更可能になしてあ
    ることを特徴とするアナログ／デジタル変換器。
  8. 【請求項８】 アナログ信号をアナログ／デジタル変換
    したデータと所定データとを比較する比較器を備えてい
    るアナログ／デジタル変換器において、前記比較器に、
    比較動作を切換えるデータを格納する第５レジスタを備
    えていることを特徴とするアナログ／デジタル変換器。
  9. 【請求項９】 多チャネルのアナログ信号をアナログ／
    デジタル変換したデータと、所定データとを比較する比
    較器を備えているアナログ／デジタル変換器において、
    前記比較器に、チャネルに対応した記憶領域を有してお
    り、該記憶領域に、比較器の比較動作を切換えるデータ
    を格納する第５レジスタと、チャネルを選択して前記記
    憶領域を選択するセレクタとを備え、比較器を、最大値
    又は最小値を得る比較動作あるいは比較を行わない比較
    動作になし得る構成にしてあることを特徴とするアナロ
    グ／デジタル変換器。
  10. 【請求項１０】 アナログ信号をアナログ／デジタル変
    換部によりアナログ／デジタル変換し、変換したデータ
    を第１レジスタに格納するアナログ／デジタル変換器に
    おいて、前記アナログ／デジタル変換部から、アナログ
    ／デジタル変換が完了する都度出力される変換完了信号
    をカウントするカウンタと、前記第１レジスタのデータ
    が開閉手段を介して入力される第２レジスタと、第１レ
    ジスタのデータ及び第２レジスタのデータを大小比較す
    る比較器とを備え、カウンタが所定値をカウントしたと
    き、又は前記比較器の出力に関連して前記開閉手段を開
    閉すべく構成してあることを特徴とするアナログ／デジ
    タル変換器。
  11. 【請求項１１】 多チャネルのアナログ信号をアナログ
    ／デジタル変換部によりアナログ／デジタル変換するア
    ナログ／デジタル変換器において、前記アナログ／デジ
    タル変換部へ入力すべきアナログ信号をチャネルごとに
    入断する第１開閉手段と、チャネルに対応させた記憶領
    域を有しアナログ／デジタル変換したデータが入力され
    る第１レジスタと、該第１レジスタのデータが第２開閉
    手段を介して入力される第２レジスタと、第１レジスタ
    及び第２レジスタのデータを大小比較する比較器と、チ
    ャネルに対応した記憶領域を有し、比較器の比較動作を
    切換えるデータを格納する第５レジスタと、チャネルを
    選択し、選択したチャネルのデータにより第１開閉手
    段、第１レジスタ及び第５レジスタの記憶領域を選択す
    るセレクタとを備え、各チャネルごとに比較器が最大値
    又は最小値を得る比較動作、あるいは比較を行わない比
    較動作になし得る構成にしてあることを特徴とするアナ
    ログ／デジタル変換器。
  12. 【請求項１２】 多チャネルのアナログ信号をアナログ
    ／デジタル変換部によりアナログ／デジタル変換するア
    ナログ／デジタル変換器において、前記アナログ／デジ
    タル変換部へ入力すべきアナログ信号をチャネルごとに
    入断する第１開閉手段と、チャネルに対応させた記憶領
    域を有し、アナログ／デジタル変換したデータが入力さ
    れる第１レジスタと、該第１レジスタのデータが第２開
    閉手段を介して入力され、チャネルに対応する記憶領域
    を有する第２レジスタと、第１レジスタ及び第２レジス
    タのデータを大小比較する比較器と、比較器の比較動作
    を切換えるデータを格納する第５レジスタと、チャネル
    を選択し、選択したチャネルのデータにより第１開閉手
    段、第１レジスタ及び第５レジスタの記憶領域を選択す
    るセレクタとを備え、各チャネルごとに比較器が最大値
    又は最小値を得る比較動作、あるいは比較を行わない比
    較動作になし得、比較結果のデータをチャネルごとに第
    ２レジスタの記憶領域に格納すべく構成してあることを
    特徴とするアナログ／デジタル変換器。
  13. 【請求項１３】 第２レジスタをリセットするリセット
    信号を入力すべくなしてある請求項１，請求項２，請求
    項３，請求項４，請求項５，請求項７，請求項10, 請求
    項11又は請求項12のいずれかに記載のアナログ／デジタ
    ル変換器。
JP6203526A 1994-08-29 1994-08-29 アナログ／デジタル変換器 Pending JPH0870250A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6203526A JPH0870250A (ja) 1994-08-29 1994-08-29 アナログ／デジタル変換器
US08/516,076 US5691719A (en) 1994-08-29 1995-08-17 Analog/digital converter capable of defining and storing A/D converted data
DE19531036A DE19531036C2 (de) 1994-08-29 1995-08-23 Analog/Digital-Wandler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6203526A JPH0870250A (ja) 1994-08-29 1994-08-29 アナログ／デジタル変換器

Publications (1)

Publication Number Publication Date
JPH0870250A true JPH0870250A (ja) 1996-03-12

Family

ID=16475618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6203526A Pending JPH0870250A (ja) 1994-08-29 1994-08-29 アナログ／デジタル変換器

Country Status (3)

Country Link
US (1) US5691719A (ja)
JP (1) JPH0870250A (ja)
DE (1) DE19531036C2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11341447A (ja) * 1998-05-27 1999-12-10 Mitsubishi Electric Corp データスライス装置及びデータスライス方法
US6108723A (en) * 1998-07-20 2000-08-22 Hewlett-Packard Company System for implementing hardware automated control of burst mode data transfer over a communication link between devices operating in a block mode
US6823416B1 (en) * 2001-04-18 2004-11-23 Analog Devices, Inc. Method and apparatus for device interface
EP1504530A4 (en) * 2002-04-10 2008-11-05 Systel Dev And Ind Ltd SYSTEM ON A CHIP FOR THE DIGITAL CONTROL OF ELECTRONIC POWER EQUIPMENT
JP2005057374A (ja) * 2003-08-08 2005-03-03 Renesas Technology Corp Ａ／ｄ変換装置およびマイクロコントローラ
JP2005303575A (ja) * 2004-04-09 2005-10-27 Nec Electronics Corp Ａｄ変換装置とａｄ変換方法
JP2005333258A (ja) * 2004-05-18 2005-12-02 Fujitsu Ltd アナログ／デジタル変換装置
TWI337810B (en) * 2007-08-10 2011-02-21 Realtek Semiconductor Corp Look-up table type data weighted average circuit and method of dynamic element matching
JP5578066B2 (ja) * 2010-12-22 2014-08-27 ミツミ電機株式会社 Ａｄ変換方法及びａｄ変換回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231397A (en) * 1984-03-30 1993-07-27 Datajet, Inc. Extreme waveform coding
US4586022A (en) * 1984-12-13 1986-04-29 Tektronix, Inc. Waveform memory circuit
US5291197A (en) * 1988-07-13 1994-03-01 Nec Corporation One-chip data processor with built-in A/D converter for automatically repeating A/D conversions without instructions from a CPU
GB2243734A (en) * 1990-05-04 1991-11-06 Philips Electronic Associated Multichannel tracking A/D conversion
JPH04134269A (ja) * 1990-09-26 1992-05-08 Kikusui Electron Corp グリッチ検出装置

Also Published As

Publication number Publication date
DE19531036A1 (de) 1996-03-07
US5691719A (en) 1997-11-25
DE19531036C2 (de) 1997-12-04

Similar Documents

Publication Publication Date Title
GB2047995A (en) Protective relay system
JPH07253922A (ja) アドレス生成回路
JPH0870250A (ja) アナログ／デジタル変換器
US5345234A (en) Method and apparatus for combining a flash analog to digital converter with digital to analog functions
US4852130A (en) Successive approximation register
JPH04121085A (ja) ディジタルパルス処理装置
US6525573B1 (en) Signal processing architecture
KR100189765B1 (ko) 카운터 디바이스
US5313600A (en) System for controlling the number of data pieces in a queue memory
JPS6167148A (ja) マイクロコンピユ−タ
JPH05135190A (ja) デイジタル・デフアジイフアイヤ回路
JPS61171215A (ja) 帯域制限フイルタ−
KR930001744B1 (ko) 클럭 우선순위 결정회로
RU1829049C (ru) Ассоциативное запоминающее устройство
JP3384213B2 (ja) メモリアクセス装置
JPH10135010A (ja) ディジタル制御可変抵抗回路
JPH07183808A (ja) アナログ／ディジタル変換回路装置
JPH05315973A (ja) 誤り訂正回路
JP2619137B2 (ja) Ａ―ｄ変換装置
JPH07160479A (ja) 除算演算装置
JPH02271720A (ja) アナログデジタル変換回路
JPH1055205A (ja) 制御機器
JP2530916B2 (ja) 演算回路
JPH0622332B2 (ja) 入力回路
JPH05341957A (ja) リングバッファ回路