JPH0872302A - プリントヘッド駆動回路及びプリントヘッド - Google Patents
プリントヘッド駆動回路及びプリントヘッドInfo
- Publication number
- JPH0872302A JPH0872302A JP21374794A JP21374794A JPH0872302A JP H0872302 A JPH0872302 A JP H0872302A JP 21374794 A JP21374794 A JP 21374794A JP 21374794 A JP21374794 A JP 21374794A JP H0872302 A JPH0872302 A JP H0872302A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- bit
- data
- print head
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007639 printing Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- Electronic Switches (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 独立した専用のシフトレジスタを設けること
なく、また、データの特別な加工を行うことなく効率よ
くビット数の異なる多種類のデータを各ラッチに転送す
ることのできるシンプルかつ安価なプリントヘッド駆動
回路を提供する。 【構成】 シフトレジスタ１４がｍビットシフトレジス
タ１４ａとｎビットシフトレジスタ１４ｂとに内部分割
され、切換回路２２によって前記ｍビットシフトレジス
タ１４ａを単独で使用する単独使用モードと、ｍビット
シフトレジスタ１４ａとｎビットシフトレジスタ１４ｂ
とを組合せて使用する複合使用モードとに切り換えられ
る。
なく、また、データの特別な加工を行うことなく効率よ
くビット数の異なる多種類のデータを各ラッチに転送す
ることのできるシンプルかつ安価なプリントヘッド駆動
回路を提供する。 【構成】 シフトレジスタ１４がｍビットシフトレジス
タ１４ａとｎビットシフトレジスタ１４ｂとに内部分割
され、切換回路２２によって前記ｍビットシフトレジス
タ１４ａを単独で使用する単独使用モードと、ｍビット
シフトレジスタ１４ａとｎビットシフトレジスタ１４ｂ
とを組合せて使用する複合使用モードとに切り換えられ
る。
Description
【０００１】
【産業上の利用分野】本発明は、プリンタ、ファクシミ
リ等に用いるプリントヘッド駆動回路の改良に関するも
のである。
リ等に用いるプリントヘッド駆動回路の改良に関するも
のである。
【０００２】
【従来の技術】被印刷物に印字を行う場合、いかに、美
しく見せるかが問題になる。例えば、ＬＥＤプリンタの
ＬＥＤプリントヘッドでは、イメージセンサ等の読取り
手段によって得られたオリジナルのデータ（印字デー
タ）に基づいてＬＥＤの発光タイミングや発光時間、発
光量等を制御して、被印刷物に印刷を行っている。しか
し、複数のＬＥＤ素子をライン状に配列するＬＥＤプリ
ントヘッドは各ＬＥＤ素子の発光量のばらつきによっ
て、前述のような印字データに基づく発光時間、発光量
の制御を行った場合でも発光エネルギーにばらつきが生
じ、印字ムラが発生していた。そのため、ＬＥＤプリン
トヘッドの組み立て時に各ＬＥＤ素子の発光性能を測定
して各ＬＥＤ素子毎の補正データを作成している。その
補正データをＲＯＭ等の記憶手段に記憶してＬＥＤプリ
ントヘッドやその駆動回路に搭載していた。そして、印
字を行う場合、プリンタのウォームアップ（実際の印字
を始めるまでの準備期間）時に補正データをＲＯＭから
プリントヘッド駆動回路内の格納手段に転送し保持し、
ウォームアップ終了後、読取り手段から転送されてくる
印字データと前記格納手段に保持されている補正データ
とに基づいて発光時間や発光量の補正（発光エネルギー
の均一化等）を行い、見掛上の印字の均一化を行い、印
字品質の向上を行っていた。
しく見せるかが問題になる。例えば、ＬＥＤプリンタの
ＬＥＤプリントヘッドでは、イメージセンサ等の読取り
手段によって得られたオリジナルのデータ（印字デー
タ）に基づいてＬＥＤの発光タイミングや発光時間、発
光量等を制御して、被印刷物に印刷を行っている。しか
し、複数のＬＥＤ素子をライン状に配列するＬＥＤプリ
ントヘッドは各ＬＥＤ素子の発光量のばらつきによっ
て、前述のような印字データに基づく発光時間、発光量
の制御を行った場合でも発光エネルギーにばらつきが生
じ、印字ムラが発生していた。そのため、ＬＥＤプリン
トヘッドの組み立て時に各ＬＥＤ素子の発光性能を測定
して各ＬＥＤ素子毎の補正データを作成している。その
補正データをＲＯＭ等の記憶手段に記憶してＬＥＤプリ
ントヘッドやその駆動回路に搭載していた。そして、印
字を行う場合、プリンタのウォームアップ（実際の印字
を始めるまでの準備期間）時に補正データをＲＯＭから
プリントヘッド駆動回路内の格納手段に転送し保持し、
ウォームアップ終了後、読取り手段から転送されてくる
印字データと前記格納手段に保持されている補正データ
とに基づいて発光時間や発光量の補正（発光エネルギー
の均一化等）を行い、見掛上の印字の均一化を行い、印
字品質の向上を行っていた。
【０００３】一方、上述のような補正を行わない場合で
も、所定の印刷動作を行うためにウォームアップ中に所
定の印字調節用データ、すなわち初期データを転送する
必要がある。例えば、印刷物の濃度の調整のためにＬＥ
Ｄ素子に対するゲート電圧を切り換える電圧値切換えデ
ータ等である。この種の初期データは前記印字データや
補正データが、例えば１チップ分６４ビットであるのに
対して、Ｄ／Ａコンバータ等に供給されるデータで一般
に１０〜２０ビットである。
も、所定の印刷動作を行うためにウォームアップ中に所
定の印字調節用データ、すなわち初期データを転送する
必要がある。例えば、印刷物の濃度の調整のためにＬＥ
Ｄ素子に対するゲート電圧を切り換える電圧値切換えデ
ータ等である。この種の初期データは前記印字データや
補正データが、例えば１チップ分６４ビットであるのに
対して、Ｄ／Ａコンバータ等に供給されるデータで一般
に１０〜２０ビットである。
【０００４】そこで、図５（ａ）に示すようにｍビット
（例えば６４ビット）のシフトレジスタ５０をｍビット
データ用とｎビット（例えば１０ビット）データ用とに
共用する転送方法がある。つまり、ｍビットの補正デー
タや印字データを図示しないＲＯＭやイメージセンサ等
からＤＩＮ（データイン）端子を介して入力する場合
は、ｍビットのデータをそのままｍビットシフトレジス
タ５０に送りｍビットラッチ５２に転送する。一方、ｎ
ビットの初期データをｎビットラッチ５４に転送する場
合は、ｎビットの初期データの後ろに（ｍ−ｎ）ビット
のダミーデータを付して、見掛上ｍビットのデータとし
てｍビットシフトレジスタ５０に送り込み、必要な先頭
のｎビットの初期データのみをｎビットラッチでラッチ
していた。
（例えば６４ビット）のシフトレジスタ５０をｍビット
データ用とｎビット（例えば１０ビット）データ用とに
共用する転送方法がある。つまり、ｍビットの補正デー
タや印字データを図示しないＲＯＭやイメージセンサ等
からＤＩＮ（データイン）端子を介して入力する場合
は、ｍビットのデータをそのままｍビットシフトレジス
タ５０に送りｍビットラッチ５２に転送する。一方、ｎ
ビットの初期データをｎビットラッチ５４に転送する場
合は、ｎビットの初期データの後ろに（ｍ−ｎ）ビット
のダミーデータを付して、見掛上ｍビットのデータとし
てｍビットシフトレジスタ５０に送り込み、必要な先頭
のｎビットの初期データのみをｎビットラッチでラッチ
していた。
【０００５】また、図５（ｂ）に示すように、他の転送
方法では印字データや補正データをラッチするｍビット
ラッチ５２専用のｍビットシフトレジスタ５０と、初期
データをラッチするｎビットラッチ５４専用のｎビット
シフトレジスタ５６とを設け、個別に転送を行ってい
た。
方法では印字データや補正データをラッチするｍビット
ラッチ５２専用のｍビットシフトレジスタ５０と、初期
データをラッチするｎビットラッチ５４専用のｎビット
シフトレジスタ５６とを設け、個別に転送を行ってい
た。
【０００６】なお、ｍビットラッチ５２、ｎビットラッ
チ５４に転送された各データは複数のＡＮＤ回路やスイ
ッチ、Ｄ／Ａコンバータ等を含む処理部５８に入力さ
れ、所定の処理を施してＬＥＤチップ６０の各ＬＥＤ素
子を所定量駆動する。また、ＤＩＮ端子から入力される
データはシリアルデータであって、隣接するシフトレジ
スタ５０，５６に順次送られ所定のシフトレジスタ内で
配列が行われる。
チ５４に転送された各データは複数のＡＮＤ回路やスイ
ッチ、Ｄ／Ａコンバータ等を含む処理部５８に入力さ
れ、所定の処理を施してＬＥＤチップ６０の各ＬＥＤ素
子を所定量駆動する。また、ＤＩＮ端子から入力される
データはシリアルデータであって、隣接するシフトレジ
スタ５０，５６に順次送られ所定のシフトレジスタ内で
配列が行われる。
【０００７】
【発明が解決しようとする課題】しかし、ｍビットシフ
トレジスタ５０をｍビットデータとｎビットデータとで
共用する場合、前述したようにＬＥＤチップ６０の駆動
には不必要な（ｍ−ｎ）ビットのダミーデータによって
データの加工が必要になり、制御が繁雑になると共に、
初期データを記憶するＲＯＭの記憶容量が増加してしま
うという問題があった。
トレジスタ５０をｍビットデータとｎビットデータとで
共用する場合、前述したようにＬＥＤチップ６０の駆動
には不必要な（ｍ−ｎ）ビットのダミーデータによって
データの加工が必要になり、制御が繁雑になると共に、
初期データを記憶するＲＯＭの記憶容量が増加してしま
うという問題があった。
【０００８】また、ｍビットシフトレジスタ５０とｎビ
ットシフトレジスタ５６とを有する場合は、別々に制御
する必要があり、制御が繁雑になると共に、同様な機能
を果たす部材が２個ずつ必要になり、大変不合理であっ
た。特に、初期データは始めに１度転送するだけである
ので、そのためだけに各部材が必要になることはコネク
タのピン数や基板のパターンが大きくなり回路の大型化
を招くと共に、コストアップにつながるという問題があ
った。
ットシフトレジスタ５６とを有する場合は、別々に制御
する必要があり、制御が繁雑になると共に、同様な機能
を果たす部材が２個ずつ必要になり、大変不合理であっ
た。特に、初期データは始めに１度転送するだけである
ので、そのためだけに各部材が必要になることはコネク
タのピン数や基板のパターンが大きくなり回路の大型化
を招くと共に、コストアップにつながるという問題があ
った。
【０００９】本発明は上記従来の問題に鑑みなされたも
のであり、その目的は、独立した専用のシフトレジスタ
を設けることなく、また、データの特別な加工を行うこ
となく効率よくビット数の異なる多種類のデータを各ラ
ッチに転送することのできるシンプルかつ安価なプリン
トヘッド駆動回路を提供することである。
のであり、その目的は、独立した専用のシフトレジスタ
を設けることなく、また、データの特別な加工を行うこ
となく効率よくビット数の異なる多種類のデータを各ラ
ッチに転送することのできるシンプルかつ安価なプリン
トヘッド駆動回路を提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、被印刷物に印字を行うプリ
ントヘッドの駆動回路において、ｍビットの印字用また
は補正用データをラッチする複数のｍビットラッチと、
ｎビットの印字調節用データをラッチするｎビットラッ
チと、所定ビット数の第１グループと第２グループとに
内部分割されたシフトレジスタであって、前記複数ｍビ
ットラッチ及びｎビットラッチに所定ビットのデータを
転送するシフトレジスタと、前記シフトレジスタの前記
第１グループまたは第２グループを単独で使用する単独
使用モードと、第１グループと第２グループとを組合せ
て使用する複合使用モードとを切り換える切換回路と、
を含むことを特徴とする。
に、請求項１記載の発明は、被印刷物に印字を行うプリ
ントヘッドの駆動回路において、ｍビットの印字用また
は補正用データをラッチする複数のｍビットラッチと、
ｎビットの印字調節用データをラッチするｎビットラッ
チと、所定ビット数の第１グループと第２グループとに
内部分割されたシフトレジスタであって、前記複数ｍビ
ットラッチ及びｎビットラッチに所定ビットのデータを
転送するシフトレジスタと、前記シフトレジスタの前記
第１グループまたは第２グループを単独で使用する単独
使用モードと、第１グループと第２グループとを組合せ
て使用する複合使用モードとを切り換える切換回路と、
を含むことを特徴とする。
【００１１】また、請求項２記載の発明は、請求項１記
載のプリントヘッド駆動回路において、前記シフトレジ
スタの前記第１グループがｍビット用であり、前記第２
グループがｎビット用であることを特徴とする。
載のプリントヘッド駆動回路において、前記シフトレジ
スタの前記第１グループがｍビット用であり、前記第２
グループがｎビット用であることを特徴とする。
【００１２】また、請求項３記載の発明は、請求項１記
載のプリントヘッド駆動回路において、前記シフトレジ
スタの前記第１グループが（ｍ−ｎ）ビット用であり、
前記第２グループがｎビット用であることを特徴とす
る。
載のプリントヘッド駆動回路において、前記シフトレジ
スタの前記第１グループが（ｍ−ｎ）ビット用であり、
前記第２グループがｎビット用であることを特徴とす
る。
【００１３】さらに、請求項４記載の発明は、請求項１
または請求項２または請求項３記載のプリントヘッド駆
動回路を搭載したことを特徴とする。
または請求項２または請求項３記載のプリントヘッド駆
動回路を搭載したことを特徴とする。
【００１４】
【作用】本発明における請求項１〜請求項３記載のプリ
ントヘッド駆動回路の構成によれば、シフトレジスタが
所定ビット数の第１グループと第２グループとに内部分
割され、切換回路によって前記第１グループまたは第２
グループを単独で使用する単独使用モードと、第１グル
ープと第２グループとを組合せて使用する複合使用モー
ドとに切り換えられる。そして、モード切換えによって
ｍビットの印字用データをラッチするｍビットラッチ
と、ｎビットの印字調節用データをラッチするｎビット
ラッチとに、所定ビット数のデータを選択的に供給す
る。従って、ビット数の異なる多種類のデータを独立し
た専用のシフトレジスタを設けることなく、また、前記
データを加工することなく効率よく各ラッチに転送する
ことのできる。
ントヘッド駆動回路の構成によれば、シフトレジスタが
所定ビット数の第１グループと第２グループとに内部分
割され、切換回路によって前記第１グループまたは第２
グループを単独で使用する単独使用モードと、第１グル
ープと第２グループとを組合せて使用する複合使用モー
ドとに切り換えられる。そして、モード切換えによって
ｍビットの印字用データをラッチするｍビットラッチ
と、ｎビットの印字調節用データをラッチするｎビット
ラッチとに、所定ビット数のデータを選択的に供給す
る。従って、ビット数の異なる多種類のデータを独立し
た専用のシフトレジスタを設けることなく、また、前記
データを加工することなく効率よく各ラッチに転送する
ことのできる。
【００１５】さらに請求項４記載のプリントヘッド駆動
回路は、プリントヘッドに搭載され、シフトレジスタを
切換回路によって所定ビット数に切換えることができる
ので、独立した専用のシフトレジスタを設けることな
く、また、前記データを加工することなく効率よく各ラ
ッチに転送することが可能になり、シンプルかつ安価な
プリントヘッドを提供することができる。
回路は、プリントヘッドに搭載され、シフトレジスタを
切換回路によって所定ビット数に切換えることができる
ので、独立した専用のシフトレジスタを設けることな
く、また、前記データを加工することなく効率よく各ラ
ッチに転送することが可能になり、シンプルかつ安価な
プリントヘッドを提供することができる。
【００１６】
【実施例】本発明の好適な実施例をＬＥＤプリントヘッ
ドを用いて説明する。
ドを用いて説明する。
【００１７】第１実施例 図１には本第１実施例におけるＬＥＤプリントヘッド駆
動回路１０の要部構成図が示されている。
動回路１０の要部構成図が示されている。
【００１８】ＬＥＤプリントヘッド駆動回路１０は複数
のＬＥＤ素子（例えば、６４個）が配列されたＬＥＤチ
ップ１２に接続されている。そして、ＬＥＤプリントヘ
ッド駆動回路１０とＬＥＤチップ１２とからなるブロッ
クが多数（例えば、３９ブロック、すなわち２４９４個
のＬＥＤ素子）アレイ状に配列され、前記ＬＥＤプリン
トヘッド駆動回路１０の制御によって、所定のＬＥＤ素
子を発光させ所望の印字動作を行う。本第１実施例では
便宜上、１個のＬＥＤプリントヘッド駆動回路１０と１
個のＬＥＤチップ１２とからなる１ブロックのみの説明
を行う。
のＬＥＤ素子（例えば、６４個）が配列されたＬＥＤチ
ップ１２に接続されている。そして、ＬＥＤプリントヘ
ッド駆動回路１０とＬＥＤチップ１２とからなるブロッ
クが多数（例えば、３９ブロック、すなわち２４９４個
のＬＥＤ素子）アレイ状に配列され、前記ＬＥＤプリン
トヘッド駆動回路１０の制御によって、所定のＬＥＤ素
子を発光させ所望の印字動作を行う。本第１実施例では
便宜上、１個のＬＥＤプリントヘッド駆動回路１０と１
個のＬＥＤチップ１２とからなる１ブロックのみの説明
を行う。
【００１９】ＬＥＤプリントヘッド駆動回路１０の内部
には、図示しないイメージセンサ等の読取り手段によっ
て得られたオリジナルデータ（印字データ）や図示しな
いＲＯＭからの各種データをＤＩＮ（データイン）端子
を介して入力するシフトレジスタ１４と、該シフトレジ
スタ１４を経由して入力されるｍビットの印字用データ
（印字データ及び後述する補正データ等）を第１ラッチ
信号（反転ＬＡ１）及び第２ラッチ信号（反転ＬＡ２）
に従いラッチするｍビットラッチ１６、及びｎビットの
印字調節用データ（初期データ等）を前記第２ラッチ信
号（反転ＬＡ２）に従いラッチするｎビットラッチ１８
を備えている。また、前記ｍビットラッチ１６及びｎビ
ットラッチ１８は、複数のＡＮＤ回路やスイッチ、Ｄ／
Ａコンバータ等を含む処理部２０に接続され、ラッチさ
れたデータは所定の処理が施されＬＥＤチップ１２の各
ＬＥＤ素子を所定量駆動する。
には、図示しないイメージセンサ等の読取り手段によっ
て得られたオリジナルデータ（印字データ）や図示しな
いＲＯＭからの各種データをＤＩＮ（データイン）端子
を介して入力するシフトレジスタ１４と、該シフトレジ
スタ１４を経由して入力されるｍビットの印字用データ
（印字データ及び後述する補正データ等）を第１ラッチ
信号（反転ＬＡ１）及び第２ラッチ信号（反転ＬＡ２）
に従いラッチするｍビットラッチ１６、及びｎビットの
印字調節用データ（初期データ等）を前記第２ラッチ信
号（反転ＬＡ２）に従いラッチするｎビットラッチ１８
を備えている。また、前記ｍビットラッチ１６及びｎビ
ットラッチ１８は、複数のＡＮＤ回路やスイッチ、Ｄ／
Ａコンバータ等を含む処理部２０に接続され、ラッチさ
れたデータは所定の処理が施されＬＥＤチップ１２の各
ＬＥＤ素子を所定量駆動する。
【００２０】本第１実施例の特徴的事項は、前記シフト
レジスタ１４が所定ビット数の第１グループと第２グル
ープ、つまりｍビットシフトレジスタ１４ａとｎビット
シフトレジスタ１４ｂとに内部分割され、切換回路２２
によって前記ｍビットシフトレジスタ１４ａを単独で使
用する単独使用モードと、ｍビットシフトレジスタ１４
ａとｎビットシフトレジスタ１４ｂとを組合せて使用す
る複合使用モードとを切り換えて単一のシフトレジスタ
１４をｍビット用とｎビット用とに共用しているところ
である。
レジスタ１４が所定ビット数の第１グループと第２グル
ープ、つまりｍビットシフトレジスタ１４ａとｎビット
シフトレジスタ１４ｂとに内部分割され、切換回路２２
によって前記ｍビットシフトレジスタ１４ａを単独で使
用する単独使用モードと、ｍビットシフトレジスタ１４
ａとｎビットシフトレジスタ１４ｂとを組合せて使用す
る複合使用モードとを切り換えて単一のシフトレジスタ
１４をｍビット用とｎビット用とに共用しているところ
である。
【００２１】以下、図１及び図２のタイミングチャート
を用いて、第１実施例のＬＥＤプリントヘッド駆動回路
１０の動作について説明する。
を用いて、第１実施例のＬＥＤプリントヘッド駆動回路
１０の動作について説明する。
【００２２】前記切換回路２２はフリップフロップで構
成され、ＲＥＳＥＴ信号、第２ラッチ信号（反転ＬＡ
２）が入力されることによってコントロール信号（ＣＴ
Ｌ）が出力される。すなわち、第２ラッチ信号（反転Ｌ
Ａ２）入力端子はＴ端子に接続され、ＲＥＳＥＴ信号入
力端子はＲｓ端子に接続され、反転Ｑ端子はＪ端子に接
続され、Ｑ端子はＫ端子に接続されるとともにコントロ
ール信号（ＣＴＬ）出力端子に接続されている。つま
り、Ｑの出力がコントロール信号（ＣＴＬ）になる。こ
こで、切換回路２２におけるＪ，Ｋ，Ｑ，反転Ｑ，Ｒ
ｓ，Ｔ（反転ＬＡ２）の各入出力端子のタイミングチャ
ートは図２に示すようになる。
成され、ＲＥＳＥＴ信号、第２ラッチ信号（反転ＬＡ
２）が入力されることによってコントロール信号（ＣＴ
Ｌ）が出力される。すなわち、第２ラッチ信号（反転Ｌ
Ａ２）入力端子はＴ端子に接続され、ＲＥＳＥＴ信号入
力端子はＲｓ端子に接続され、反転Ｑ端子はＪ端子に接
続され、Ｑ端子はＫ端子に接続されるとともにコントロ
ール信号（ＣＴＬ）出力端子に接続されている。つま
り、Ｑの出力がコントロール信号（ＣＴＬ）になる。こ
こで、切換回路２２におけるＪ，Ｋ，Ｑ，反転Ｑ，Ｒ
ｓ，Ｔ（反転ＬＡ２）の各入出力端子のタイミングチャ
ートは図２に示すようになる。
【００２３】また、前記ＲＯＭは、例えばシリアル転送
方式でデータの転送を行うＲＯＭであって、該ＲＯＭに
は前記ＬＥＤチップ１２に使用されている各ＬＥＤ素子
の発光量ばらつきに基づいて決められた補正データが記
憶されている。この補正データはＬＥＤ発光時の発光時
間の補正を行うもので、各ＬＥＤ素子による印字動作時
に発光エネルギーが均一になるように決められているも
のである。さらに、このＲＯＭには印字調節用データと
して初期データが記憶されている。この初期データは例
えば、印刷物全体の濃度の調整のためにＬＥＤ素子に対
するゲート電圧を切り換える電圧値切換えデータで、処
理部２０等に含まれるＤ／Ａコンバータによって所定レ
ベル、すなわちゲート電圧が決定され濃度調整が行われ
る。
方式でデータの転送を行うＲＯＭであって、該ＲＯＭに
は前記ＬＥＤチップ１２に使用されている各ＬＥＤ素子
の発光量ばらつきに基づいて決められた補正データが記
憶されている。この補正データはＬＥＤ発光時の発光時
間の補正を行うもので、各ＬＥＤ素子による印字動作時
に発光エネルギーが均一になるように決められているも
のである。さらに、このＲＯＭには印字調節用データと
して初期データが記憶されている。この初期データは例
えば、印刷物全体の濃度の調整のためにＬＥＤ素子に対
するゲート電圧を切り換える電圧値切換えデータで、処
理部２０等に含まれるＤ／Ａコンバータによって所定レ
ベル、すなわちゲート電圧が決定され濃度調整が行われ
る。
【００２４】ＬＥＤプリントヘッド駆動回路１０に駆動
電圧が印加されＲＥＳＥＴ信号が切換回路２２のフリッ
プフロップのＲｓ端子に入力されると、フリップフロッ
プの初期化が行われ、Ｑ端子からＬｏｗ状態のＣＴＬ信
号が出力される。このＣＴＬ信号に従ってシフトレジス
タ１４内部のスイッチ２４ａがｃｌｏｓｅ状態、スイッ
チ２４ｂがｏｐｅｎ状態になる。つまり、スイッチ２４
ａによってｍビットシフトレジスタ１４ａとｎビットシ
フトレジスタ１４ｂとが接続され、見掛上（ｍ＋ｎ）ビ
ットのシフトレジスタを形成する。この状態が複合使用
モードである。この切換え動作は隣接するＬＥＤプリン
トヘッド駆動回路でも行われている。そして、図示しな
いＲＯＭのＳＤＯ（シリアルデータアウト）からｎビッ
トの初期データとｍビットの補正データが連続的に出力
され、ＤＩＮ（データイン）端子からシフトレジスタ１
４のｎビットシフトレジスタ１４ｂ、ｍビットシフトレ
ジスタ１４ａに入力される。そして、Ｈｉｇｈ状態の第
２ラッチ信号（反転ＬＡ２）により各シフトレジスタに
格納されたデータはそれぞれｎビットラッチ１８及びｍ
ビットラッチ１６ａにラッチされ、第２ラッチ信号がＬ
ｏｗ状態になっている間ラッチされたデータをｎビット
ラッチ１８及びｍビットラッチ１６ａに保持する。
電圧が印加されＲＥＳＥＴ信号が切換回路２２のフリッ
プフロップのＲｓ端子に入力されると、フリップフロッ
プの初期化が行われ、Ｑ端子からＬｏｗ状態のＣＴＬ信
号が出力される。このＣＴＬ信号に従ってシフトレジス
タ１４内部のスイッチ２４ａがｃｌｏｓｅ状態、スイッ
チ２４ｂがｏｐｅｎ状態になる。つまり、スイッチ２４
ａによってｍビットシフトレジスタ１４ａとｎビットシ
フトレジスタ１４ｂとが接続され、見掛上（ｍ＋ｎ）ビ
ットのシフトレジスタを形成する。この状態が複合使用
モードである。この切換え動作は隣接するＬＥＤプリン
トヘッド駆動回路でも行われている。そして、図示しな
いＲＯＭのＳＤＯ（シリアルデータアウト）からｎビッ
トの初期データとｍビットの補正データが連続的に出力
され、ＤＩＮ（データイン）端子からシフトレジスタ１
４のｎビットシフトレジスタ１４ｂ、ｍビットシフトレ
ジスタ１４ａに入力される。そして、Ｈｉｇｈ状態の第
２ラッチ信号（反転ＬＡ２）により各シフトレジスタに
格納されたデータはそれぞれｎビットラッチ１８及びｍ
ビットラッチ１６ａにラッチされ、第２ラッチ信号がＬ
ｏｗ状態になっている間ラッチされたデータをｎビット
ラッチ１８及びｍビットラッチ１６ａに保持する。
【００２５】また、前記第２ラッチ信号によってラッチ
動作が行われると同時に、該Ｈｉｇｈ状態の第２ラッチ
信号は切換回路２２のフリップフロップのＴ端子にも入
力される。その結果、Ｑ端子からの出力は反転しＨｉｇ
ｈ状態のＣＴＬ信号が出力される。このＨｉｇｈ状態の
ＣＴＬ信号に従ってシフトレジスタ１４内部のスイッチ
２４ａがｏｐｅｎ状態、スイッチ２４ｂがｃｌｏｓｅ状
態に切り換わる。つまり、スイッチ２４ａによってｍビ
ットシフトレジスタ１４ａとｎビットシフトレジスタ１
４ｂとは分離され、前記ｍビットシフトレジスタ１４ａ
はスイッチ２４ｂによって隣接するｍビットシフトレジ
スタにシリアル接続される。この切換え動作は各ＬＥＤ
プリントヘッド駆動回路でも行われ、シフトレジスタ１
４はｍビットシフトレジスタとして機能するようにな
る。この状態が単独使用モードである。そして、図示し
ないイメージセンサ等の読取り手段によって得られたｍ
ビットの印字データがＤＩＮ端子からｍビットシフトレ
ジスタ１４ａに入力され、Ｈｉｇｈ状態の第１ラッチ信
号（反転ＬＡ１）により前記ｍビットシフトレジスタ１
４ａに格納されたデータはｍビットラッチ１６ｂにラッ
チされ、第１ラッチ信号がＬｏｗ状態になっている間ラ
ッチされたデータをｍビットラッチ１６ｂに保持する。
そして、処理部２０ではｍビットラッチ１６ａにラッチ
られた補正データ、ｍビットラッチ１６ｂにラッチされ
た印字データ、及びｎビットラッチ１８にラッチされた
初期データに基づいて所定の処理が行われ、ＬＥＤチッ
プ１２を駆動する。なお、第２ラッチ信号は補正デー
タ、初期データをラッチした後はＬｏｗ状態を維持し、
補正データ及び初期データはｍビットラッチ１６ａ、ｎ
ビットラッチ１８に保持されたままであるが、ｍビット
ラッチ１６ｂに保持された印字データはＤＩＮ端子から
新たな印字データが入力される度に第１ラッチ信号に従
って更新され、印字動作が連続的に行われる。
動作が行われると同時に、該Ｈｉｇｈ状態の第２ラッチ
信号は切換回路２２のフリップフロップのＴ端子にも入
力される。その結果、Ｑ端子からの出力は反転しＨｉｇ
ｈ状態のＣＴＬ信号が出力される。このＨｉｇｈ状態の
ＣＴＬ信号に従ってシフトレジスタ１４内部のスイッチ
２４ａがｏｐｅｎ状態、スイッチ２４ｂがｃｌｏｓｅ状
態に切り換わる。つまり、スイッチ２４ａによってｍビ
ットシフトレジスタ１４ａとｎビットシフトレジスタ１
４ｂとは分離され、前記ｍビットシフトレジスタ１４ａ
はスイッチ２４ｂによって隣接するｍビットシフトレジ
スタにシリアル接続される。この切換え動作は各ＬＥＤ
プリントヘッド駆動回路でも行われ、シフトレジスタ１
４はｍビットシフトレジスタとして機能するようにな
る。この状態が単独使用モードである。そして、図示し
ないイメージセンサ等の読取り手段によって得られたｍ
ビットの印字データがＤＩＮ端子からｍビットシフトレ
ジスタ１４ａに入力され、Ｈｉｇｈ状態の第１ラッチ信
号（反転ＬＡ１）により前記ｍビットシフトレジスタ１
４ａに格納されたデータはｍビットラッチ１６ｂにラッ
チされ、第１ラッチ信号がＬｏｗ状態になっている間ラ
ッチされたデータをｍビットラッチ１６ｂに保持する。
そして、処理部２０ではｍビットラッチ１６ａにラッチ
られた補正データ、ｍビットラッチ１６ｂにラッチされ
た印字データ、及びｎビットラッチ１８にラッチされた
初期データに基づいて所定の処理が行われ、ＬＥＤチッ
プ１２を駆動する。なお、第２ラッチ信号は補正デー
タ、初期データをラッチした後はＬｏｗ状態を維持し、
補正データ及び初期データはｍビットラッチ１６ａ、ｎ
ビットラッチ１８に保持されたままであるが、ｍビット
ラッチ１６ｂに保持された印字データはＤＩＮ端子から
新たな印字データが入力される度に第１ラッチ信号に従
って更新され、印字動作が連続的に行われる。
【００２６】このように、ダミーデータを用いることな
く各種データを転送することが可能になり、プリントヘ
ッド駆動回路の制御が容易になると共に、補正データや
初期データを記憶するＲＯＭの容量を小さくすることが
できて、プリントヘッドの小型化及びコストダウンを行
うことが可能になる。また、補正データ及び初期データ
を連続的に転送できるのでウォーミングアップ時間を短
縮することが可能になる。
く各種データを転送することが可能になり、プリントヘ
ッド駆動回路の制御が容易になると共に、補正データや
初期データを記憶するＲＯＭの容量を小さくすることが
できて、プリントヘッドの小型化及びコストダウンを行
うことが可能になる。また、補正データ及び初期データ
を連続的に転送できるのでウォーミングアップ時間を短
縮することが可能になる。
【００２７】第２実施例 本発明の第２実施例を図３及び図４のタイミングチャー
トを用いて説明する。なお、第１実施例と同様な構成に
関しては同じ符号を付し、その説明を省略する。
トを用いて説明する。なお、第１実施例と同様な構成に
関しては同じ符号を付し、その説明を省略する。
【００２８】本第２実施例と前述した第１実施例とで
は、シフトレジスタ内部の第１グループと第２グループ
の分割方法が異なる。つまり、シフトレジスタ３２は第
１グループとして（ｍ−ｎ）ビットシフトレジスタ３２
ｂ，第２グループとしてｎビットシフトレジスタ３２ａ
とに分割されている。
は、シフトレジスタ内部の第１グループと第２グループ
の分割方法が異なる。つまり、シフトレジスタ３２は第
１グループとして（ｍ−ｎ）ビットシフトレジスタ３２
ｂ，第２グループとしてｎビットシフトレジスタ３２ａ
とに分割されている。
【００２９】第１実施例と同様にＬＥＤプリントヘッド
駆動回路３０に駆動電圧が印加されＲＥＳＥＴ信号が切
換回路２２のフリップフロップのＲｓ端子に入力され、
フリップフロップの初期化が行われる。その結果、Ｑ端
子からＬｏｗ状態のＣＴＬ信号が出力される。このＣＴ
Ｌ信号に従ってシフトレジスタ３２内部のスイッチ２４
ａがｃｌｏｓｅ状態、スイッチ２４ｂがｏｐｅｎ状態に
なる。つまり、スイッチ２４ａによってｎビットシフト
レジスタ３２ａと（ｍ−ｎ）ビットシフトレジスタ３２
ｂとが接続され、見掛上ｍビットのシフトレジスタを形
成する。この状態が複合使用状態である。この切換え動
作は隣接するＬＥＤプリントヘッド駆動回路でも行われ
ている。そして、図示しないＲＯＭのＳＤＯ（シリアル
データアウト）からｍビットの補正データが出力され、
ＤＩＮ（データイン）端子からシフトレジスタ３２のｎ
ビットシフトレジスタ３２ａ及び（ｍ−ｎ）ビットシフ
トレジスタ３２ｂに入力される。また、前記Ｌｏｗ状態
のＣＴＬ信号は補正データをラッチするｍビットラッチ
１６ａに接続されたスイッチ３４ａと初期データをラッ
チするｎビットラッチ１８に接続されたスイッチ３４ｂ
にも供給される。前記スイッチ３４ａ，３４ｂにＬｏｗ
状態のＣＴＬ信号が供給されると、スイッチ３４ａはｃ
ｌｏｓｅ状態になり、スイッチ３４ｂはｏｐｅｎ状態に
なる。つまり、ｍビットラッチ１６ａのみに第２ラッチ
信号が入力可能になる。この状態でＨｉｇｈ状態の第２
ラッチ信号（反転ＬＡ２）が入力されると各シフトレジ
スタに格納されたデータはｍビットラッチ１６ａにラッ
チされる。
駆動回路３０に駆動電圧が印加されＲＥＳＥＴ信号が切
換回路２２のフリップフロップのＲｓ端子に入力され、
フリップフロップの初期化が行われる。その結果、Ｑ端
子からＬｏｗ状態のＣＴＬ信号が出力される。このＣＴ
Ｌ信号に従ってシフトレジスタ３２内部のスイッチ２４
ａがｃｌｏｓｅ状態、スイッチ２４ｂがｏｐｅｎ状態に
なる。つまり、スイッチ２４ａによってｎビットシフト
レジスタ３２ａと（ｍ−ｎ）ビットシフトレジスタ３２
ｂとが接続され、見掛上ｍビットのシフトレジスタを形
成する。この状態が複合使用状態である。この切換え動
作は隣接するＬＥＤプリントヘッド駆動回路でも行われ
ている。そして、図示しないＲＯＭのＳＤＯ（シリアル
データアウト）からｍビットの補正データが出力され、
ＤＩＮ（データイン）端子からシフトレジスタ３２のｎ
ビットシフトレジスタ３２ａ及び（ｍ−ｎ）ビットシフ
トレジスタ３２ｂに入力される。また、前記Ｌｏｗ状態
のＣＴＬ信号は補正データをラッチするｍビットラッチ
１６ａに接続されたスイッチ３４ａと初期データをラッ
チするｎビットラッチ１８に接続されたスイッチ３４ｂ
にも供給される。前記スイッチ３４ａ，３４ｂにＬｏｗ
状態のＣＴＬ信号が供給されると、スイッチ３４ａはｃ
ｌｏｓｅ状態になり、スイッチ３４ｂはｏｐｅｎ状態に
なる。つまり、ｍビットラッチ１６ａのみに第２ラッチ
信号が入力可能になる。この状態でＨｉｇｈ状態の第２
ラッチ信号（反転ＬＡ２）が入力されると各シフトレジ
スタに格納されたデータはｍビットラッチ１６ａにラッ
チされる。
【００３０】また、前記第２ラッチ信号によってラッチ
動作が行われると同時に、Ｈｉｇｈ状態の第２ラッチ信
号は切換回路２２のフリップフロップのＴ端子にも入力
される。その結果、Ｑ端子からの出力は反転してＨｉｇ
ｈ状態のＣＴＬ信号が出力される。このＨｉｇｈ状態の
ＣＴＬ信号に従ってシフトレジスタ３２内部のスイッチ
２４ａがｏｐｅｎ状態、スイッチ２４ｂがｃｌｏｓｅ状
態に切換わる。つまり、スイッチ２４ａによってｎビッ
トシフトレジスタ３２ａと（ｍ−ｎ）ビットシフトレジ
スタ３２ｂとは分離され、前記ｎビットシフトレジスタ
３２ａはスイッチ２４ｂによって隣接するｎビットシフ
トレジスタにシリアル接続される。この状態が単独使用
モードである。この切換え動作は各ＬＥＤプリントヘッ
ド駆動回路でも行われ、シフトレジスタ３２はｎビット
シフトレジスタとして機能するようになる。そして、図
示しないＲＯＭのＳＤＯ（シリアルデータアウト）から
ｎビットの初期データが出力され、ＤＩＮ（データイ
ン）端子からシフトレジスタ３２のｎビットシフトレジ
スタ３２ａに入力される。さらに、Ｈｉｇｈ状態のＣＴ
Ｌ信号は前記スイッチ３４ａ，３４ｂを反転動作させ、
スイッチ３４ａをｏｐｅｎ、スイッチ３４ｂをｃｌｏｓ
ｅにする。つまり、第２ラッチ信号はｎビットラッチ１
８のみに供給されるようになる。そして再び、Ｈｉｇｈ
状態の第２ラッチ信号（反転ＬＡ２）が供給されるとｎ
ビットシフトレジスタ３２ａに格納された初期データは
ｎビットラッチ１８にラッチされる。そして、第２ラッ
チ信号がＬｏｗ状態になっている間ラッチされた初期デ
ータをｎビットラッチ１８に保持する。また、ｍビット
ラッチ１６ａはスイッチ３４ａのｃｌｏｓｅ動作によっ
て遮断させているため、初期データのラッチのために第
２ラッチ信号が入力されても先にラッチした補正データ
を保持し続けることができる。
動作が行われると同時に、Ｈｉｇｈ状態の第２ラッチ信
号は切換回路２２のフリップフロップのＴ端子にも入力
される。その結果、Ｑ端子からの出力は反転してＨｉｇ
ｈ状態のＣＴＬ信号が出力される。このＨｉｇｈ状態の
ＣＴＬ信号に従ってシフトレジスタ３２内部のスイッチ
２４ａがｏｐｅｎ状態、スイッチ２４ｂがｃｌｏｓｅ状
態に切換わる。つまり、スイッチ２４ａによってｎビッ
トシフトレジスタ３２ａと（ｍ−ｎ）ビットシフトレジ
スタ３２ｂとは分離され、前記ｎビットシフトレジスタ
３２ａはスイッチ２４ｂによって隣接するｎビットシフ
トレジスタにシリアル接続される。この状態が単独使用
モードである。この切換え動作は各ＬＥＤプリントヘッ
ド駆動回路でも行われ、シフトレジスタ３２はｎビット
シフトレジスタとして機能するようになる。そして、図
示しないＲＯＭのＳＤＯ（シリアルデータアウト）から
ｎビットの初期データが出力され、ＤＩＮ（データイ
ン）端子からシフトレジスタ３２のｎビットシフトレジ
スタ３２ａに入力される。さらに、Ｈｉｇｈ状態のＣＴ
Ｌ信号は前記スイッチ３４ａ，３４ｂを反転動作させ、
スイッチ３４ａをｏｐｅｎ、スイッチ３４ｂをｃｌｏｓ
ｅにする。つまり、第２ラッチ信号はｎビットラッチ１
８のみに供給されるようになる。そして再び、Ｈｉｇｈ
状態の第２ラッチ信号（反転ＬＡ２）が供給されるとｎ
ビットシフトレジスタ３２ａに格納された初期データは
ｎビットラッチ１８にラッチされる。そして、第２ラッ
チ信号がＬｏｗ状態になっている間ラッチされた初期デ
ータをｎビットラッチ１８に保持する。また、ｍビット
ラッチ１６ａはスイッチ３４ａのｃｌｏｓｅ動作によっ
て遮断させているため、初期データのラッチのために第
２ラッチ信号が入力されても先にラッチした補正データ
を保持し続けることができる。
【００３１】一方、初期データのラッチのためにＨｉｇ
ｈ状態の第２ラッチ信号は切換回路のＴ端子にも入力さ
れる。その結果、Ｑ端子からの出力は反転しＬｏｗ状態
のＣＴＬ信号が出力され、シフトレジスタ３２内部のス
イッチ２４ａ，２４ｂは反転して初期状態に戻る。つま
りスイッチ２４ａがｃｌｏｓｅ状態、スイッチ２４ｂが
ｏｐｅｎ状態になり、ｎビットシフトレジスタ３２ａと
（ｍ−ｎ）ビットシフトレジスタ３２ｂとが接続され、
シフトレジスタ３２は見掛上ｍビットのシフトレジスタ
（複合使用モード）を形成する。そして、イメージセン
サ等の読取り手段によって得られたｍビットの印字デー
タＤＩＮ端子からシフトレジスタ３２に入力され、Ｈｉ
ｇｈ状態の第１ラッチ信号（反転ＬＡ１）によりｍビッ
トシフトレジスタ３２に格納されたデータはｍビットラ
ッチ１６ｂにラッチされ、第１ラッチ信号がＬｏｗ状態
になっている間ラッチされたデータをｍビットラッチ１
６ｂに保持する。そして、処理部２０ではｍビットラッ
チ１６ａにラッチられた補正データ、ｍビットラッチ１
６ｂにラッチされた印字データ、及びｎビットラッチ１
８にラッチされた初期データに基づいて所定の処理が施
され、ＬＥＤチップ１２を駆動する。なお、２度目に第
２ラッチ信号のＨｉｇｈ状態の後スイッチ３４ａ，３４
ｂは反転するが初期データをラッチした後、第２ラッチ
信号はＬｏｗ状態のままであるため、補正データ及び初
期データはｍビットラッチ１６ａ、ｎビットラッチ１８
に保持されたままである。また、ｍビットラッチ１６ｂ
に保持された印字データはＤＩＮ端子から新たな印字デ
ータが入力される度に更新され、印字動作が連続的に行
われる。
ｈ状態の第２ラッチ信号は切換回路のＴ端子にも入力さ
れる。その結果、Ｑ端子からの出力は反転しＬｏｗ状態
のＣＴＬ信号が出力され、シフトレジスタ３２内部のス
イッチ２４ａ，２４ｂは反転して初期状態に戻る。つま
りスイッチ２４ａがｃｌｏｓｅ状態、スイッチ２４ｂが
ｏｐｅｎ状態になり、ｎビットシフトレジスタ３２ａと
（ｍ−ｎ）ビットシフトレジスタ３２ｂとが接続され、
シフトレジスタ３２は見掛上ｍビットのシフトレジスタ
（複合使用モード）を形成する。そして、イメージセン
サ等の読取り手段によって得られたｍビットの印字デー
タＤＩＮ端子からシフトレジスタ３２に入力され、Ｈｉ
ｇｈ状態の第１ラッチ信号（反転ＬＡ１）によりｍビッ
トシフトレジスタ３２に格納されたデータはｍビットラ
ッチ１６ｂにラッチされ、第１ラッチ信号がＬｏｗ状態
になっている間ラッチされたデータをｍビットラッチ１
６ｂに保持する。そして、処理部２０ではｍビットラッ
チ１６ａにラッチられた補正データ、ｍビットラッチ１
６ｂにラッチされた印字データ、及びｎビットラッチ１
８にラッチされた初期データに基づいて所定の処理が施
され、ＬＥＤチップ１２を駆動する。なお、２度目に第
２ラッチ信号のＨｉｇｈ状態の後スイッチ３４ａ，３４
ｂは反転するが初期データをラッチした後、第２ラッチ
信号はＬｏｗ状態のままであるため、補正データ及び初
期データはｍビットラッチ１６ａ、ｎビットラッチ１８
に保持されたままである。また、ｍビットラッチ１６ｂ
に保持された印字データはＤＩＮ端子から新たな印字デ
ータが入力される度に更新され、印字動作が連続的に行
われる。
【００３２】このように、ダミーデータを用いることな
く各種データを転送することが可能になり、プリントヘ
ッド駆動回路の制御が容易になると共に、補正データや
初期データを記憶するＲＯＭの容量を小さくすることが
できて、プリントヘッドの小型化及びコストダウンを行
うことが可能になる。また、シフトレジスタは複合使用
した場合でもｍビットであるため効率的に使用すること
ができる。
く各種データを転送することが可能になり、プリントヘ
ッド駆動回路の制御が容易になると共に、補正データや
初期データを記憶するＲＯＭの容量を小さくすることが
できて、プリントヘッドの小型化及びコストダウンを行
うことが可能になる。また、シフトレジスタは複合使用
した場合でもｍビットであるため効率的に使用すること
ができる。
【００３３】本実施例ではＬＥＤプリントヘッドの駆動
について説明したが、例えば、サーマルプリントヘッド
やインクジェットプリントにおける各種データの転送に
使用しても同様な効果を得ることがでいる。
について説明したが、例えば、サーマルプリントヘッド
やインクジェットプリントにおける各種データの転送に
使用しても同様な効果を得ることがでいる。
【００３４】
【発明の効果】本出願のプリントヘッド駆動回路によれ
ば、シフトレジスタが所定ビット数の第１グループと第
２グループとに内部分割され、切換回路によって前記第
１グループまたは第２グループを単独で使用する単独使
用モードと、第１グループと第２グループとを組合せて
使用する複合使用モードとに切り換える。そして、モー
ド切換えによってｍビットの印字用データをラッチする
ｍビットラッチと、ｎビットの印字調節用データをラッ
チするｎビットラッチとに、所定ビット数のデータを選
択的に供給する。
ば、シフトレジスタが所定ビット数の第１グループと第
２グループとに内部分割され、切換回路によって前記第
１グループまたは第２グループを単独で使用する単独使
用モードと、第１グループと第２グループとを組合せて
使用する複合使用モードとに切り換える。そして、モー
ド切換えによってｍビットの印字用データをラッチする
ｍビットラッチと、ｎビットの印字調節用データをラッ
チするｎビットラッチとに、所定ビット数のデータを選
択的に供給する。
【００３５】従って、データを加工することなく効率よ
く各ラッチに転送することができるので、プリントヘッ
ド駆動回路の制御を容易にすることができる。また、ビ
ット数の異なる多種類のデータを独立した専用のシフト
レジスタを設けることなくラッチすることができるの
で、プリントヘッド駆動回路のシンプル化、低コスト化
を行うことができる。さらに、ダミーデータを必要とし
ないため補正データや初期データを記憶するＲＯＭの容
量を小さくすることができてプリントヘッドの小型化、
コストダウンを行うことができる。
く各ラッチに転送することができるので、プリントヘッ
ド駆動回路の制御を容易にすることができる。また、ビ
ット数の異なる多種類のデータを独立した専用のシフト
レジスタを設けることなくラッチすることができるの
で、プリントヘッド駆動回路のシンプル化、低コスト化
を行うことができる。さらに、ダミーデータを必要とし
ないため補正データや初期データを記憶するＲＯＭの容
量を小さくすることができてプリントヘッドの小型化、
コストダウンを行うことができる。
【図１】本発明の第１実施例に係るプリントヘッド駆動
回路の要部構成図である。
回路の要部構成図である。
【図２】本発明の第１実施例に係るプリントヘッド駆動
回路のタイミングチャートである。
回路のタイミングチャートである。
【図３】本発明の第２実施例に係るプリントヘッド駆動
回路の要部構成図である。
回路の要部構成図である。
【図４】本発明の第２実施例に係るプリントヘッド駆動
回路のタイミングチャートである。
回路のタイミングチャートである。
【図５】従来のプリントヘッド駆動回路の要部構成図で
ある。
ある。
１０，３０ プリントヘッド駆動回路 １２ ＬＥＤチップ １４，３２ シフトレジスタ １６ ｍビットラッチ １８ ｎビットラッチ ２０ 処理部 ２２ 切換回路 ２４ａ，２４ｂ，３４ａ，３４ｂ スイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ４１Ｊ 2/045 2/055 2/355 Ｈ０１Ｌ 33/00 Ｊ Ｂ４１Ｊ 3/20 １１４ Ａ
Claims (4)
- 【請求項１】 被印刷物に印字を行うプリントヘッドの
駆動回路において、 ｍビットの印字用または補正用データをラッチする複数
のｍビットラッチと、 ｎビットの印字調節用データをラッチするｎビットラッ
チと、 所定ビット数の第１グループと第２グループとに内部分
割されたシフトレジスタであって、前記複数ｍビットラ
ッチ及びｎビットラッチに所定ビットのデータを転送す
るシフトレジスタと、 前記シフトレジスタの前記第１グループまたは第２グル
ープを単独で使用する単独使用モードと、第１グループ
と第２グループとを組合せて使用する複合使用モードと
を切り換える切換回路と、 を含むことを特徴とするプリントヘッド駆動回路。 - 【請求項２】 請求項１記載のプリントヘッド駆動回路
において、 前記シフトレジスタの前記第１グループがｍビット用で
あり、前記第２グループがｎビット用であることを特徴
とするプリントヘッド駆動回路。 - 【請求項３】 請求項１記載のプリントヘッド駆動回路
において、 前記シフトレジスタの前記第１グループが（ｍ−ｎ）ビ
ット用であり、前記第２グループがｎビット用であるこ
とを特徴とするプリントヘッド駆動回路。 - 【請求項４】 請求項１または請求項２または請求項３
記載のプリントヘッド駆動回路を搭載したことを特徴と
するプリントヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21374794A JPH0872302A (ja) | 1994-09-07 | 1994-09-07 | プリントヘッド駆動回路及びプリントヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21374794A JPH0872302A (ja) | 1994-09-07 | 1994-09-07 | プリントヘッド駆動回路及びプリントヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0872302A true JPH0872302A (ja) | 1996-03-19 |
Family
ID=16644356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21374794A Pending JPH0872302A (ja) | 1994-09-07 | 1994-09-07 | プリントヘッド駆動回路及びプリントヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0872302A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6493109B1 (en) | 1998-09-04 | 2002-12-10 | Toshiba Tec Kabushiki Kaisha | Print head driving apparatus and printer using the same |
| JP2008126406A (ja) * | 2006-11-16 | 2008-06-05 | Aoi Electronics Co Ltd | サーマルヘッド駆動用集積回路 |
| JP2009034920A (ja) * | 2007-08-02 | 2009-02-19 | Ricoh Co Ltd | インクジェットプリンタードライバー回路 |
| JP2009279766A (ja) * | 2008-05-19 | 2009-12-03 | Seiko Epson Corp | ヘッド用制御部、及び、ヘッドユニット |
| JP2013212703A (ja) * | 2013-07-12 | 2013-10-17 | Seiko Epson Corp | ヘッドユニット、及び、液体吐出装置 |
| JP2020179514A (ja) * | 2019-04-23 | 2020-11-05 | ローム株式会社 | サーマルプリントヘッド用のドライバｉｃ、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターン |
-
1994
- 1994-09-07 JP JP21374794A patent/JPH0872302A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6493109B1 (en) | 1998-09-04 | 2002-12-10 | Toshiba Tec Kabushiki Kaisha | Print head driving apparatus and printer using the same |
| JP2008126406A (ja) * | 2006-11-16 | 2008-06-05 | Aoi Electronics Co Ltd | サーマルヘッド駆動用集積回路 |
| JP2009034920A (ja) * | 2007-08-02 | 2009-02-19 | Ricoh Co Ltd | インクジェットプリンタードライバー回路 |
| JP2009279766A (ja) * | 2008-05-19 | 2009-12-03 | Seiko Epson Corp | ヘッド用制御部、及び、ヘッドユニット |
| JP2013212703A (ja) * | 2013-07-12 | 2013-10-17 | Seiko Epson Corp | ヘッドユニット、及び、液体吐出装置 |
| JP2020179514A (ja) * | 2019-04-23 | 2020-11-05 | ローム株式会社 | サーマルプリントヘッド用のドライバｉｃ、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターン |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0774358B1 (en) | Thermal Printer | |
| US20100302336A1 (en) | Thermal Printer | |
| JP3254913B2 (ja) | 印字ヘッドの制御方法 | |
| JPH0872302A (ja) | プリントヘッド駆動回路及びプリントヘッド | |
| EP1070593B1 (en) | Thermal printer and method of controlling it | |
| JP7638141B2 (ja) | 印刷データを送信する方法および印刷装置 | |
| JPH11277779A (ja) | イメ―ジプリント方法及びプリンタ | |
| JP2517941B2 (ja) | 感熱ヘツドの駆動制御装置 | |
| JPH01232072A (ja) | ライン状並列負荷の駆動装置 | |
| JPH0834137A (ja) | プリントヘッド駆動回路及びプリントヘッド | |
| CN100453327C (zh) | 热转印头及其控制方法 | |
| JPH06297744A (ja) | 印字装置 | |
| JPH05305725A (ja) | サーマルヘッド及びそれを備えた電子機器 | |
| JP2772170B2 (ja) | サーマルヘッド駆動回路及び印字装置 | |
| JPS6319273A (ja) | 感熱式プリンタ | |
| JPH0557957A (ja) | プリントヘツドおよびその駆動方法 | |
| JP3773711B2 (ja) | プリントヘッド駆動装置及びこの装置を使用したプリンタ | |
| JP2583807Y2 (ja) | 印画装置 | |
| JPH0834138A (ja) | プリントヘッド駆動回路及びプリントヘッド | |
| JPS62119060A (ja) | 感熱記録装置 | |
| JPH04332657A (ja) | サーマルヘッド及びサーマルヘッドの制御方法 | |
| JPH02158356A (ja) | 印写装置 | |
| JPH04358852A (ja) | 感熱プリンタ | |
| JPS6325059A (ja) | サ−マルヘツド駆動方式 | |
| JPH10264431A (ja) | 感熱記録装置 |