JPH087269B2 - 電子時計 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理緩急動作を行う論理緩急手段とステッ
プモータ駆動手段とを有する電子時計に関する。

〔発明の概要〕

本発明は、論理緩急動作を行う論理緩急手段とステッ
プモータ駆動手段とを有する電子時計において、分周回
路の出力信号と入力回路の出力信号を入力して計時動作
を行う計時回路と、計時回路の出力信号を入力してステ
ップモータを駆動するための駆動信号を出力するステッ
プモータ駆動手段と、論理緩急手段とステップモータ駆
動手段の同時の動作を禁止する起動制御手段と、を有す
る構成として、論理緩急手段、ステップモータ駆動手段
の同時動作を容易に避けることを可能とし、特に、任意
のタイミングでステップモータ駆動を行わせるような、
論理緩急付多機能電子時計を容易に実現できるようにし
たものである。

〔従来の技術〕

論理回路を用いて緩急動作を行わせる技術について
は、例えば、特開昭49−96769号公報に開示されている
ように、分周回路の出力タイミングを電子回路により変
化させることにより行なうことが知られている。これら
の論理緩急方式は、外部に可変容量体や可変抵抗体を付
加させ緩急動作を行わせる方式に比べ、計時劣化や温度
変化に強く、また実装面積も少なくてすむため広く用い
られている。また、時計用マイクロプロセサと論理緩急
回路を組み合せた技術については、例えば、特開昭57−
13386号公報に開示されているように、プログラムのマ
イクロ命令により、分周回路の緩急タイミングで緩急動
作を行わせることが知られている。

〔発明が解決しようとする課題〕

従来の単機能アナログ電子時計に論理緩急機能を付加
する場合は、ステップモータの駆動と論理緩急の動作を
あらかじめ異なるタイミングで行うように初期設定する
ことにより、両者の同時動作を避けることが可能であっ
た。

しかし、任意のタイミングでステップモータ駆動を行
わせるようなアナログ多機能時計に、従来技術に示した
論理緩急方式を搭載する場合は、ステップモータ駆動
と、論理緩急の動作タイミングが課題となってくる。つ
まり、論理緩急動作は、通常10秒周期で規則正しく行う
のに対し、ストップウォッチやタイマ動作は、任意のタ
イミングで行われるからである。従って、両者の動作タ
イミングが一致するときは、論理緩急動作により駆動波
形が変化しステップモータが正常に回転しない結果を生
じてくるため、効率よく同時動作を避ける手段が必要と
なってくるのである。

〔発明の目的〕 本発明の目的は、プログラム処理の柔軟性を生かし、
論理緩急手段と、ステップモータ駆動手段の同時動作を
容易に避けることが可能な手段を提供し、適応範囲の広
い論理緩急付アナログ多機能時計を提供することにあ
る。

〔課題を解決するための手段〕

上記課題を解決するために、本発明は、論理緩急動作
を行う論理緩急手段とステップモータ駆動手段とを有す
る電子時計において、分周回路の出力信号と入力回路の
出力信号を入力して計時動作を行う計時回路と、計時回
路の出力信号を入力してステップモータを駆動するため
の駆動信号を出力するステップモータ駆動手段と、論理
緩急手段とステップモータ駆動手段の同時の動作を禁止
する起動制御手段と、を有する構成として、論理緩急手
段とステップモータ駆動手段の同時同座を避けて、ステ
ップモータの確実な動作を保証した。

〔作用〕

分周回路は、発振回路の出力信号を入力して分周す
る。入力回路は、修正信号を入力する。論理緩急手段
は、分周回路をセットまたはリセットすることにより論
理緩急動作を行う。ステップモータ駆動手段は、分周回
路の出力信号により動作する。

計時回路は、分周回路の出力信号と入力回路の出力信
号を入力して計時動作を行う。ステップモータ駆動手段
は、計時回路の出力信号を入力してステップモータを駆
動するための駆動信号を出力する。起動制御手段は、論
理緩急手段とステップモータ駆動手段の同時の動作を禁
止する。

また、本発明の電子時計は、以下に記載するように、
論理緩急手段とステップモータ駆動手段の同時の動作を
禁止した動作を行う。

１）ステップモータの駆動処理を行う際に、論理緩急手
段の動作信号の有無を検出することにより、同時動作が
避けられる。動作信号が発生している場合であっても、
論理緩急の動作時間は、通常短時間であるため、動作信
号が停止するまでステップモータの起動動作を待機する
手段により、起動遅延時間を最小限にすることができ
る。

２）論理緩急の動作処理を行う際に、ステップモータの
動作信号の有無を検出することにより、同時動作が避け
られる。ただし、動作信号が発生している場合であって
も、通常の使用状態でステップモータ駆動との重なる機
会がごく希であり、論理緩急動作を行わなくても一日の
歩度緩急に影響を及ぼさない場合は、論理緩急の起動動
作を無視する手段により動作処理を簡単にすることがで
きる。

３）高速ステップモータ駆動を比較的長時間行う仕様の
電子時計の様に、動作信号が連続的に発生している場合
であっても、論理緩急の起動周期をカウントする手段
と、動作信号停止後、カウント内容に従い、論理緩急の
起動手段を補正動作させる手段により、一日の歩度緩急
を調整することができる。

〔実施例〕

以下、本発明の実施例を図面をもとに詳細に説明す
る。

第１図は、本発明による電子時計のシステムブロック
図である。第１図における電子時計のシステムは、動作
処理手順がROM7に格納されており、ROM7の動作処理手順
を演算処理回路４が解読し、これにより他の周辺回路を
制御することにより動作が行われる。このようなシステ
ム構成にすることにより、ROM7の動作処理手順を変更す
るだけで多様化する消費者ニーズに短時間で対応するこ
とが可能である。第11図は、このROM7に格納されている
各動作処理手段の実施例を示している。

第１図において本発明の特徴である論理緩急手段10
と、ステップモータ駆動手段20は、演算処理回路４から
の制御信号により動作が行われる。論理緩急手段10は、
分周回路２の特定段のフリップフロップをセットまたは
リセットすることにより歩度緩急を行うものであり、ス
テップモータ駆動手段20は、輪列を介して表示針（図示
せず）を動作させるものである。

また、割込制御回路５は、分周回路２からのタイミン
グ信号および入力回路６からの入力信号により、演算処
理回路４に対し割込信号INTを発生するものである。こ
の割込信号INTとシステムクロック発生回路３の出力信
号により演算処理回路４は動作を開始し、そこから発生
される制御信号は、BUS9を介し各周辺回路に送られてい
る。このように割込動作を行うことにより、システムの
消費電流を低減させている。

第２図は、本発明の特徴の一つである論理緩急手段10
の機能ブロック図である。第２図において、分周回路２
の特定段のフリップフロップをセットまたはリセットす
るための論理緩急信号は、論理緩急回路130により作成
される。この論理緩急回路130は、分周回路２からのタ
イミング信号と緩急データレジスタ100からの緩急デー
タをもとに、起動手段120からの起動信号VCWにより動作
を開始するものである。起動手段120は、演算処理回路
４からBUS9を介し送られてくる制御信号から起動信号VC
Wを作成するものである。また、動作信号発生手段110
は、起動信号VCWが出力されている間、動作信号を発生
させ、演算処理回路４からのリクエストがあった場合
は、BUS9に動作信号を出力するよう動作するものであ
る。

次に第３図を用いてこの論理緩急手段10の詳細な動作
を説明する。第３図は、論理緩急手段10の回路実施例で
ある。緩急データレジスタ100は、ビットのレジスタ群1
01〜105より構成される。各レジスタへのデータの書き
込みは、演算処理回路４からのリード信号により、入力
回路６からBUS9に送られたデータを書き込むことにより
行われる。レジスタ群101〜105に記憶されたデータは、
論理緩急回路130に送られ、合計32通りの緩急動作を行
わせる事が可能である。起動手段120、動作信号発生手
段110は、フリップフロップ122、123、ゲート回路121、
３ステートバッファ124より構成される。論理緩急回路1
30の動作は、ゲート回路121の出力により、フリップフ
ロップ122、123にリセットをかけることにより行われ
る。この回路実施例に示す論理緩急回路130の論理緩急
タイミングは、分周回路２から出力される128Hz信号に
同期して動作が行われるため、起動信号VCWは、最大で1
28Hz2周期分出力されることになる。この起動信号VCWを
演算処理回路４からのリクエストがあった場合に、BUS9
に出力するのが３ステートバッファ124である。第６図
は、ゲート回路121の出力を“1"としフリップフロップ1
22、123にリセットをかける論理緩急処理ルーチンを示
すフローチャート図である。第６図に示すように、論理
緩急処理は、第11図に示した計時処理手段30の具体的実
施内容である、計時カウントと併用される。つまり、論
理緩急処理は、秒カウントを行った結果、60秒の分キャ
リーが発生した場合、または１秒桁が０になる場合とい
ったように、10秒周期で行われることになる。またこの
処理に使われる秒、分、時といった計時カウントに必要
なレジスタは、RAM8に内蔵することが可能である。

第４図は、本発明の別の特徴の一つであるステップモ
ータ駆動手段20の機能ブロック図である。第４図におい
て、表示針を駆動させるための波形は、モータ駆動波形
合成回路250により作成され、モータドライバ240により
出力される。モータ駆動波形を合成するためのタイミン
グ信号は、分周回路２より出力される基準クロックCL
と、更にその基準クロックCLを分周回路230により分周
した信号とが用いられる。第４図に示す起動手段210
は、演算処理回路４からBUS9を介し送られてくる制御信
号から起動信号MOTORを作成するものである。また、動
作信号発生手段200は、起動信号MOTORが出力されている
間、動作信号を発生させ、演算処理回路４からのリクエ
ストがあった場合は、BUS9に動作信号を出力するよう動
作するものである。

次に第５図を用いてステップモータ駆動手段20の詳細
な動作を説明する。第５図は、ステップモータ駆動手段
20の回路実施例である。モータ駆動波形合成回路250
は、主に正転駆動波形合成回路251と、逆転駆動波形合
成回路252、およびリセットパルス作成回路254より構成
される。ステップモータの正転、逆転駆動波形および合
成回路については、公知であるのでここでは省略する。
これらの駆動波形合成回路251、252で合成された信号
は、ゲート回路255、256を介し、モータドライバ240よ
り出力される。モータドライバ240から出力される駆動
波形が正転駆動波形であるか逆転駆動波形であるかは、
レジスタ212の値により決定されている。また、レジス
タ211は、モータ駆動波形合計回路250、および分周回路
230を動作させる起動信号MOTORを発生させる起動手段21
0である。また、レジスタ212も駆動波形を指定し、合成
回路を動作させる意味で起動手段210ともいうことがで
きる。この起動信号MOTORを演算処理回路４からのリク
エストがあった場合に、BUS9に出力するのが３ステート
バッファ213であり、これが動作信号発生手段200となっ
ている。レジスタ211は、リセットパルス作成回路254か
らのリセット信号によりリセットされている。リセット
パルス作成回路254は、駆動波形が出力された後にリセ
ットパルスを作成するため、起動信号MOTORは駆動波形
が出力されている間“1"を保持することになる。

最後に、本発明の別の特徴である起動制御手段31、32
について説明する。第11図に示すように論理緩急、およ
びステップモータのそれぞれの起動制御手段31、32は、
他の動作処理手段と同様にROM7に格納することが可能で
ある。第５図に示したように、ステップモータ駆動波形
は、分周回路２からのタイミング信号を基準として合成
されるのが一般的である。したがって、論理緩急動作
と、ステップモータ駆動動作が重なると、通常の合成波
形とはならず、ステップモータが正常に回転しない結果
を生ずる。起動制御手段31、32は、両者の同時駆動を避
ける手段であり、適切に優先順位を付けて動作処理を行
わせる手段である。

第７図は、論理緩急起動制御手段31の実施例を示すフ
ローチャート図である。第５図に示した３ステートバッ
ファ213の出力信号MOTORBUSYが“1"の間は、論理緩急動
作を待機し、“0"に変化した直後に起動信号VCWを“1"
とし、論理緩急動作を行わせている。このような論理緩
急の起動制御は、ステップモータ駆動が短時間で終了す
る場合に適しており、論理緩急動作の起動遅延時間を最
小限にすることができる。

第８図は、論理緩急起動制御手段31の別の実施例を示
すフローチャート図である。この実施例では、MOTORBUS
Y信号が“1"の場合は、論理緩急動作を無視するよう起
動制御を行っている。このような論理緩急の起動制御
は、ステップモータ駆動と、論理緩急動作の駆動の重な
りが実使用する上で希であり、１回の論理緩急動作を無
視しても１日の歩度緩急にさほど影響を与えない場合に
適しており、回路構成を簡単にすることができる。

第９図は、論理緩急起動制御手段31の別の実施例を示
すフローチャート図である。この実施例では、MOTORBUS
Y信号が“1"の場合は、カウント手段により論理緩急動
作の起動回数をカウントし、MOTORBUSY信号が“0"であ
る時に、まとめて論理緩急動作を行わせている。このよ
うな論理緩急の起動制御は、ステップモータ駆動が比較
的長い時間に連続的に行われるような場合に適してお
り、１日の歩度緩急量を確実に調整することができる。

第10図は、ステップモータ起動制御手段32の実施例を
示すフローチャート図である。第３図に示した３ステー
トバッファ124の出力信号VCWBUSYが“1"の間は、ステッ
プモータ駆動動作を待機し、“0"に変化した直後に起動
信号MOTORを“1"とし、ステップモータ駆動を行わせて
いる。このようなステップモータ駆動の起動制御は、論
理緩急動作が比較的短時間で終了するため、起動遅延時
間を最小限にすることができる。

〔発明の効果〕

本発明の電子時計は、分周回路の出力信号と入力回路
の出力信号を入力して計時動作を行う計時回路と、計時
回路の出力信号を入力してステップモータを駆動するた
めの駆動信号を出力するステップモータ駆動手段と、論
理緩急手段とステップモータ駆動手段の同時の動作を禁
止する起動制御手段と、を有する構成として、論理緩急
とステップモータ駆動との同時動作を容易に避けること
を可能とし、しかも効率よく両者の処理を行わせること
ができるため、任意のタイミングでステップモータ駆動
を行わせるような、論理緩急付アナログ多機能電子時計
を容易に実現することができるようになり、その効果は
非常に大きいものである。

【図面の簡単な説明】

第１図は、本発明による電子時計のシステムブロック
図、第２図は、論理緩急手段手段の機能ブロック図、第
３図は、論理緩急手段の回路実施例図、第４図は、ステ
ップモータ駆動手段の機能ブロック図、第５図は、ステ
ップモータ駆動手段の回路実施例図、第６図は、論理緩
急処理を示すフローチャート図、第７図は、論理緩急起
動制御手段の第１の実施例図、第８図は、論理緩急起動
制御手段の第２の実施例図、第９図は、論理緩急起動制
御手段の第３の実施例図、第10図は、ステップモータ起
動制御手段の実施例図、第11図は、ROMに格納された各
処理手段の実施例図を示している。 １……発振回路 ２……分周回路 ３……システムクロック発生回路 ４……演算処理回路 ５……割込制御回路 ６……入力回路 ７……ROM ８……RAM ９……BUS 10……論理緩急手段 20……ステップモータ駆動手段 30……計時処理手段 31……論理緩急起動制御手段 32……ステップモータ起動制御手段 33……入力処理手段 34……針位置データ処理手段 100〜105……緩急データレジスタ 110〜124……論理緩急の動作信号発生手段、および起動
手段 130〜146……論理緩急回路 200〜214……ステップモータの動作信号発生手段、およ
び起動手段 220……ゲート回路 230……分周回路 240……モータドライバ 250〜256……モータ駆動波形合成回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】発振回路と、前記発振回路の出力信号を入
   力して分周する分周回路と、修正信号を入力するための
   入力回路と、前記分周回路をセットまたはリセットする
   ことにより論理緩急動作を行う論理緩急手段と、前記分
   周回路の出力信号により動作するステップモータ駆動手
   段と、を有する電子時計において、 前記分周回路の出力信号と前記入力回路の出力信号を入
   力して計時動作を行う計時回路と、 前記計時回路の出力信号を入力してステップモータを駆
   動するための駆動信号を出力するステップモータ駆動手
   段と、 前記論理緩急手段と前記ステップモータ駆動手段の同時
   の動作を禁止する起動制御手段と、 を有することを特徴とする電子時計。
2. 【請求項２】前記起動制御手段は、前記論理緩急手段と
   前記ステップモータ駆動手段のいずれか一方が動作して
   いるときは、その動作が停止するまで他方の起動動作を
   禁止し、しかも、一方の動作終了後に他方の動作を開始
   する起動動作待機手段を有する請求項１記載の電子時
   計。
3. 【請求項３】前記起動制御手段は、前記論理緩急手段と
   前記ステップモータ駆動手段のいずれか一方が動作して
   いるときは、他方の起動動作を行わない起動動作発生停
   止手段を有する請求項１記載の電子時計。
4. 【請求項４】前記起動制御手段は、前記論理緩急手段と
   前記ステップモータ駆動手段のいずれか一方が動作して
   いるときにその動作の周期を計数する動作周期計数手段
   と、その動作が停止したときに前記動作周期計数手段の
   計数結果に基づいて前記論理緩急手段と前記ステップモ
   ータ駆動手段のうちの動作していなかった他方を動作さ
   せる補正動作手段を有する請求項１記載の電子時計。