JPH087568B2 - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH087568B2 JPH087568B2 JP60116712A JP11671285A JPH087568B2 JP H087568 B2 JPH087568 B2 JP H087568B2 JP 60116712 A JP60116712 A JP 60116712A JP 11671285 A JP11671285 A JP 11671285A JP H087568 B2 JPH087568 B2 JP H087568B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- memory
- order
- information
- image information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は一画面上に複数の独立した画像情報を表示可
能な表示装置に関する。
能な表示装置に関する。
［開示の概要］ 本明細書及び図面は、一画面上に複数の独立した画像
情報を表示可能な表示装置において、少なくとも２つの
独立した画像情報を表示可能な表示装置であつて、前記
画像情報を格納する少なくとも２つの表示メモリと、前
記表示の有効表示領域を指示するマスクメモリと、前記
画像情報の表示順序を決定する表示順序決定手段とを備
え、前記表示メモリに対応する各マスクメモリによつて
指示された前記表示メモリの領域を、前記表示順序決定
手段によつて決定され順序で表示するようにし、一画面
上に表示された複数の画面の表示順序を高速に変更可能
にした表示装置の技術を開示するものである。
情報を表示可能な表示装置において、少なくとも２つの
独立した画像情報を表示可能な表示装置であつて、前記
画像情報を格納する少なくとも２つの表示メモリと、前
記表示の有効表示領域を指示するマスクメモリと、前記
画像情報の表示順序を決定する表示順序決定手段とを備
え、前記表示メモリに対応する各マスクメモリによつて
指示された前記表示メモリの領域を、前記表示順序決定
手段によつて決定され順序で表示するようにし、一画面
上に表示された複数の画面の表示順序を高速に変更可能
にした表示装置の技術を開示するものである。
［従来の技術］ 従来、複数の画像情報を重ね合わせてCRT等に表示す
る場合、第１の方法としては、ソフトウエアの処理によ
りこれら画像の表示情報を目的とする表示順序に重ね合
わせた結果を一画面分の表示用メモリ上に作成し、CRT
等に表示していた。又、第２の方法としては、複数の独
立した画像情報毎に表示メモリを持ち、その表示メモリ
の重ね合わせの順序が回路により回路されており、その
順序に従つて各画像情報を重ね合わせることによりCRT
等に表示していた。しかし、前述の第１の手法では、ソ
フトウエアの処理に多くの時間を必要とし、重ね合わせ
の順序を入れ換えたり、例えばある画像の表示情報を上
下左右にずらしたりする場合、新しい重ね合わせの結果
の画面情報を作成するのに長い時間を要する。
る場合、第１の方法としては、ソフトウエアの処理によ
りこれら画像の表示情報を目的とする表示順序に重ね合
わせた結果を一画面分の表示用メモリ上に作成し、CRT
等に表示していた。又、第２の方法としては、複数の独
立した画像情報毎に表示メモリを持ち、その表示メモリ
の重ね合わせの順序が回路により回路されており、その
順序に従つて各画像情報を重ね合わせることによりCRT
等に表示していた。しかし、前述の第１の手法では、ソ
フトウエアの処理に多くの時間を必要とし、重ね合わせ
の順序を入れ換えたり、例えばある画像の表示情報を上
下左右にずらしたりする場合、新しい重ね合わせの結果
の画面情報を作成するのに長い時間を要する。
又、第２の手法では画像の重ね合わせの順序が固定さ
れていまつているため、重ね合わせの順序を入れ換える
ためには、その各画像の表示メモリを書き換えて、目的
の重ね合わせ面になる様にする必要があり、これは大量
の情報を書き換えるため多くの処理時間を要する。
れていまつているため、重ね合わせの順序を入れ換える
ためには、その各画像の表示メモリを書き換えて、目的
の重ね合わせ面になる様にする必要があり、これは大量
の情報を書き換えるため多くの処理時間を要する。
この様に従来の技術では、一画面上に複数の独立した
画像表示を行う多重画面表示で、各画像の重ね合わせ順
序を入れ換えたり、重ね合わせられた各画像にさらに画
像を生成、消滅させるには多くの時間を要するという欠
点があつた。
画像表示を行う多重画面表示で、各画像の重ね合わせ順
序を入れ換えたり、重ね合わせられた各画像にさらに画
像を生成、消滅させるには多くの時間を要するという欠
点があつた。
［発明が解決しようとする問題点］ 本発明は上記従来例に鑑みてなされたもので、任意の
複数の独立した画像情報のそれぞれを、重ね合わせ順序
と、その画像情報の表示を有効にするか無効にするかを
画素毎に指示するマスク情報とに基づいて、表示装置の
画面上に重ね合わせて表示できる表示制御装置を提供す
ることを目的とする。
複数の独立した画像情報のそれぞれを、重ね合わせ順序
と、その画像情報の表示を有効にするか無効にするかを
画素毎に指示するマスク情報とに基づいて、表示装置の
画面上に重ね合わせて表示できる表示制御装置を提供す
ることを目的とする。
［問題点を解決するための手段］ 上記目的を達成するために本発明の表示制御装置は以
下のような構成を備える。即ち、 少なくとも２つの独立した画像情報を表示装置に表示
可能な表示制御装置であって、 独立した画像情報をそれぞれ格納する少なくとも２つ
の表示メモリと、 前記表示メモリのそれぞれの記憶された画像情報の重
ね合わせ順序を決定するための順序データを記憶するメ
モリと、 前記表示メモリのそれぞれに対応して設けられ、対応
する表示メモリの画像情報の表示を有効にする無効にす
るかを画素毎に指示するマスク情報を記憶するマスクメ
モリと、 前記メモリに記憶された順序データに従って前記表示
メモリのそれぞれに記憶された画像情報の重ね合わせ順
序及び前記マスクメモリよりのマスク情報の出力順序を
決定する表示順序決定手段と、 前記表示順序決定手段で決定された重ね合わせ順序と
前記マスク情報とに基づいて、各表示メモリに格納され
ている画像情報を前記表示装置に供給する供給手段とを
備える。
下のような構成を備える。即ち、 少なくとも２つの独立した画像情報を表示装置に表示
可能な表示制御装置であって、 独立した画像情報をそれぞれ格納する少なくとも２つ
の表示メモリと、 前記表示メモリのそれぞれの記憶された画像情報の重
ね合わせ順序を決定するための順序データを記憶するメ
モリと、 前記表示メモリのそれぞれに対応して設けられ、対応
する表示メモリの画像情報の表示を有効にする無効にす
るかを画素毎に指示するマスク情報を記憶するマスクメ
モリと、 前記メモリに記憶された順序データに従って前記表示
メモリのそれぞれに記憶された画像情報の重ね合わせ順
序及び前記マスクメモリよりのマスク情報の出力順序を
決定する表示順序決定手段と、 前記表示順序決定手段で決定された重ね合わせ順序と
前記マスク情報とに基づいて、各表示メモリに格納され
ている画像情報を前記表示装置に供給する供給手段とを
備える。
［作用］ 以上の構成において、独立した画像情報をそれぞれ格
納する少なくとも２つの表示メモリのそれぞれに記憶さ
れた画像情報の重ね合わせ順序を決定するための順序デ
ータメモリに記憶しておき、その表示メモリのそれぞれ
に対応して設けられ、対応する表示メモリの画像情報の
表示を有効にするか無効にするかを画素毎に指示するマ
スク情報をマスクメモリに記憶する。そのメモリに記憶
された順序データに従って表示メモリのそれぞれに記憶
された画像情報の重ね合わせ順序及びマスクメモリより
のマスク情報の出力順序を決定し、その決定された重ね
合わせ順序とマスク情報とに基づいて、各表示メモリに
格納されている画像情報を表示装置に供給することによ
り、表示メモリのそれぞれの画像情報をその重ね合わせ
順序とマスク情報とに従って表示するように動作する。
納する少なくとも２つの表示メモリのそれぞれに記憶さ
れた画像情報の重ね合わせ順序を決定するための順序デ
ータメモリに記憶しておき、その表示メモリのそれぞれ
に対応して設けられ、対応する表示メモリの画像情報の
表示を有効にするか無効にするかを画素毎に指示するマ
スク情報をマスクメモリに記憶する。そのメモリに記憶
された順序データに従って表示メモリのそれぞれに記憶
された画像情報の重ね合わせ順序及びマスクメモリより
のマスク情報の出力順序を決定し、その決定された重ね
合わせ順序とマスク情報とに基づいて、各表示メモリに
格納されている画像情報を表示装置に供給することによ
り、表示メモリのそれぞれの画像情報をその重ね合わせ
順序とマスク情報とに従って表示するように動作する。
［実施例］ この問題を解決する一手段として、例えば第１図に示
す実施例の表示装置は、画像情報を格納する表示メモリ
12,22,32と、前記表示メモリの有効表示領域を指示する
マスクメモリ11,21,31と、前記画像情報の表示順序を決
定する表示順序決定手段としてマトリクス回路30を備え
る。
す実施例の表示装置は、画像情報を格納する表示メモリ
12,22,32と、前記表示メモリの有効表示領域を指示する
マスクメモリ11,21,31と、前記画像情報の表示順序を決
定する表示順序決定手段としてマトリクス回路30を備え
る。
かかる第１図の構成において、表示メモリ12,22,32に
対応する各マスクメモリ11,21,31によつて表示された表
示メモリ12,22,32の有効領域をマトリクス回路30によっ
て決定された表示順序で表示部43に送出し表示する。
対応する各マスクメモリ11,21,31によつて表示された表
示メモリ12,22,32の有効領域をマトリクス回路30によっ
て決定された表示順序で表示部43に送出し表示する。
以下、添付図面に従つて本発明の実施例を詳細に説明す
る。
る。
［表示装置の構成図（第１図）］ 第１図は本発明に係る一実施例の表示装置の構成図を
示したもので、この例では３画面を表示する場合の構成
を示している。
示したもので、この例では３画面を表示する場合の構成
を示している。
図中10は装置全体を制御する制御部で、マイクロプロ
セツサ100はROM101、RAM102等を備えている。11,21,31
は各画面に対応したマスクメモリ、12,22,32は各画面に
対応した表示メモリで、これらはいずれも各メモリの１
ビツトが画面の１ビツトに対応し、各表示メモリ12,22,
32のビツトが１のときはそのドツトが点灯し、ビツトが
０のときは消灯するようになつていて、各々のメモリは
画面のドツトサイズ分の容量を有している。また各マス
クメモリ11,21,31のビツトが１のときはその画面より下
の画面の情報を有効にし、０のときは下の画面の情報を
無効にして、その画面の表示情報を有効にすることを意
味している。
セツサ100はROM101、RAM102等を備えている。11,21,31
は各画面に対応したマスクメモリ、12,22,32は各画面に
対応した表示メモリで、これらはいずれも各メモリの１
ビツトが画面の１ビツトに対応し、各表示メモリ12,22,
32のビツトが１のときはそのドツトが点灯し、ビツトが
０のときは消灯するようになつていて、各々のメモリは
画面のドツトサイズ分の容量を有している。また各マス
クメモリ11,21,31のビツトが１のときはその画面より下
の画面の情報を有効にし、０のときは下の画面の情報を
無効にして、その画面の表示情報を有効にすることを意
味している。
30は上記３画面分の表示メモリとマスクメモリの表示
順序、即ち重ね合わせ順序を決定するマトリクス回路
で、ｎ画面が表示可能な場合にはｎ×ｎビツト、本例の
３画面の場合には３×３ビツトのメモリ33を有し、上記
３画面分のマスク情報ビツト（M1,M2,M3）、表示情報ビ
ツト（P1,P2,P3）を入れ変えて３画面分の出力（AM1〜A
M3,AP1〜AP3）を出力する。41,42は重ね合わせ回路、43
はCRT等の表示部、60はメモリ33を書き換えるバスライ
ンである。
順序、即ち重ね合わせ順序を決定するマトリクス回路
で、ｎ画面が表示可能な場合にはｎ×ｎビツト、本例の
３画面の場合には３×３ビツトのメモリ33を有し、上記
３画面分のマスク情報ビツト（M1,M2,M3）、表示情報ビ
ツト（P1,P2,P3）を入れ変えて３画面分の出力（AM1〜A
M3,AP1〜AP3）を出力する。41,42は重ね合わせ回路、43
はCRT等の表示部、60はメモリ33を書き換えるバスライ
ンである。
いま３×３の変換マトリクスを（Aij）で表わすと、 今、例えば、（Iij）を とすると、AP1＝P2,AP2＝P1,AP3＝P3となり重ね合わせ
順序をP2,P1,P3の順序で行なう様に、重ね合わせ回路4
1,42に出力した事になる。同様の変換は（M1,M2,M3）→
（AM1,AM2,AM3）に対しても行なわれる。
順序をP2,P1,P3の順序で行なう様に、重ね合わせ回路4
1,42に出力した事になる。同様の変換は（M1,M2,M3）→
（AM1,AM2,AM3）に対しても行なわれる。
第２図は上記重ね合わせ順序で表示した画面の一例を
示したもので、上記の順序に従いP3の情報を表示する画
面13、P1の情報を表示する画面14、P2の情報を表示する
画面15の順に表示されている。
示したもので、上記の順序に従いP3の情報を表示する画
面13、P1の情報を表示する画面14、P2の情報を表示する
画面15の順に表示されている。
［マトリクス回路の説明（第１図）（第３図）］ 第３図は上記のマトリクス演算を実現するマトリクス
回路30の例である。図中、A11〜A33は３×３のマトリク
スを記憶するメモリ33の各１ビツトを示し、入力P1,P2,
P3は３画面分の表示メモリ12,22,32からの入力、AP1,AP
2,AP3が入れ換え後の３画面の出力データである。300〜
308はANDゲート回路、309〜311はORゲート回路である。
また各マスクメモリ11,21,31よりの入力情報M1,M2,M3も
第３図の回路と全く同様の回路構成の回路により変換さ
れ、前述と同様の変換マトリクス（Aij）の場合はAM1＝
M2,AM2＝M1,AM3＝M3となる。
回路30の例である。図中、A11〜A33は３×３のマトリク
スを記憶するメモリ33の各１ビツトを示し、入力P1,P2,
P3は３画面分の表示メモリ12,22,32からの入力、AP1,AP
2,AP3が入れ換え後の３画面の出力データである。300〜
308はANDゲート回路、309〜311はORゲート回路である。
また各マスクメモリ11,21,31よりの入力情報M1,M2,M3も
第３図の回路と全く同様の回路構成の回路により変換さ
れ、前述と同様の変換マトリクス（Aij）の場合はAM1＝
M2,AM2＝M1,AM3＝M3となる。
このマトリクス回路30によりA11＝A33の値に応じて、
３画面分の入力情報P1,M1、P2,M2、P3,M3は順序が入れ
換えられ、AP1,AM1,AP2,AM2,AP3,AM3となつて出力され
る。AP1,AM1は最も下になる画面であるため、それより
下の面の情報の有効、無効を決めるAM1の信号は不要で
ある。
３画面分の入力情報P1,M1、P2,M2、P3,M3は順序が入れ
換えられ、AP1,AM1,AP2,AM2,AP3,AM3となつて出力され
る。AP1,AM1は最も下になる画面であるため、それより
下の面の情報の有効、無効を決めるAM1の信号は不要で
ある。
41は第１面にAP1の上に第２面を重ねた情報（（AP1∩
AM2）∪AP2）を作り、又42はさらにその上に第３面を重
ねた情報（（AP1∩AM2）∪AP2）∩AM3）∪AP3）を作
り、表示部43に送る重ね合わせ回路である。この様にし
て、表示部43には目的の順序で重ね合わせられた表示情
報が送られる。
AM2）∪AP2）を作り、又42はさらにその上に第３面を重
ねた情報（（AP1∩AM2）∪AP2）∩AM3）∪AP3）を作
り、表示部43に送る重ね合わせ回路である。この様にし
て、表示部43には目的の順序で重ね合わせられた表示情
報が送られる。
一方、制御部10は51,52,52のデータバスを通じて３つ
の表示メモリ12,22,32及びマスクメモリ11,21,31を読み
書きでき表示部の表示内容を変更する事ができる。又、
60のデータバスを通じて第３図のマトリクス回路30のメ
モリ33のマトリクス情報A11〜A33を書き換える事がで
き、その事により前述した作用に基づき画面の重ね合わ
せ順序即ち表示順序を変更する事ができる。
の表示メモリ12,22,32及びマスクメモリ11,21,31を読み
書きでき表示部の表示内容を変更する事ができる。又、
60のデータバスを通じて第３図のマトリクス回路30のメ
モリ33のマトリクス情報A11〜A33を書き換える事がで
き、その事により前述した作用に基づき画面の重ね合わ
せ順序即ち表示順序を変更する事ができる。
［制御部の動作フローチヤートの説明（第１図）（第４
図）］ 第４図は制御部10の動作フローチヤートを示したもの
で、例えば図示しない入力部等よりの入力情報により動
作が開始される。まずステツプS1で入力した情報が画面
の表示データの変更情報かどうかをみる。変更情報のと
きはステツプS2に進み対応する画面の表示メモリ（12,2
2,32のいずれか）を変更する。一方、ステツプS1で表示
データの変更できないときはステツプS3に進み、画面の
生成又は消去の指示かどうかをみる。その場合はステツ
プS4に進み、対応する画面のマスクメモリ（11,21,31の
いずれか）を書き換える。ステツプS3でそれ以外の指示
のときはステツプS5に進み、画面の表示位置の変更かを
みる。そうでなければステツプS6に進み対応するその他
の処理を行う、表示市の変更指示のときはステツプS7に
進みマトリクス回路30のメモリ33の変更マトリクスの内
容をバス60を通して書き換えて画面の重ね合わせ順序を
決定する。
図）］ 第４図は制御部10の動作フローチヤートを示したもの
で、例えば図示しない入力部等よりの入力情報により動
作が開始される。まずステツプS1で入力した情報が画面
の表示データの変更情報かどうかをみる。変更情報のと
きはステツプS2に進み対応する画面の表示メモリ（12,2
2,32のいずれか）を変更する。一方、ステツプS1で表示
データの変更できないときはステツプS3に進み、画面の
生成又は消去の指示かどうかをみる。その場合はステツ
プS4に進み、対応する画面のマスクメモリ（11,21,31の
いずれか）を書き換える。ステツプS3でそれ以外の指示
のときはステツプS5に進み、画面の表示位置の変更かを
みる。そうでなければステツプS6に進み対応するその他
の処理を行う、表示市の変更指示のときはステツプS7に
進みマトリクス回路30のメモリ33の変更マトリクスの内
容をバス60を通して書き換えて画面の重ね合わせ順序を
決定する。
なお本実施例では３画面の場合について説明したがこ
れに限定されるものではない。また各マスクメモリは表
示用メモリと同じ構成であるとして説明したが、表示画
面上のライン数またはカラム数によつて指定するように
しても良い。
れに限定されるものではない。また各マスクメモリは表
示用メモリと同じ構成であるとして説明したが、表示画
面上のライン数またはカラム数によつて指定するように
しても良い。
［発明の効果］ 以上説明したように本発明によれば、任意の複数の独
立した画像情報のそれぞれを、それらの画像情報の重ね
合わせ順序と、画像情報の表示を有効にするか無効にす
るか画素毎に指示するマスク情報とに基づいて、表示装
置の画面上に重ね合わせて表示でき、その重ね合わせ順
序がどのように変更されても所望の画像を表示できると
いう効果がある。
立した画像情報のそれぞれを、それらの画像情報の重ね
合わせ順序と、画像情報の表示を有効にするか無効にす
るか画素毎に指示するマスク情報とに基づいて、表示装
置の画面上に重ね合わせて表示でき、その重ね合わせ順
序がどのように変更されても所望の画像を表示できると
いう効果がある。
第１図は本発明の一実施例の表示装置の構成図、 第２図は表示の一例を示す図、 第３図はマトリクス回路図、 第４図は制御部の動作を示すフローチヤート図である。 図中、10……制御部、11,21,31……マスクメモリ、12,2
2,32……表示メモリ、30……マトリクス回路、33……メ
モリ、41,42……重ね合わせ回路、43……表示部、300〜
308……ANDゲート回路、309〜311……ORゲート回路であ
る。
2,32……表示メモリ、30……マトリクス回路、33……メ
モリ、41,42……重ね合わせ回路、43……表示部、300〜
308……ANDゲート回路、309〜311……ORゲート回路であ
る。
Claims (1)
- 【請求項１】少なくとも２つの独立した画像情報を表示
装置に表示可能な表示制御装置であって、 独立した画像情報をそれぞれ格納する少なくとも２つの
表示メモリと、 前記表示メモリのそれぞれに記憶された画像情報の重ね
合わせ順序を決定するための順序データを記憶するメモ
リと、 前記表示メモリのそれぞれに対応して設けられ、対応す
る表示メモリの画像情報の表示を有効にするか無効にす
るかを画素毎に指示するマスク情報を記憶するマスクメ
モリと、 前記メモリに記憶された順序データに従って前記表示メ
モリのそれぞれに記憶された画像情報の重ね合わせ順序
及び前記マスクメモリよりのマスク情報の出力順序を決
定する表示順序決定手段と、 前記表示順序決定手段で決定された重ね合わせ順序と前
記マスク情報とに基づいて、各表示メモリに格納されて
いる画像情報を前記表示装置に供給する供給手段とを備
え、 前記表示メモリのそれぞれの画像情報を前記表示順序決
定手段によって決定された重ね合わせ順序と前記マスク
情報とに従って表示するようにしたことを特徴とする表
示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60116712A JPH087568B2 (ja) | 1985-05-31 | 1985-05-31 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60116712A JPH087568B2 (ja) | 1985-05-31 | 1985-05-31 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61275792A JPS61275792A (ja) | 1986-12-05 |
| JPH087568B2 true JPH087568B2 (ja) | 1996-01-29 |
Family
ID=14693944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60116712A Expired - Lifetime JPH087568B2 (ja) | 1985-05-31 | 1985-05-31 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087568B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2555325B2 (ja) * | 1986-08-30 | 1996-11-20 | キヤノン株式会社 | 表示装置 |
| JP2556493B2 (ja) * | 1986-12-24 | 1996-11-20 | キヤノン株式会社 | 情報処理装置 |
| JP2556494B2 (ja) * | 1986-12-24 | 1996-11-20 | キヤノン株式会社 | 情報処理装置 |
| JPH01153598U (ja) * | 1988-04-18 | 1989-10-23 | ||
| JPH0227483A (ja) * | 1988-07-18 | 1990-01-30 | Canon Inc | 画像編集装置 |
| JPH02126193U (ja) * | 1989-03-27 | 1990-10-17 | ||
| JP2001255862A (ja) | 2000-03-10 | 2001-09-21 | Seiko Epson Corp | オーバレイ画像処理装置およびオーバレイ画像表示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5895787A (ja) * | 1981-12-03 | 1983-06-07 | 富士通株式会社 | 画像表示装置 |
| JPS59202536A (ja) * | 1983-04-30 | 1984-11-16 | Nec Home Electronics Ltd | コピ−デ−タ制御回路 |
| JPS60170894A (ja) * | 1984-02-15 | 1985-09-04 | 三菱電機株式会社 | 画像表示装置 |
-
1985
- 1985-05-31 JP JP60116712A patent/JPH087568B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61275792A (ja) | 1986-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10143129A (ja) | 図形画像表示装置及び図形画像表示方法 | |
| JPH087568B2 (ja) | 表示制御装置 | |
| JP3477666B2 (ja) | 画像表示制御装置 | |
| JP2568217B2 (ja) | 文字処理装置 | |
| JP2757337B2 (ja) | マルチウインド表示装置 | |
| JPH09128198A (ja) | 複数画像表示方法 | |
| JP2002258827A (ja) | 画像表示装置 | |
| JPS6035075B2 (ja) | Ｃｒｔ表示装置 | |
| JP2635426B2 (ja) | 背景色表示処理装置 | |
| JP2594269B2 (ja) | 重畳領域表示装置 | |
| JP2858831B2 (ja) | ビットマップ表示方式 | |
| JPH05130504A (ja) | 画像表示制御装置 | |
| JPS6118549Y2 (ja) | ||
| JPS59202536A (ja) | コピ−デ−タ制御回路 | |
| JPS62198908A (ja) | 数値制御装置における描画方法 | |
| JP2000098996A (ja) | 画像表示装置 | |
| JPS62147482A (ja) | カ−ソル制御装置 | |
| JPH05216453A (ja) | ウィンドウ表示制御方法および装置 | |
| JP3012445B2 (ja) | イメージデータ出力処理方法および装置 | |
| JPS62141588A (ja) | マルチウインドウ表示方式 | |
| JPH0810424B2 (ja) | グラフイツクス表示装置 | |
| JPH0695651A (ja) | Ｃｒｔコントロール装置 | |
| JPS6339294U (ja) | ||
| JP2001083958A (ja) | 画像処理装置 | |
| JPS60100268A (ja) | 簡易動画擬似実行方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |