JPS61275792A

JPS61275792A - 表示制御装置

Info

Publication number: JPS61275792A
Application number: JP60116712A
Authority: JP
Inventors: 孝行藤田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1985-05-31
Filing date: 1985-05-31
Publication date: 1986-12-05
Anticipated expiration: 2011-01-29
Also published as: JPH087568B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野Ｊ本発明は一画面上に複数の独立した画像情報を表示可能
な表示装置に関する。

［開示の概要］本明細書及び図面は、一画面上に複数の独立した画像情
報を表示可能な表示装置において、少なくとも２つの独
立した画像情報を表示可能な表示装置であって、前記画
像情報を格納する少なくとも２つの表示メモリと、前記
表示メモリの有効表示領域を指示するマスクメモリと、
前記画像情報の表示順序を決定する表示順序決定手段と
を備え、前記表示メモリに対応する各マスクメモリによ
って指示された前記表示メモリの領域を、前記表示順序
決定手段によって決定された順序で表示するようにし、
一画面上に表示された複数の画面の表示順序を高速に変
更可能にした表示装置の技術を開示するものである。

［従来の技術Ｊ従来、複数の画像情報を重ね合わせてＣＲＴ等に表示す
る場合、第１の方法としては、ソフトウェアの処理によ
りこれら画像の表示情報を目的とする表示順序に重ね合
わせた結果を一画面分の表示用メモリ上に作成し、ＣＲ
Ｔ等に表示していた。又、第２の方法としては、複数の
独立した画像情報毎に表示メモリを持ち、その表示メモ
リの重ね合わせの順序が回路により固定されており、そ
の順序に従って各画像情報を重ね合わせることによりＣ
’ＲＴ等に表示していた。しかし、前述の第１の手法で
は、ソフトウェアの処理に多くの時間を必要とし、重ね
合わせの順序を入れ換えたり、例えばある画像の表示情
報を上下左右にずらしたすする場合、新しい重ね合わせ
の結果の画面情報を作成するのに長い時間を要する。

又、第２の手法では画像の重ね合わせの順序が固定され
てしまっているため、重ね合わせの順序を入れ換えるた
めには、その各画像の表示メモリを書き換えて、目的の
重ね合わせ面になる様にする必要があり、これは大量の
情報を書き換えるため多くの処理時間を要する。

この様に従来の技術では、一画面上に複数の独立した画
像表示を行う多重画面表示で、各画像の重ね合わせ順序
を入れ換えたり、重ね合わせられた各画像にさらに画像
を生成、消滅させるには多くの時間を要するという欠点
があった。

［発明が解決しようとする問題点］本発明は上記従来例に鑑みてなされたもので、一画面上
に表示された複数の画面の表示順序を高速に変更可能に
した表示装置を提供することにある。

Ｌ問題点を解決するための手段］この問題を解決する一手段として、例えば第１図に示す
実施例の表示装置は、画像情報を格納する表示メモリ１
２，２２．３２と、前記表示メモリの有効表示領域を指
示するマスクメモリ１１゜２１．３１と、前記画像情報
の表示順序を決定する表示順序決定手段としてのマトリ
クス回路３０を備える。

［作用Ｊかかる第１図の構成において１表示メモリ１２．２２．
３２に対応する各マスクメモリ１１．２１．３１によっ
て指示された表示メモリ１２．２２．３２の有効領域を
、マトリクス回路３０によって決定された表示順序で表
示部４３に送出し表示する。

［実施例」以下、添付図面に従って本発明の実施例を詳細に説明す
る。

［表示装置の構成図（第１図）］第１図は本発明に係る一実施例の表示装置の構成図を示
したもので、この例では３画面を表示する場合の構成を
示している。

図中１０は装置全体を制御する制御部で、マイクロプロ
セッサ１００やＲＯＭＩ　０１、ＲＡＭＩＯ２等を備え
ている。１１，２１．３１は各画面に対応したマスクメ
モリ、１２，２２．３２は各画面に対応した表示メモリ
で、これらはいずれも各メモリの１ビツトが画面の１ビ
ツトに対応し、各表示メモリ１２，２２．３２のビット
が１のときはそのドツトが点灯し、ビットが０のときは
消灯するようになっていて、各々のメモリは画面のドツ
トサイズ分の容量を有している。また各マスクメモリ１
１，２１．３１のビットが１のときはその画面より下の
画面の情報を有効にし、Ｏのときは下の画面の情報を無
効にして、その画面の表示情報を有効にすることを意味
している。

３０は上記３画面分の表示メモリとマスクメモリの表示
順序、即ち重ね合わせ順序を決定するマトリクス回路で
、ｎ画面が表示可能な場合にはｎＸｎビット、本例の３
画面の場合には３×３ビツトのメモリ３３を有し、上記
３画面分のマスク情報ビット（Ｍｚ　、　Ｍ２　、　Ｍ
３　）　、表示情報ピッ）　（Ｐｘ　、Ｐ２　、Ｐ３）
を入れ換えて３画面分の出力（Ａ　Ｍ　ｚ〜ＡＭ３．Ａ
Ｐｘ〜ＡＰ３）を出力　　　　゛する。４１．４２は重
ね合わせ回路、４３はＣＲＴ等の表示部、６０はメモリ
３３を書き換えるパスラインである。

いま３×３の変換マトリクスを（Ａｉｊ）で表わすと、今、例えば（Ａｉｊ）をとすると、ＡＰＩ　＝Ｐ２　、Ａｒ１　＝Ｐｘ　、ＡＰ
３＝Ｐ３となり重ね合わせ順序をＰ２　＊　Ｐ　ｘ　ｒ
　Ｐ　３の順序で行なう様に１重ね合わせ回路４１．４
２に出力した事になる。同様の変換はＣＭｘ、Ｍ２、Ｍ
３）→（ＡＭｔ　、ＡＭ２　、ＡＭ３　）に対しても行
なわれる。

第２図は上記重ね合わせ順序で表示した画面の一例を示
したもので、上記の順序に従いＰ３の情報を表示する画
面１３．Ｐｘの情報を表示する画面１４、Ｐ２の情報を
表示する画面１５の順に表示されている。

［マトリクス回路の説明（第１図）（第３図）］第３図
は上記マトリクス演算を実現するマトリクス回路３０の
例である。図中、Ａ１１〜Ａ３３は３×３のマトリクス
を記憶するメモリ３３の各１ビツトを示し、入力Ｐ１．
Ｐ２．Ｐ３は３画面分の表示メモリ１２，２２．３２か
らの入力。

ＡＰｚ　、Ａｒ１　、Ａｒ１が入れ換え後の３画面の出
力データである。３００〜３０８はＡＮＤゲート回路、
３０９〜３１１はＯＲゲート回路である。また各マスク
メモリ１１，２１．３１よりの入力情報Ｍ　１　＋　Ｍ
　２１　Ｍ　３も第３図の回路と全く同様の回路構成の
回路により変換され、前述と同様の変換マトリクス（ａ
ｔｊ）の場合はＡＭｌ　＝Ｍ２　、ＡＭ２　＝Ｍ１．Ａ
Ｍ３　＝Ｍ３となる。

このマトリクス回路３０によりＡ１１〜Ａ３３の個に応
じて、３画面分の入力情報Ｐ１．Ｍｌ。

Ｐ２．Ｍ２、Ｐ３．Ｍ３は順序が入れ換えられ、Ａ　Ｐ
　ｘ　　＋　Ａ　Ｍ　ｘ　　＋　Ａ　Ｐ　２　１　Ａ　
Ｍ　２　１　Ａ　Ｐ　３＋Ａ　Ｍ　３となって出力され
る。　Ａｐｌ　、ＡＭＰは最も下になる画面であるため
、それより下の面の情報の有効、黒効を決めるＡＭ、の
信号は不要である。

４１は第１面のＡＰｌの上に第２面を重ねた情報（Ａ　
Ｐ　Ｉ　　Ａ　Ｐ　２　）　　Ａ　Ｐ　２を作り、又４
２はさらにその上に第３面を重ねた情報（（ＡＰＩＡＭ
２　）　　Ａｒ１　）　　ＡＭ３　）　　Ａｒ１を作り
、表示部４３に送る重ね合わせ回路である。この様にし
て、表示部４３には目的の順序で重ね合わせられた表示
情報が送られる。

一方、制御部１０は５１，５２．５３のデータバスを通
じて３つの表示メモリ１２，２２．３２及びマスクメモ
リ１１，２１．３１を読み書きでき表示部の表示内容を
変更する事ができる。又、６０のデータバスを通じて第
３図のマトリクス回路３０のメモリ３３のマトリクス情
報ＡＬＬ〜Ａ３３を書き換える事ができ、その事により
前述した作用に基づき画面の重ね合わせ順序即ち表示順
序を変更する事ができる。

［制御部の動作フローチャートの説明（第１図）（第４図）］第４図は制御部１０の動作フローチャートを示したもの
で、例えば図示しない入力部等よりの入力情報により動
作が開始される。まずステップＳ１で入力した情報が画
面の表示データの変更情報かどうかをみる。変更情報の
ときはステップＳ２に進み対応する画面の表示メモリ（
１２，２２゜３２のいずれか）を変更する。一方、ステ
ップＳ１で表示データの変更でないときはステップＳ３
に進み１画面の生成又は消去の指示かどうかをみる。そ
の場合はステップＳ４に進み、対応する画面のマスクメ
モリ（１１，２１，３１のいずれか）を書き換、える、
ステップＳ３でそれ以外の指示のときはステップＳ５に
進み、画面の表示位置の変更かをみる。そうでなければ
ステップＳ６に進み対応するその他の処理を行う、表示
位置の変更指示のときはステップＳ７に進みマトリクス
回路３０のメモリ３３の変換マトリクスの内容をバス６
０を通して書き換えて画面の重ね合わせ順序を決定する
。

なお本実施例では３画面の場合について説明したがこれ
に限定されるものでない。また各マスクメモリは表示用
メモリと同じ構成であるとして説明したが、表示画面上
のライン数またはカラム数によって指定するようにして
も良く、また表示用メモリのアドレスによって表示メモ
リの有効、無効を指示するようにしても良い。

［発明の効果」以上説明したように本発明によれば、極めて容易に且つ
高速に、各表示画面の表示順序を変更する事ができると
いう効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の表示装置の構成図、第２図は表示の一例を示す図、第３図はマトリクス回路図、第４図は制御部の動作を示すフローチャート図である。図中、１０・・・制御部、１１，２１．３１・・・マス
クメモリ、１２，２２．３２・・・表示メモリ、３０・
・・マトリクス回路、３３・・・メモリ、４１．４２・
・・重ね合わせ回路、４３・・・表示部、３００〜３０
８・・・ＡＮＤゲート回路、３０９〜３１１・・・ＯＲ
ゲート回路である。

Claims

【特許請求の範囲】

（１）少なくとも２つの独立した画像情報を表示可能な
表示装置であつて、前記画像情報を格納する少なくとも
２つの表示メモリと、前記表示メモリの有効表示領域を
指示するマスクメモリと、前記画像情報の表示順序を決
定する表示順序決定手段とを備え、前記表示メモリに対
応する各マスクメモリによつて指示された前記表示メモ
リの領域を、前記表示順序決定手段によつて決定された
順序で表示するようにしたことを特徴とする表示装置。
（２）表示順序決定手段は、表示順序を決定するｎ次の
正方行列情報を格納する格納手段を備え、前記格納手段
は書き換え可能であることを特徴とする特許請求の範囲
第１項記載の表示装置。
（３）格納手段のｎ次の正方行列の次数は、表示メモリ
の数に対応していることを特徴とする特許請求の範囲第
２項記載の表示装置。