JPH087638B2 - １／２ Ｖｃｃ発生回路 - Google Patents
１／２ Ｖｃｃ発生回路Info
- Publication number
- JPH087638B2 JPH087638B2 JP1085945A JP8594589A JPH087638B2 JP H087638 B2 JPH087638 B2 JP H087638B2 JP 1085945 A JP1085945 A JP 1085945A JP 8594589 A JP8594589 A JP 8594589A JP H087638 B2 JPH087638 B2 JP H087638B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- channel mos
- mos transistor
- vcc
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、1/2Vcc発生回路に関するものである。
［従来の技術］ 第４図は、従来の1/2Vcc発生回路の回路図である。
図において（１）は400KΩ前後の高抵抗、（２）はコン
デンサ、（３）（５）はＮチャンネルMOSトランジスタ
（以下NchTrという）、（４）（６）はＰチャンネルMOS
トランジスタ（以下PchTrという）、（７）は出力であ
る。
デンサ、（３）（５）はＮチャンネルMOSトランジスタ
（以下NchTrという）、（４）（６）はＰチャンネルMOS
トランジスタ（以下PchTrという）、（７）は出力であ
る。
次に動作について説明する。NchTr（５）のゲートの電
位VG5は、 VG5＝1/2Vcc＋Vthn となっている。ここでVthnはNchTrのスレッショールド
電圧（しきい値）である。また、PchTr（６）のゲート
の電位VG6は、 VG6＝1/2Vcc−Vthp である。ここでVthpはPchTrのスレッショールド電圧
（しきい値）である。
位VG5は、 VG5＝1/2Vcc＋Vthn となっている。ここでVthnはNchTrのスレッショールド
電圧（しきい値）である。また、PchTr（６）のゲート
の電位VG6は、 VG6＝1/2Vcc−Vthp である。ここでVthpはPchTrのスレッショールド電圧
（しきい値）である。
出力（７）の電圧をVoutとすると Vout＝1/2Vccのときは、NchTr（５）及びPchTr（６）と
がOFFしている。
がOFFしている。
Vout＞1/2VccとなるとPchTr（６）はONするので、Vout
の値は下がり、1/2Vccに落ち着く。
の値は下がり、1/2Vccに落ち着く。
Vout＜1/2VccとなるとNchTr（５）はONするのでVoutの
値は上がり、1/2Vccに落ち着く。
値は上がり、1/2Vccに落ち着く。
［発明が解決しようとする課題］ 従来の1/2Vcc発生回路は以上のように構成されている
のでVoutは1/2Vccに自動調整されてはいるが、Voutの変
化に追従できる範囲はNchTr（５）、PchTr（６）の電流
供給能力により制限を受ける。NchTr（５）、PchTr
（６）のＷを大きくすることにより、上記の範囲は拡大
できるが、そうすると消費電流が大きくなるという問題
が生じる。
のでVoutは1/2Vccに自動調整されてはいるが、Voutの変
化に追従できる範囲はNchTr（５）、PchTr（６）の電流
供給能力により制限を受ける。NchTr（５）、PchTr
（６）のＷを大きくすることにより、上記の範囲は拡大
できるが、そうすると消費電流が大きくなるという問題
が生じる。
この発明は上記のような問題点を解決するためになさ
れたもので、消費電流の増加を極力押えながら、Voutの
安定化を行うことを目的とする。
れたもので、消費電流の増加を極力押えながら、Voutの
安定化を行うことを目的とする。
［課題を解決するための手段］ この発明に係る1/2Vcc発生回路は、電源電位を供給す
る電源線と出力電位を出力する出力線との間に形成さ
れ、ゲート電極に第一の電位を受ける第一のＮチャンネ
ルMOSトランジスタ、上記第一のＮチャンネルMOSトラン
ジスタに対して並列に配置され、ゲート電極に上記第一
の電位を受ける第二のＮチャンネルMOSトランジスタ、
接地電位を供給する接地線と上記出力線との間に形成さ
れ、ゲート電極に第二の電位を受ける第一のＰチャンネ
ルMOSトランジスタ、上記第一のＰチャンネルMOSトラン
ジスタに対して並列に配置され、ゲート電極に上記第二
の電位を受ける第二のＰチャンネルMOSトランジスタ、
上記第二のＰチャンネルMOSトランジスタと接地線との
間に形成され、出力電位に基づく第三の電位をゲート電
極に受ける第三のＮチャンネルMOSトランジスタ、上記
第二のＮチャンネルMOSトランジスタと電源線との間に
形成され、出力電位に基づく第四の電位をゲート電極に
受ける第三のＰチャンネルMOSトランジスタを備え、上
記第一の電位は1/2VccよりもＮチャンネルMOSトランジ
スタのしきい値分大きい電位とし、上記第二の電位は1/
2VccよりもＰチャンネルMOSトランジスタのしきい値分
小さい電位とするものである。
る電源線と出力電位を出力する出力線との間に形成さ
れ、ゲート電極に第一の電位を受ける第一のＮチャンネ
ルMOSトランジスタ、上記第一のＮチャンネルMOSトラン
ジスタに対して並列に配置され、ゲート電極に上記第一
の電位を受ける第二のＮチャンネルMOSトランジスタ、
接地電位を供給する接地線と上記出力線との間に形成さ
れ、ゲート電極に第二の電位を受ける第一のＰチャンネ
ルMOSトランジスタ、上記第一のＰチャンネルMOSトラン
ジスタに対して並列に配置され、ゲート電極に上記第二
の電位を受ける第二のＰチャンネルMOSトランジスタ、
上記第二のＰチャンネルMOSトランジスタと接地線との
間に形成され、出力電位に基づく第三の電位をゲート電
極に受ける第三のＮチャンネルMOSトランジスタ、上記
第二のＮチャンネルMOSトランジスタと電源線との間に
形成され、出力電位に基づく第四の電位をゲート電極に
受ける第三のＰチャンネルMOSトランジスタを備え、上
記第一の電位は1/2VccよりもＮチャンネルMOSトランジ
スタのしきい値分大きい電位とし、上記第二の電位は1/
2VccよりもＰチャンネルMOSトランジスタのしきい値分
小さい電位とするものである。
［作用］ この発明に係る1/2Vcc発生回路においては、出力電圧
Voutの変動が小さい場合にはNchTr（５）またはPchTr
（６）のいずれか一方を介して電位を供給し、出力電圧
Voutの変動が大きい場合は、NchTr（５）またはPchTr
（６）のいずれか一方を介して電位を供給する他、さら
にそれぞれの電源と出力との間に形成されたNchTr（1
0）またはPchTr（11）のいずれか一方を同通させ、PchT
r（９）またはNchTr（８）を介して電位を供給するもの
である。
Voutの変動が小さい場合にはNchTr（５）またはPchTr
（６）のいずれか一方を介して電位を供給し、出力電圧
Voutの変動が大きい場合は、NchTr（５）またはPchTr
（６）のいずれか一方を介して電位を供給する他、さら
にそれぞれの電源と出力との間に形成されたNchTr（1
0）またはPchTr（11）のいずれか一方を同通させ、PchT
r（９）またはNchTr（８）を介して電位を供給するもの
である。
［実施例］ 以下、この発明の実施例を図について説明する。第１
図は1/2Vcc発生回路の回路図、第２図は第１図の回路に
付属するレベルコントロール回路の回路図である。図に
おいて（１）〜（７）は第４図の従来例に示したものと
同等であるので説明を省略する。（８），（10），（1
5），（16）はNchTr、（９），（11），（14），（17）
はPchTrである。（12），（13）はレベルコントロール
回路の出力である。
図は1/2Vcc発生回路の回路図、第２図は第１図の回路に
付属するレベルコントロール回路の回路図である。図に
おいて（１）〜（７）は第４図の従来例に示したものと
同等であるので説明を省略する。（８），（10），（1
5），（16）はNchTr、（９），（11），（14），（17）
はPchTrである。（12），（13）はレベルコントロール
回路の出力である。
次に動作について説明する。
レベルコントロール回路の出力（12）の電圧をVcn、
レベルコントロール回路の出力（13）の電圧をVcpとす
るとVcnは、Vout≧Vcc−3Vthpでは“H",Vout＜Vcc−3Vt
hpでは“L"となる。したがって1/2Vcc発生回路最終段の
PchTr部は、PchTr（６），（９）が動作するが、これは
特価的にはＷが大きくなったことになる。後者の場合
は、PchTr（６）だけ動作している。
レベルコントロール回路の出力（13）の電圧をVcpとす
るとVcnは、Vout≧Vcc−3Vthpでは“H",Vout＜Vcc−3Vt
hpでは“L"となる。したがって1/2Vcc発生回路最終段の
PchTr部は、PchTr（６），（９）が動作するが、これは
特価的にはＷが大きくなったことになる。後者の場合
は、PchTr（６）だけ動作している。
レベルコントロール回路の出力（13）の電圧Vcpは、Vou
t≦3Vthnでは“L"、Vout＞3Vthnでは、“H"となる。従
って1/2Vcc発生回路の最終段のNchTr部はNchTr（５），
（８）が動作するが、後者の場合は、NchTr（５）だけ
動作している。
t≦3Vthnでは“L"、Vout＞3Vthnでは、“H"となる。従
って1/2Vcc発生回路の最終段のNchTr部はNchTr（５），
（８）が動作するが、後者の場合は、NchTr（５）だけ
動作している。
以上のようにVoutの変化が大きい場合は、特価的にＷ
が大きくなっている。
が大きくなっている。
第３図はこの発明の他の実施例によるレベルコントロ
ール回路の回路図である。第２図のレベルコントロール
回路にインバータ（19）、NchTr（20）、PchTr（21）を
追加し、更に、信号（18）▲▼にStand by状態の
ときに“H"となる信号を使えば、Stand by状態の消費電
流を低下できる。
ール回路の回路図である。第２図のレベルコントロール
回路にインバータ（19）、NchTr（20）、PchTr（21）を
追加し、更に、信号（18）▲▼にStand by状態の
ときに“H"となる信号を使えば、Stand by状態の消費電
流を低下できる。
［発明の効果］ 以上のようにこの発明によれば、1/2Vcc発生回路の出
力電圧を自動補正できる出力電圧値の範囲を、消費電流
をあまり増加させずに拡大でき、さらに瞬時に安定な出
力電圧とすることが可能である。
力電圧を自動補正できる出力電圧値の範囲を、消費電流
をあまり増加させずに拡大でき、さらに瞬時に安定な出
力電圧とすることが可能である。
第１図はこの発明の一実施例による1/2Vcc発生回路の回
路図、第２図は第１図の回路に付属するレベルコントロ
ール回路である。第３図はこの発明の他の実施例による
レベルコントロール回路の回路図、第４図は従来の1/2V
cc発生回路の回路図である。 図において、（１）は高抵抗、（２）はコンデンサ、
（３），（５），（８），（10），（15），（16），
（20）はNchTr、（４），（６），（９），（11），（1
4），（17），（21）はPchTr、（７）は出力、（12），
（13）はレベルコントロール回路の出力、（18）は▲
▼、（19）はインバータである。 なお、図中、同一符号は同一、又は相当部分を示す。
路図、第２図は第１図の回路に付属するレベルコントロ
ール回路である。第３図はこの発明の他の実施例による
レベルコントロール回路の回路図、第４図は従来の1/2V
cc発生回路の回路図である。 図において、（１）は高抵抗、（２）はコンデンサ、
（３），（５），（８），（10），（15），（16），
（20）はNchTr、（４），（６），（９），（11），（1
4），（17），（21）はPchTr、（７）は出力、（12），
（13）はレベルコントロール回路の出力、（18）は▲
▼、（19）はインバータである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】電源電位（以下Vccと記す）を供給する電
源線と出力電位を出力する出力線との間に形成され、ゲ
ート電極に第一の電位を受ける第一のＮチャンネルMOS
トランジスタ、上記第一のＮチャンネルMOSトランジス
タに対して並列に配置され、ゲート電極に上記第一の電
位を受ける第二のＮチャンネルMOSトランジスタ、接地
電位（以下GNDと記す）を供給する接地線と上記出力線
との間に形成され、ゲート電極に第二の電位を受ける第
一のＰチャンネルMOSトランジスタ、上記第一のＰチャ
ンネルMOSトランジスタに対して並列に配置され、ゲー
ト電極に上記第二の電位を受ける第二のＰチャンネルMO
Sトランジスタ、上記第二のＰチャンネルMOSトランジス
タと接地線との間に形成され、出力電位に基づく第三の
電位をゲート電極に受ける第三のＮチャンネルMOSトラ
ンジスタ、上記第二のＮチャンネルMOSトランジスタと
電源線との間に形成され、出力電位に基づく第四の電位
をゲート電極に受ける第三のＰチャンネルMOSトランジ
スタを備え、上記第一の電位は1/2VccよりもＮチャンネ
ルMOSトランジスタのしきい値分大きい電位であり、上
記第二の電位は1/2VccよりもＰチャンネルMOSトランジ
スタのしきい値分小さい電位である1/2Vcc発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1085945A JPH087638B2 (ja) | 1989-04-05 | 1989-04-05 | １／２ Ｖｃｃ発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1085945A JPH087638B2 (ja) | 1989-04-05 | 1989-04-05 | １／２ Ｖｃｃ発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02264314A JPH02264314A (ja) | 1990-10-29 |
| JPH087638B2 true JPH087638B2 (ja) | 1996-01-29 |
Family
ID=13872901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1085945A Expired - Lifetime JPH087638B2 (ja) | 1989-04-05 | 1989-04-05 | １／２ Ｖｃｃ発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087638B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5133305U (ja) * | 1974-05-25 | 1976-03-11 |
-
1989
- 1989-04-05 JP JP1085945A patent/JPH087638B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02264314A (ja) | 1990-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177785B1 (en) | Programmable voltage regulator circuit with low power consumption feature | |
| JP2004280923A (ja) | 内部電源回路 | |
| JP2806717B2 (ja) | チャージポンプ回路 | |
| JP2003084846A (ja) | 基準電圧発生回路 | |
| JP3335183B2 (ja) | バッファ回路 | |
| EP1316871A2 (en) | Reduced potential generation circuit operable at low power-supply potential | |
| JP4032066B2 (ja) | 半導体集積回路 | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| JP3314226B2 (ja) | 半導体集積回路装置 | |
| JP2553816B2 (ja) | 半導体装置の内部電源発生回路 | |
| US7545128B2 (en) | Regulator circuit | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| JP2003114727A (ja) | 電源回路 | |
| JPH07113862B2 (ja) | 基準電圧発生回路 | |
| JP2838765B2 (ja) | 負荷の駆動回路 | |
| JPH087638B2 (ja) | １／２ Ｖｃｃ発生回路 | |
| JPH0935484A (ja) | 半導体メモリ装置の電圧検出回路 | |
| US6459329B1 (en) | Power supply auxiliary circuit | |
| JP2005092401A (ja) | 電源回路 | |
| JP3677322B2 (ja) | 内部電源回路 | |
| JPH1141041A (ja) | 定電圧発生回路 | |
| JP4714317B2 (ja) | 定電圧回路 | |
| JPH0746113B2 (ja) | Ｃｍｏｓパワ−オン検出回路 | |
| KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
| KR100689744B1 (ko) | 반도체 집적 회로 |