JPH0877241A - 回路図出力方法 - Google Patents

Abstract

(57)【要約】 【目的】マスクパターン設計用の回路図と回路シミュレ
ーション用に寄生素子を追加した回路図を作成する際、
いずれかの回路図を選択的に表示可能とし、また、いず
れかの接続情報を出力する回路図出力方法の提供。 【構成】回路図を出力する方法において、マスクパター
ン用の回路図と寄生素子を区別するために、回路図を入
力する層を備え、マスクパターン用の回路図を回路図入
力層に入力することにより、マスクパターン用の回路図
の表示と接続情報の抽出し、マスクパターン用の回路図
を表示させながら、寄生素子入力層に寄生素子を入力す
ることにより、回路シミュレーション用の回路図が表示
することにより、回路図入力層の回路情報と寄生素子入
力層の回路情報から回路シミュレーション用の接続情報
を抽出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、回路図出力方法に関
し、特にマスクパターンを作成するための回路図と回路
シミュレーションを行うための回路図を表示し、それぞ
れの回路情報を抽出する方法に関する。

【０００２】

【従来の技術】回路図出力システムで回路図を作成する
主な目的は、回路図を図面として保持すること、及び回
路の接続情報を出力することである。このうち回路の接
続情報は、設計の各工程で用いられるＣＡＤシステムの
入力情報として必要とされ、典型的には、下記の３つの
工程において回路の接続情報が必要とされている。

【０００３】１．回路シミュレーションの工程 回路が設計通りに動作するかを検証するために回路シミ
ュレーションを行う際に、回路シミュレータは、回路接
続情報の素子の名称、特性と接続関係から回路方程式を
組み立てて、解を求める（工程１）。

【０００４】２．自動レイアウトシステムでレイアウト
を作成する工程 自動レイアウトシステムでマスクパターンを作成すると
きに自動レイアウトは、回路接続情報の各素子あるいは
ブロックの名称と接続関係を基にして配置配線を決める
（工程２）。

【０００５】３．レイアウト検証の工程 マスクパターン作成後、回路設計通りの回路構成でレイ
アウトが作成されたか否かを検証する際に、回路図から
抽出した各素子あるいはブロックの回路接続情報とマス
クパターンから抽出した接続情報が一致するかどうかを
比較する（工程３）。

【０００６】上記工程の２と３では、同一の回路情報が
用いられるが、工程１は回路情報が異なる。即ち、上記
工程２、３は、回路図を構成する素子と配線がマスクパ
ターン上の素子と配線に一対一に対応しなければならな
い。

【０００７】しかし、回路シミュレーションを行う場
合、回路に設計者が意図して配置しない、寄生的に存在
する寄生素子を加えた形で行う。配線部分は、工程２、
３では回路図において配線として表現されるが、回路シ
ミュレーションを行う場合、特に回路動作に影響がある
配線の容量や抵抗を考慮しなければならないため、配線
には容量素子が付加され抵抗素子が配線の間に挿入され
た回路接続情報となる。

【０００８】言い換えると、回路シミュレーション用の
回路接続情報（「回路情報」ともいう）は、マスクパタ
ーン用の回路情報に寄生素子部分の回路情報を追加した
ものである。従って、回路接続情報の寄生素子部分を除
く部分は全く同じである。

【０００９】回路情報の寄生素子部分を取り除けば、マ
スクパターン用の回路図となり、回路情報の寄生素子部
分を付け加えれば、回路シミュレーション用の回路図に
するために、マスクパターン用の回路情報と寄生素子部
分の回路情報を分ける必要がある。

【００１０】図１２は、従来の回路図出力システムの機
能構成を示すブロック図である（「従来例１」とい
う）。

【００１１】図１２において、４９は演算処理部、４８
は素子の指定や配置位置、配線場所を決定するための命
令を入力する入力部である。５１は、素子の配置や配線
状態を表示する出力部である。５０は、必要な情報を記
憶する記憶部である。演算処理部４９は、回路図作成処
理５２と回路接続情報抽出処理５３から構成される。

【００１２】記憶部５０は、素子情報５４と素子配置配
線情報５５と回路接続情報５６から構成される。素子情
報５４は、トランジスタ、抵抗、容量等回路図に使用さ
れる素子の名称、形状、素子値等の特性等を登録してい
る。素子配置配線情報５５は、回路の素子を特定する名
称、素子の位置情報、配線の位置情報を格納している。
回路接続情報５６は、回路の素子を特定する名称、素子
の接続関係の情報を格納している。

【００１３】図１２を参照して、演算処理部の素子配置
配線手段（不図示）は、素子情報５４と入力部４８から
入力された命令により、素子の特定と配置位置の決定を
すると共に、さらに入力部４８の命令により配線を行
う。その配置配線の情報は、素子配置配線情報５５に格
納される。

【００１４】回路接続情報抽出処理５３は、素子配置配
線情報５５に基づいて定められた書式に変換し回路接続
情報５６に格納する。

【００１５】図１３は、この従来の回路図出力システム
の表示の一例を示す図であり、差動対トランジスタＱ
１、Ｑ２と、該差動対トランジスタのエミッタの共通接
続された抵抗Ｒ０の構成から成る回路図の出力例を示し
ている。

【００１６】また、従来、配線の寄生抵抗あるいは寄生
容量に関してマスクパターンと回路図との間に不一致が
生じた場合にも対処することができる集積回路のマスク
パターン検証方法を提供することを目的として、例えば
特開平３−６７３７２号公報には、集積回路マスクパタ
ーンが、回路図と等価か否かを検証する集積回路マスク
パターンの検証方法において、前記回路図から各素子の
接続情報を第１の接続情報として抽出する段階と、前記
集積回路マスクパターンから各素子の接続情報を第２の
接続情報として抽出する段階と、前記第１の接続情報か
ら抵抗素子および容量素子を削除し、その結果切断され
た箇所を再接続することにより、前記第１の接続情報を
修正する段階と、前記第２の接続情報から抵抗素子およ
び容量素子を削除し、その結果切断された箇所を再接続
することにより、前記第２の接続情報を修正する段階
と、修正された第１の接続情報を、修正された第２の接
続情報と比較する段階とを備えた、集積回路マスクパタ
ーンの検証方法が提案されている。

【００１７】すなわち、前記特開平３−６７３７２号公
報のマスクパターンの検証方法（「従来例２」という）
においては、レイアウト検証を行う際にマスクパターン
から抽出した各素子の接続情報と回路図から抽出した各
素子の接続情報とが一致しないという不具合を解決する
ために、回路図とマスクパターンから回路情報を抽出す
る際に、抵抗素子、容量素子を削除することにより、回
路図とマスクパターンの回路情報の一致を実現してい
る。

【００１８】また、マスクパターンの回路情報のうち寄
生素子部分について、回路図にその素子の値を表示させ
る例として、例えば特開平４−４２３７４号公報には、
レイアウトデータから抽出された素子及び配線の情報に
より寄生要素の発生部分と論理／回路図上の配線部分と
の対応づけを行ない、論理／回路図上に寄生要素の電気
的パラメータを表示するようにした、寄生要素表示方法
が提案されている（「従来例３」という）。

【００１９】図１４は、この従来例３の表示例を示して
いる。論理／回路図のノード１４−２に２つの素子及び
ゲートのシンボル１４−１が接続されている場合に、論
理／回路図を表示すると同時に、ノード１４−２の近傍
に寄生抵抗の電気的パラメータ値である寄生抵抗素子Ｒ
（＝１０．０ＫΩ）及び寄生容量素子Ｃ（＝１００ｐ
Ｆ）を表示している。

【００２０】

【発明が解決しようとする課題】上述した従来例１の方
法では、回路シミュレーション用の回路とマスクパター
ン用の回路を得るには、以下の３つの方法で行わなけれ
ばならなかった。

【００２１】第１に、回路シミュレーション用に入力さ
れた回路図から、寄生素子を削除してマスクパターン用
の回路図を作成する。

【００２２】第２に、マスクパターン用の回路図に寄生
素子を追加して回路シミュレーション用の回路図を作成
する。

【００２３】第３に、両方必要な場合（大抵の場合は両
方の回路図が必要であるが）、マスクパターン用の回路
図と、回路シミュレーション用の回路図とを、２つ作成
するというものである。

【００２４】設計工程として、回路シミュレーションと
マスクパターン設計とは完全に独立ではない。すなわ
ち、回路シミュレーションが全て終わらない内にマスク
パターン設計に入ることがしばしば生じる。

【００２５】この場合、マスクパターン設計中でも回路
上の変更が生じることがある。上述した１と２の方法で
は、その度毎に、回路図を回路シミュレーション用に修
正したり、マスクパターン用に修正しなければならない
という問題が生じる。

【００２６】また、上記第３の方法に従い、回路図を入
力する際に、マスクパターン用の回路図と、回路シミュ
レーション用の回路図を別の回路図として作成し、登録
することが引き起こす問題として以下の問題が挙げられ
る。

【００２７】マスクパターン用の回路図と回路シミュレ
ーション用の回路図を別の回路図として登録する場合、
例えば、マスクパターン用の回路図を作成しておき、こ
れを回路シミュレーション用の回路図に複製し、複製さ
れた回路図に寄生素子を追加するという手法が想定され
る。

【００２８】しかし、回路設計は、たびたび回路変更を
余儀なくされる。その度毎にマスクパターン用の回路図
を修正し、回路シミュレーション用の回路図を修正しな
ければならないという事態が生じる。この場合、回路変
更の度にマスクパターン用の回路図を回路シミュレーシ
ョン用の回路図に複製するとすると、複製した後、再度
一から寄生素子を入力しなければならないという問題が
ある。

【００２９】あるいは、マスクパターン用の回路図を回
路シミュレーション用の回路図に複製するのではなく直
接回路シミュレーション用の回路図を変更した場合、マ
スクパターン用の回路と回路構成が一致しているという
保証がなくなるという問題がある。

【００３０】さらに、作成された回路情報が、同じ回路
のマスクパターン用の回路図と回路シミュレーション用
の回路図であるという区別は、システム上管理できず、
作成者に依存しているので、同一回路であるということ
が保証されないという問題が生じる。

【００３１】また、前記の如く、マスクパターン用の回
路と回路シミュレーション用の回路は全く別の回路では
ない。回路シミュレーション用の回路図は、マスクパタ
ーン用の回路図に情報を追加したものであり、接続情報
の寄生素子部分を除く部分は全く同じである。

【００３２】このため、マスクパターン用の回路図を回
路シミュレーション用の回路図の２つの情報を保有する
場合、冗長な情報を保持しなければならず、データ量の
増大を招くという問題がある。

【００３３】次に、前記従来例２の方法では、マスクパ
ターンと回路図の接続情報を一致させるために寄生素子
の有無にかかわらず回路中の全ての抵抗素子および容量
素子を削除している。この方法は、論理動作を行うデジ
タル回路ではその動作に何ら影響を与えないが、抵抗素
子、容量素子を素子として用いて設計しているアナログ
回路では、抵抗素子、容量素子を削除しては、全く回路
動作をなさないことになる。

【００３４】すなわち、アナログ回路の場合、抵抗素子
や容量素子の素子値の検証も重要な検証であるため、削
除することはできず、従って、前記従来例２の方法をア
ナログ回路に適用することはできない。

【００３５】さらに、前記従来例３には、回路情報と寄
生素子情報を別ファイルに格納する方法が開示され、寄
生素子情報はマスクパターンから寄生素子を抽出するこ
とにより得ている。このため、従来例３の方法では、マ
スクパターンが作成された後でなくては回路シミュレー
ション用の回路情報が得られず、マスクパターン作成前
の回路シミュレーションを行う場合、前記従来例３の方
法は適用できない。

【００３６】しかしながら、回路設計者は、通常、マス
クパターンが作成される前に回路シミュレーションを行
う。配線等の寄生素子の影響については、設計者の経験
等からある程度予想がつく。設計者は、この予想に基づ
いて回路特性に影響を与えると思われる部分に寄生抵
抗、寄生容量を考慮してシミュレーションを行う。従っ
て、設計者が表示された回路図の任意の部分を指定し寄
生素子情報を付加し、寄生素子を加えた回路接続情報が
必要になる。

【００３７】前記従来例３の方法では、寄生素子の情報
を予めファイルに格納しておかなければならない。ファ
イルに格納された寄生素子の情報は表示させることはで
きるが、設計者が回路素子として任意の位置に任意の素
子値を付加した寄生素子情報を、寄生素子情報として認
識した上で寄生素子情報のファイルに格納することはで
きない。従って、上記マスクパターン作成前の回路シミ
ュレーションを行う場合、この方法は適用できない。

【００３８】また、特開昭６３−２９１１６９号公報
（「従来例４」という）には、マスクパターンから回路
情報と寄生素子情報を抽出し、回路図に寄生素子の素子
値を付加して表示する方法が示されている。しかし、こ
の方法は、回路情報と寄生素子情報が同一のファイルに
格納しているため、寄生素子を含む回路情報は出力でき
るが、回路情報のみの情報は出力できない。従って、本
発明の課題である回路シミュレーション用の回路情報と
マスクパターンの検証用の回路情報の２つの回路情報を
出力することができない。

【００３９】また、この方法は、前記従来例３（特開平
４−４２３７４号公報）の方法と同様に、ファイルに格
納された回路情報、寄生素子情報を表示することはでき
るが、設計者が表示された回路図の任意の位置に寄生素
子と素子値を指定することはできない。従って、マスク
パターン作成前に回路シミュレーション用の回路情報は
出力できない。

【００４０】従って、本発明は前記問題点を解消し、マ
スクパターン設計、検証用の回路図と回路シミュレーシ
ョン用に寄生素子を追加した回路図を作成する際に、任
意にいずれかの回路図を表示させることを可能とすると
共に、また任意にいずれかの接続情報を出力させること
を可能とする回路図出力方法を提供することを目的とす
る。

【００４１】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、回路図を出力する方法において、少なく
とも、回路図入力層と、寄生素子入力層と、を含み、前
記回路図入力層にマスクパターンを作成するための回路
を入力してマスクパターン用の回路図を出力し、さら
に、前記寄生素子入力層に前記マスクパターン用の回路
の寄生素子部分を入力し、前記寄生素子部分を前記マス
クパターン用の回路図に重ね合わせて、回路シミュレー
ション用の回路図として表示出力する、ことを特徴とす
る回路図出力方法を提供する。

【００４２】また、本発明の回路図出力方法において
は、前記回路図入力層からマスクパターン用の回路図の
回路情報を抽出し、前記回路図入力層の回路情報に前記
寄生素子入力層の回路情報を加え、前記寄生素子部分を
含んだ回路図について、回路シミュレーション用の回路
情報を抽出する、ことを特徴とする。

【００４３】本発明の回路図出力方法においては、前記
マスクパターン用の回路図において、前記寄生素子を導
入する配線に対し、新たに設けられた配線線分に対応し
て新たな配線線分名、該新たな配線線分の端点の接続先
を含む対応表を作成し、該対応表を基に、前記回路シミ
ュレーション用の接続情報を出力する。

【００４４】さらに、本発明の回路図出力方法において
は、回路シミュレーション用の回路情報を出力する方法
の好ましい態様として、(a)前記回路図入力層に入力さ
れたマスクパターン用の回路情報と、前記寄生素子入力
層に入力された回路情報から所定の中間ファイルを作成
し、(b)前記中間ファイルを参照して前記寄生素子の端
子の少なくとも位置座標、接続状態を表わす接続対応表
を作成し、(c)前記中間ファイル及び前記接続対応表を
参照して、前記マスクパターン用の回路図において前記
寄生素子を接続する配線に対し、新たに設けられた配線
線分に対応して新たな配線線分名、該新たな配線線分の
端点の接続先を含む配線対応表を作成し、(d)前記中間
ファイル中のマスクパターン用の回路情報及び該配線対
応表の情報に基づき前記回路シミュレーション用の接続
情報を抽出する、ことを特徴とする。

【００４５】

【作用】本発明によれば、回路シミュレーション用の寄
生素子をマスクパターン用の回路図を表示させて、その
回路図上に重ねて作成することができ、しかも、寄生素
子を含まないマスクパターン用の接続情報と寄生素子を
含む回路シミュレーション用の接続情報を抽出すること
ができる。このため、従来の方法では、寄生素子と、マ
スクパターンにする回路素子と、の区別をつけて回路図
を作成することができなかったが、本発明は、寄生素子
と、マスクパターンにする回路素子と、の区別をつけて
回路図を作成することを可能としている。そして、本発
明によれば、通常の回路図とバックアノテーション後の
回路図を一元的に管理することができる。

【００４６】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて説明する。

【００４７】図４は、本発明の一実施例を用いた回路図
出力システムとこれに関連する回路設計工程を示す流れ
図である。

【００４８】図４を参照して、回路図出力システム（３
８）でマスクパターン用の回路図を作成する（３９）。
これは、回路図出力システムの回路入力層に入力され
る。

【００４９】次に、設計者が予測した寄生素子を追加す
る（４０）。これは、回路図出力システムの寄生素子入
力層に入力される。

【００５０】これらの回路図から回路シミュレーション
用の回路接続情報（１１）を出力し、回路シミュレーシ
ョン（４１）に受け渡す。

【００５１】回路シミュレーション（４１）により回路
の正常動作が検証されたら（４２）、マスクパターン用
の回路図からマスクパターン用の回路接続情報（１０）
を抽出し、マスク設計用の自動レイアウトシステム（４
３）に受け渡す。自動レイアウトシステム（４３）は、
マスクパターンから抽出した回路接続情報（４４）を出
力する。

【００５２】次に、設計されたマスクパターンの検証の
ためにマスクパターン用の回路図から回路接続情報（１
０）を抽出し、マスクパターンから抽出した回路接続情
報（４４）と比較する。

【００５３】マスクパターンの検証が終了したら（４
７）、マスクパターンから抽出した寄生素子情報（４
６）を回路図出力システム（３８）の寄生素子入力層に
入力する（４０）。

【００５４】バックアノテーション（マスクパターンか
らパラメータ抽出によって得られたトランジスタ寸法、
容量値、抵抗値等を元の回路情報に付加する手続き）を
行う為に、再び回路シミュレーション用の回路接続情報
（１１）を出力し、回路シミュレーション（４１）を行
う。回路動作に不良がなければ（４２）、本設計工程を
終える。

【００５５】図１は、本発明の一実施例の構成を示すブ
ロック図である。

【００５６】図１を参照して、入力部（１）は、回路図
入力の指示や回路接続情報の出力指示を入力する。

【００５７】演算処理部（２）は、回路図作成処理
（５）と回路接続情報抽出処理（６）とから成る。

【００５８】回路図作成処理（５）は、マスクパターン
用回路図作成処理（１２）と回路シミュレーション用回
路図作成処理（１３）から構成され、入力部（１）から
入力された命令の指示に従って、素子の配置と配線を行
う。

【００５９】回路接続情報抽出処理（６）は、マスクパ
ターン用回路接続情報抽出処理（１４）と回路シミュレ
ーション用回路接続情報抽出処理（１５）から構成さ
れ、入力部（１）から入力された命令の指示に従って、
回路シミュレーション用接続情報か（１１）、マスクパ
ターン用接続情報（１０）を出力する。

【００６０】記憶部（３）は、素子情報（７）、回路図
入力層用回路情報（８）、寄生素子入力層用回路情報
（９）、マスクパターン用接続情報（１０）、回路シミ
ュレーション用接続情報（１１）を記憶する。

【００６１】素子情報（７）は、回路図に使用される素
子の名称、形状、素子値等の特性、等を登録している。
演算処理部（２）の回路図作成処理（５）において、素
子情報（７）が参照され、素子の配置が行われる。

【００６２】回路図入力層用回路情報（８）は、入力部
（１）からの命令の指示により、回路図作成処理（５）
のマスクパターン用回路図作成処理（１２）により作成
された回路図情報を格納する。

【００６３】寄生素子入力層用回路情報（９）は、入力
部（１）からの命令の指示により、回路図作成処理
（５）の回路シミュレーション用回路図作成処理（１
３）により作成された回路図情報を格納する。

【００６４】回路図入力層用回路情報（８）と寄生素子
入力層用回路情報（９）は、それぞれの層に入力された
回路について、素子及び配線に対応して好ましくは下記
表１及び表２に記載の情報を格納する。なお、下記表２
において、配線の情報は、線分単位に各情報をもつ。

【００６５】

【表１】

【００６６】

【表２】

【００６７】マスクパターン用接続情報（１０）は、マ
スクパターン設計（図４の４３参照）とマスクパターン
の検証（図４のレイアウト４５参照）とのために用いら
れる情報で、回路入力層用回路情報（８）を基に回路接
続情報抽出処理（６）のマスクパターン用回路接続情報
抽出処理（１４）により、マスクパターン設計とマスク
パターンの検証のために必要な情報が出力される。

【００６８】回路シミュレーション用接続情報（１１）
は、回路シミュレーションのために用いられる情報で、
回路入力層用回路情報（８）と寄生素子入力層用回路情
報（９）を基に回路シミュレーションのために必要な情
報が回路接続情報抽出処理（６）の回路シミュレーショ
ン用回路接続情報抽出処理（１５）により出力される。

【００６９】出力部（４）は作成された回路図の表示を
行う機能を有する。

【００７０】次に、本実施例の回路図出力方法を用いた
回路図出力システムの動作について説明する。図２は、
図１に示した演算処理部（２）の回路図作成処理（５）
の動作を示す流れ図である。

【００７１】図２（Ａ）の流れ図を参照して、マスクパ
ターン用回路図作成処理の処理フローを説明する。

【００７２】回路図入力層モードフラグをオンにする
（ステップ１６）。

【００７３】モードフラグは、現在、回路入力層の処理
を行っているか、又は寄生素子入力層の処理を行ってい
るか、いずれの状態であるかを示すフラグであり、回路
情報を格納する場所を特定するのに用いられる。

【００７４】以下の処理ステップ１７〜１９の処理を終
了の指示があるまで繰り返す。

【００７５】回路図入力層に入力された回路図を表示す
るための処理を行い（ステップ１７）、回路図入力層上
の回路図を表示部に表示する（ステップ１８）。

【００７６】素子情報ファイル（７）に登録された素子
を参照して、配置配線の編集処理を行う（ステップ１
９）。

【００７７】次に、回路情報をファイルに格納する指示
があれば（ステップ２１）、配置配線情報格納処理を行
い（ステップ２２）、回路図入力層用回路情報（８）に
格納する。

【００７８】モードフラグをオフにして（ステップ２
３）、終了する。

【００７９】図２（Ｂ）の流れ図を参照して、回路シミ
ュレーション用回路図作成処理の処理フローを説明す
る。

【００８０】寄生素子入力層モードフラグをオンにする
（ステップ２４）。

【００８１】回路図入力層表示処理を行い（ステップ１
７）、回路図入力層上の回路図を出力部に表示する（ス
テップ１８）。

【００８２】以下の処理ステップ２５、２６、１９を終
了の指示があるまで繰り返す。

【００８３】寄生素子入力層表示処理を行い（ステップ
２５）、前記ステップ１８で表示されている表示部上に
寄生素子入力層上の回路図表示を行う（ステップ２
６）。

【００８４】配置配線編集処理を行う（ステップ１
９）。

【００８５】入力した寄生素子回路情報をファイルに格
納する指示があれば（ステップ２１）配置配線情報格納
処理を行い（ステップ２２）、寄生素子入力層用回路情
報（９）に格納する。

【００８６】モードフラグをオフにして（ステップ２
７）、終了する。

【００８７】次に、図１に示した演算処理部（２）の回
路接続情報抽出処理（６）について説明する。ここで
は、寄生素子入力層に入力する回路についての下記１か
ら３の事項を前提とする。

【００８８】１．寄生素子は、回路入力層の配線に接続
されるものとする。

【００８９】２．寄生抵抗等、回路図入力層の配線上に
重ねて置く寄生要素は、素子のみとし、配線要素はもた
ないこととする。

【００９０】３．回路シミュレーション用の接続情報を
出力する際に、回路入力層の配線上に寄生素子が重なっ
て置かれた場合は、寄生素子を置いた状態を優先して接
続情報を出力する。

【００９１】図３は、回路接続情報抽出処理（６）の動
作を示す流れ図である。

【００９２】図３（Ａ）の流れ図を参照して、マスクパ
ターン用の回路接続情報を抽出する場合の処理フローを
説明する。

【００９３】マスクパターン用の回路接続情報を抽出す
る場合は、回路図入力層用回路情報ファイル（８）と素
子情報ファイル（７）から、マスクパターン用書式変換
処理（２８）にて、下記表３の内容の回路情報をマスク
パターン用接続情報ファイル（１０）に出力する。

【００９４】

【表３】

【００９５】次に、図３（Ｂ）の流れ図を参照して、回
路シミュレーション用の回路接続情報を抽出する処理フ
ローを説明する。

【００９６】回路シミュレーション用の回路接続情報
は、回路入力層に入力した回路情報に寄生素子入力層に
入力した回路情報を追加したものである。

【００９７】回路図入力層用回路情報ファイル（８）と
寄生素子入力層用回路情報ファイル（９）の内容を変え
ないために、回路図入力層用回路情報ファイル（８）の
内容と寄生素子入力層用回路情報ファイル（９）の内容
を中間ファイル（３０）に格納する（ステップ２９）。

【００９８】以後の各ステップは、この中間ファイル
（３０）を参照又は修正することにより処理を行う。

【００９９】寄生素子層の素子の未接続端子の座標位
置、あるいは未接続配線の端点の座標位置（図７参照）
から、回路入力層における配線を特定し、素子名と未接
続端子の名称とその接続先の配線線分名称の接続対応テ
ーブル（図９参照）を作成する（ステップ３１）。

【０１００】次に、接続対応テーブルにある要素で、接
続先の配線線分が同一であるものについて取り出し（ス
テップ３２）、ステップ３３〜３５を繰り返す。すなわ
ち、寄生素子が接続されている配線線分単位で、ステッ
プ３２〜３５の処理を繰り返す。

【０１０１】寄生素子が配線線分に接続されることによ
り、該配線線分が分断され、あらたな線分が作成され
る。配線線分毎に下記表４の情報を内容に持つ、配線対
応テーブル（図１０参照）が配線線分の数分作成される
（ステップ３３）。

【０１０２】

【表４】

【０１０３】上記表４の配線対応テーブルの要素におい
て、配線線分の端点の接続先が、配線対応テーブル内に
ない配線にさらに接続されている場合であって、しかも
その配線の等電位名称が新等電位名称になっている場
合、下記表５の内容をもつ等電位テーブル（図１１参
照）を作成する（ステップ３４）。

【０１０４】

【表５】

【０１０５】配線対応テーブルと、等電位テーブルと、
中間ファイル（３０）の該当する下記の情報を追加、置
換する（ステップ３５）。

【０１０６】・寄生素子入力層回路情報の要素の未接続
である接続要素名称と接続対応テーブルの新配線線分名
称。

【０１０７】・配線対応テーブルの、新配線線分名称、
新配線線分の端点名、各端点の座標値、新等電位、接続
先要素名と回路図入力層回路情報の配線線分名、等電位
名、端点名称、端点位置座標、接続先要素名称。

【０１０８】・等電位テーブルの配線線分の等電位名称
と回路図入力層回路情報の該配線線分の等電位名称。

【０１０９】回路シミュレーション用書式変換処理を行
う（ステップ３７）。

【０１１０】回路シミュレーション用の回路接続情報を
抽出する場合は、中間ファイル（３０）と素子情報ファ
イル（７）から、下記表６に示す情報を、回路シミュレ
ーション用書式変換処理（３７）にて回路シミュレーシ
ョン用接続情報ファイル（１１）に出力する。

【０１１１】

【表６】

【０１１２】図５は、本実施例による、マスクパターン
用と回路シミュレーション用の回路図表示例と接続情報
の出力例を示す図である。

【０１１３】より詳細には、図５（Ａ）は回路図入力層
に入力された回路図の表示例を示す図であり、図５
（Ｂ）は図５（Ａ）の回路を回路接続情報抽出処理
（６）により出力されたマスクパターン用接続情報の一
例を示す図である。なお、図５（Ｂ）において、回路接
続情報は、素子名、接続点名（等電位名称）、素子のモ
デル名（ｍｏｄｅｌｎａｍｅ）又は素子値（ｖａｌｕ
ｅ）等から構成される。

【０１１４】図５（Ｃ）は、本実施例による回路シミュ
レーション用回路接続情報抽出処理により、図５（Ａ）
の回路上に寄生素子入力層に抵抗Ｒ１と容量Ｃ１を導入
したときの回路図の表示例を示す図である。図５（Ｄ）
は図５（Ｃ）の回路の回路シミュレーション用接続情報
の一例を示す図である。図５（Ｄ）を参照して、寄生抵
抗Ｒ１と寄生容量Ｃ１を配線（図５（Ａ）の等電位名称
ｔ１で示す）に導入したことにより、トランジスタＱ１
のベース端子は新等電位名称ｔ１＿２と接続され、寄生
抵抗Ｒ１は新等電位名称ｔ１＿１、ｔ１＿２間に接続さ
れ、寄生容量Ｃ１は等電位名称ｔ１＿１と接地間に接続
されている。回路シミュレーションは、図５（Ｄ）に示
す回路接続情報に基づき、直流解析、交流解析あるいは
過渡解析等の各種特性解析を行なう。

【０１１５】図６は、本実施例における、前記した回路
入力層用回路情報の一例を示したものである。図６
（Ａ）に示す回路（トランジスタＱ１のベース端子に配
線ｗ１の一端が接続し、配線ｗ１の他端は配線ｗ２、ｗ
３と接続した回路構成）に対して、図６（Ｂ）に示すよ
うに（表１も参照のこと）、素子情報として、素子の名
称（Ｑ１）、端子の名称（コレクタ端子ｃ、ベース端子
ｂ、エミッタ端子ｅ）、素子の端子の位置座標、端子の
接続先要素名称（ベース端子ｂに配線ｗ１が接続）が入
力される。

【０１１６】また、図６（Ｃ）に示すように、図６
（Ａ）の回路の配線の情報（表２参照）として、線分単
位に、線分単位の名称、等電位単位の名称、線分の端点
の名称、線分の端点の位置座標、線分の端点に接続され
ている要素の名称から成る。図６（Ｃ）を参照して、例
えば配線線分名称ｗ１は、等電位名称としてｔ１、線分
端点名称としてｎ１、ｎ２、それぞれの線分端点の位置
座標（ｘ３，ｙ２）、（ｘ２，ｙ２）、接続先要素名称
として、端点ｎ１は配線ｗ２とｗ３に接続され、端点ｎ
２はトランジスタＱ１に接続されることを表している。

【０１１７】図７は、本実施例における、前記した寄生
素子入力層用の回路情報の一例を示したものである。寄
生素子入力層用回路情報（９）は、該層に入力された回
路について素子の情報として、素子の名称、端子の名
称、素子の端子の位置座標、端子の接続先の要素の名称
等を格納する。図７（Ａ）の寄生容量Ｃ１と寄生抵抗Ｒ
１の素子情報は、図７（Ｂ）に示すように構成され、寄
生抵抗Ｒ１の両端（ｐ１、ｐ２）は未接続とされ、寄生
容量Ｃ１の一端（ｐ１）は未接続、他端（ｐ２）は接地
されている。

【０１１８】図８は、本実施例における回路接続抽出処
理を説明するための回路例を示し、図８（Ａ）は、回路
入力層に入力した回路例（図６（Ａ）に相当）を示す図
であり、図８（Ｂ）は、本実施例に従い、図８（Ａ）と
図８（Ｃ）の寄生素子入力層に入力した回路を重ね合わ
せたときの回路を示す図である。

【０１１９】図９には、素子名と未接続端子の名称とそ
の接続先の配線線分名称を示す接続対応テーブルの一例
が示されており、図８（Ｃ）の寄生抵抗Ｒ１については
未接続端子ｐ１、ｐ２が図８（Ａ）の配線線分ｗ１に接
続され、図８（Ｃ）の寄生容量Ｃ１の未接続端子ｐ１が
図８（Ａ）の配線線分ｗ１に接続されることを示してい
る。

【０１２０】図８（Ｂ）を参照して、寄生抵抗Ｒ１と寄
生容量Ｃ１が図８（Ａ）の配線線分ｗ１に接続されるこ
とにより、配線線分ｗ１が分断され、新たな線分ｗ１＿
１、ｗ１＿２及びｗ１＿３が作成され、前述した通り、
図３のステップ３１にて、その配線線分の数の配線対応
テーブルが作成される。

【０１２１】図１０を参照して、配線対応テーブルは、
回路入力層の接続先配線線分名として配線ｗ１を有し、
寄生容量Ｃ１と寄生抵抗Ｒ１を加えたことにより設けら
れた新配線線分名ｗ１＿１、ｗ１＿２、ｗ１＿３を備え
ている。新配線線分ｗ１＿１（図８（Ｂ）参照）は寄生
素子が接続されたことにより等電位状態が変更を受け、
新等電位名ｔ１＿１とされ、一の端点は配線ｗ２と配線
ｗ３に接続され、他の端点は新配線線分ｗ１＿２と寄生
容量Ｃ１に接続されている。

【０１２２】同様に、新配線線分ｗ１＿２（図８（Ｂ）
参照）は新等電位名称がｔ１＿１とされ、一の端点は新
配線線分ｗ１＿１と寄生容量Ｃ１に接続され、他の端点
は寄生抵抗Ｒ１に接続されている。新配線線分ｗ１＿３
は新等電位名称がｔ１＿２とされ、一の端点は寄生抵抗
Ｒ１に接続され、他の端点はトランジスタＱ１に接続さ
れている。

【０１２３】前記の如く、配線対応テーブルの要素にお
いて、接続先の要素がテーブル内に含まれない配線にさ
らに接続されている場合で、しかもその配線の等電位名
称が新等電位名称になっている場合、等電位テーブルが
作成される。図１０において、配線ｗ２とｗ３がこの配
線に該当し、図１１を参照して、等電位テーブルは、配
線ｗ２、ｗ３の等電位名称が新等電位名称ｔ１＿１に等
しいことを示している。

【０１２４】本実施例によれば、回路シミュレーション
用の寄生素子をマスクパターン用の回路図を表示させ
て、その回路図上に重ねて作成することができ、しか
も、寄生素子を含まないマスクパターン用の接続情報と
寄生素子を含む回路シミュレーション用の接続情報を抽
出することができる。このため、寄生素子と、マスクパ
ターンにする回路素子と、の区別をつけて回路図を作成
することを可能としており、デジタル回路のみならず、
抵抗素子、容量素子を回路素子として用いて設計される
アナログ回路に対しても適用できる。

【０１２５】以上、本発明における、回路図作成処理と
回路接続情報抽出処理の方法を、上記実施例に即して説
明したが、本発明は、上記実施例に限定されるものでは
なく、本発明の原理に準ずる各種態様を含む。例えば、
図３に示す回路接続抽出方法は、一例として示したもの
であり、この他にも種々の方法を実施することが可能で
ある。

【０１２６】

【発明の効果】以上説明したように本発明によれば、回
路シミュレーション用の寄生素子をマスクパターン用の
回路図を表示させて、その回路図上に重ねて作成するこ
とができ、しかも、寄生素子を含まないマスクパターン
用の接続情報と寄生素子を含む回路シミュレーション用
の接続情報を抽出することができる。

【０１２７】このため、従来の方法では、寄生素子と、
マスクパターンにする回路素子と、の区別をつけて回路
図を作成することができなかったが、本発明によりこれ
が可能になった。このため、本発明は、デジタル回路に
対して適用できるのみならず、抵抗素子、容量素子を回
路素子として用いて設計されるアナログ回路に対しても
適用できる。

【０１２８】そして、本発明における回路シミュレーシ
ョン用回路接続情報抽出処理の好ましい態様において
は、回路図入力層回路情報と寄生素子入力層回路情報の
内容を加えたファイルを参照して、回路シミュレーショ
ン用の回路図の表示、接続情報の抽出が行なわれ、マス
クパターン用の回路図とバックアノテーション後の回路
図を一元的に管理することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るハードウェア構成を示
すブロック図である。

【図２】本発明の一実施例における回路図作成処理の動
作を示す流れ図である。（Ａ）はマスクパターン用回路
図作成処理フローを示す流れ図である。（Ｂ）は回路シ
ミュレーション用回路図作成処理フローを示す流れ図で
ある。

【図３】本発明の一実施例における回路接続情報抽出処
理の動作を示す流れ図である。（Ａ）はマスクパターン
用回路接続情報抽出処理フローを示す流れ図である。
（Ｂ）は回路シミュレーション用回路接続情報抽出処理
を示す流れ図である。

【図４】本発明に係る回路図出力方法を用いた回路図出
力システムに係わる回路設計工程の流れ図である。

【図５】本発明の一実施例の出力例を示す図である。
（Ａ）は回路図入力層に入力した回路図の表示例を示す
図である。（Ｂ）は（Ａ）の回路を回路接続情報抽出処
理により出力したマスクパターン用接続情報例を示す図
である。（Ｃ）は（Ａ）の回路上に寄生素子入力層に抵
抗Ｒ１と容量Ｃ１を入力したときの表示例を示す図であ
る。（Ｄ）は（Ｃ）の回路の回路シミュレーション用接
続情報例を示す図である。

【図６】回路入力層用回路情報例を示す図である。
（Ａ）は回路入力層に入力した回路例を示す図である。
（Ｂ）は（Ａ）の回路の素子情報を示す図である。
（Ｃ）は（Ａ）の回路の配線情報を示す図である。

【図７】（Ａ）は寄生素子入力層用回路情報例を示す説
明図である。（Ｂ）は（Ａ）の回路の素子情報を示す図
である。

【図８】回路接続抽出処理を説明するための回路例を示
す図である。（Ａ）は、回路入力層に入力した回路例を
示す図である。（Ｂ）は（Ａ）と（Ｃ）を重ね合わせた
ときの状態例を示す図である。（Ｃ）は寄生素子入力層
に入力した回路例を示す図である。

【図９】寄生素子入力層に入力された回路に対する接続
対応テーブル例を示す図である。

【図１０】図８の（Ｂ）の寄生素子が接続されることに
より、変更を受けた配線線分の配線対応テーブル例を示
す図である。

【図１１】図８の（Ｂ）の寄生素子が接続されることに
より、変更を受けた等電位名称を定義等電位テーブル例
を示す図である。

【図１２】従来例１の回路図出力システムの構成例を示
す図である。

【図１３】従来例１の表示例を示す図である。

【図１４】従来例３（特開平４−４２３７４号公報）の
構成例を示す図である。

【符号の説明】

Ｑ１〜Ｑ２…トランジスタ Ｒ０〜Ｒ１…抵抗 Ｃ１…容量 ｔ１〜ｔ７…等電位名称 Ｗ１〜Ｗ６…配線線分名称

Claims (4)

【特許請求の範囲】
1. 【請求項１】回路図を出力する方法において、 少なくとも、回路図入力層と、寄生素子入力層と、を含
   み、 前記回路図入力層にマスクパターンを作成するための回
   路を入力してマスクパターン用の回路図を出力し、 さらに、 前記寄生素子入力層に前記マスクパターン用の回路の寄
   生素子部分を入力し、前記寄生素子部分を前記マスクパ
   ターン用の回路図に重ね合わせて、回路シミュレーショ
   ン用の回路図として表示出力する、ことを特徴とする回
   路図出力方法。
2. 【請求項２】前記回路図入力層からマスクパターン用の
   回路図の回路情報を抽出し、 前記回路図入力層の回路情報に前記寄生素子入力層の回
   路情報を加え、前記寄生素子部分を含んだ回路図につい
   て、回路シミュレーション用の回路情報を抽出する、こ
   とを特徴とする請求項１記載の回路図出力方法。
3. 【請求項３】前記マスクパターン用の回路図において、
   前記寄生素子を導入する配線に対し、新たに設けられた
   配線線分に対応して新たな配線線分名、該新たな配線線
   分の端点の接続先を含む対応表を作成し、該対応表を基
   に、前記回路シミュレーション用の接続情報を出力する
   ことを特徴とする請求項２記載の回路図出力方法。
4. 【請求項４】(a) 前記回路図入力層に入力されたマス
   クパターン用の回路情報と、前記寄生素子入力層に入力
   された回路情報から所定の中間ファイルを作成し、 (b) 前記中間ファイルを参照して前記寄生素子の端子
   の少なくとも位置座標、接続状態を表わす接続対応表を
   作成し、 (c) 前記中間ファイル及び前記接続対応表を参照し
   て、前記マスクパターン用の回路図において前記寄生素
   子を接続する配線に対し、新たに設けられた配線線分に
   対応して新たな配線線分名、該新たな配線線分の端点の
   接続先を含む配線対応表を作成し、 (d) 前記中間ファイル中のマスクパターン用の回路情
   報及び該配線対応表の情報に基づき前記回路シミュレー
   ション用の接続情報を抽出する、 ことを特徴とする請求項１又は２記載の回路図出力方
   法。